CN107331719A - 光电芯片封装体及光电芯片封装制程 - Google Patents

光电芯片封装体及光电芯片封装制程 Download PDF

Info

Publication number
CN107331719A
CN107331719A CN201610460242.8A CN201610460242A CN107331719A CN 107331719 A CN107331719 A CN 107331719A CN 201610460242 A CN201610460242 A CN 201610460242A CN 107331719 A CN107331719 A CN 107331719A
Authority
CN
China
Prior art keywords
photoelectric chip
carrier plate
light
line carrier
guide device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610460242.8A
Other languages
English (en)
Inventor
陈宪章
翁承谊
黄东鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipmos Technologies Inc
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Publication of CN107331719A publication Critical patent/CN107331719A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/048Encapsulation of modules
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/52PV systems with concentrators

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及一种光电芯片封装体及光电芯片封装制程,其包括线路载板、光电芯片、导光元件、封装胶体。光电芯片配置于线路载板上,并且与线路载板电性连接。导光元件配置于光电芯片上。封装胶体配置于线路载板上,其中封装胶体包覆光电芯片及导光元件,且导光元件的顶面暴露于封装胶体外。一种制造此光电芯片封装体的制程亦被提出,此制程顺序可以提升光电芯片封装制程的封装良率。

Description

光电芯片封装体及光电芯片封装制程
技术领域
本发明是有关于一种光电芯片封装体及光电芯片封装制程,且特别是有关于一种具有导光元件的光电芯片封装体及光电芯片封装制程。
背景技术
在半导体产业中,积体电路(Integrated Circuits,IC)的生产,主要分为三个阶段:晶圆(wafer)的制造、积体电路的制作以及芯片的封装(Package)等。其中,芯片系经由晶圆制作、电路设计、光罩制作、电路制作以及切割晶圆等步骤而完成,而每一颗由晶圆切割所形成的芯片,在经由芯片上的接点与外部讯号电性连接后,可再以封装胶体材料将芯片包覆,其封装的目的在于防止芯片受到湿气、热量、噪声的影响,并提供芯片与外部电路之间电性连接的媒介,如此即完成积体电路的生产。
在光电元件的制造过程中,在以封装胶体将光电芯片包覆之后,须进一步制作导光元件以将光电芯片所发出的光线导引至封装体外或将来自于外界的光线导引至光电芯片,此导光元件的制作包括形成接触开口以及连接于光电芯片与外部的导光元件。一般而言,前述的导光元件通常是在封装胶体制作完成之后以激光钻孔搭配透光材料的填入进行制作。
然而,因为封装胶体过厚且激光的能量不易精准控制,所以以激光钻孔方式于封装胶体中形成接触开口面临了制程裕度(process window)不足的问题。因此,激光钻孔可能会导致光电元件的损坏,进而导致光电元件的出光效率(light extractionefficiency)或收光效率低落等问题。据此,激光钻孔可能导致光电元件的封装良率无法有效被提升。因此,如何进一步提升光电元件的封装良率,实已成目前亟欲解决的课题。
发明内容
本发明提供一种光电芯片封装体以及一种光电芯片封装制程。
本发明提供一种光电芯片封装制程,其包括下列步骤。将光电芯片设置于线路载板,并使光电芯片与线路载板电性连接。于光电芯片上设置导光元件。于线路载板上形成封装胶体以包覆光电芯片及导光元件。移除部分的封装胶体以暴露出导光元件的顶面。
本发明提供一种光电芯片封装体,其包括线路载板、光电芯片、导光元件以及封装胶体。光电芯片配置于线路载板上,并且与线路载板电性连接。导光元件配置于光电芯片上。封装胶体配置于线路载板上,其中封装胶体包覆光电芯片及导光元件,且导光元件的顶面暴露于封装胶体外。
在本发明的一实施例中,上述的光电芯片通过至少一焊线与线路载板电性连接。
在本发明的一实施例中,移除部分的封装胶体的方法包括研磨。
在本发明的一实施例中,导光元件为预先成型(pre-formed)且具有特定形状。
在本发明的一实施例中,导光元件通过光学胶层而设置于该光电芯片上。
在本发明的一实施例中,包括于线路载板上形成多个外部端子,其中外部端子与光电芯片位于线路载板的不同侧,且外部端子通过线路载板与光电芯片电性连接。
在本发明的一实施例中,光电芯片包括发光二极管芯片或光感测器。
在本发明的一实施例中,导光元件为透明玻璃、透明胶膜或透明胶体。
基于上述,本发明上述实施例在形成封装胶体之前先于光电芯片上形成导光元件,此制程顺序可以提升光电芯片封装制程的封装良率。此外,由于导光元件的制作早于封装胶体的形成,因此封装胶体的厚度不会影响到导光元件的制作良率。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1A至图1C是依照本发明实施例的一种光电芯片封装体的制造流程示意图。
附图标记说明:
200:光电芯片封装体;
210:线路载板;
210a:第一表面;
210b:第二表面;
S1、S2:表面;
212a:第一接垫;
212b:第二接垫;
214a:第一防焊层;
214b:第二防焊层;
C:导体;
216:外部端子;
220:光电芯片;
220a:光学面;
225:光学胶层;
230:导光元件;
230a:顶面;
230b:底面;
H:高度;
240:焊线;
250、250':封装胶体;
T1、T2:厚度;
L、L':光束。
具体实施方式
图1A至图1C是依照本发明实施例的一种光电芯片封装体的制造流程示意图。首先,请参照图1A,提供已有光电芯片220的线路载板210,其中光电芯片220上具有导光元件230,并且线路载板210具有第一表面210a以及第二表面210b。具体而言,线路载板210包括核心层212、导体C、第一接垫212a、第二接垫212b、第一防焊层214a以及第二防焊层214b,其中核心 层212为硬质或可挠性的介电材料,第一接垫212a与第二接垫212b分别位于核心层212的二相对表面S1、S2上,且第一接垫212a分别与通过嵌于核心层212中的导体C与对应的第二接垫212b电性连接。第一防焊层214a与第二防焊层214b分别覆盖于核心层212的二相对表面S1、S2上,并暴露出第一接垫212a与第二接垫212b。
在本实施例中,导光元件230的底面230b与光学胶层225接触,导光元件230通过光学胶层225而设置于光电芯片220的光学面220a上,且导光元件230至少覆盖住部分的光电芯片220的光学面220a。前述的光学胶层225可作为导光元件230与光电芯片220之间的缓冲,避免导光元件230对光电芯片220造成损伤。在一实施例中,光电芯片220用以发出光束L,并且导光元件230通过光学胶层225而设置于该光电芯片220上,以使得光电芯片220上的导光元件230可导引光束L朝预定方向射出(即光束L’)。换言之,前述的光电芯片220例如为发光二极管芯片。在其他可行的实施例中,光电芯片220可用以接收或感测光束。换言之,前述的光电芯片220可为光感测芯片(例如光二极管)。然而,本发明不限定导光元件230只有覆盖于光电芯片220的光学面220a。换言之,在其他实施例中,导光元件230可以是覆盖光电芯片220的光学面220a及其他部分。
在本实施例中,光学胶层225材料例如是聚甲基丙烯酸酯(PolymethylMethacrylate)、聚碳酸酯(Polycarbonate)或任何于光束L波长范围内具有低吸收系数(absorption coefficient)以及高穿透率的材质。导光元件230例如是以预先成型(pre-formed)的方式制作成特定形状,而前述的导光元件230材料例如是玻璃、石英、硅胶、聚甲基丙烯酸酯、聚碳酸酯或任何于光束L波长范围内具有低吸收系数以及高穿透率的材质。值得注意的是,由于导光元件230是以预先成型的方式制作而成,相较于现有采激光钻孔方式所制造出的导光元件,本发明中的导光元件230的形状可以因应不同的光学设计需求,而具有较多的变化可能。
在完成光电芯片220及导光元件230的制作之后,本实施例可于线路载板210的第二表面210b上形成外部端子216,其中外部端子216与被防焊层214b所暴露出的第二接垫212b电性连接。举例而言,外部端子216可为焊球、凸块等。
在本实施例中,线路载板210例如是具有单层线路的印刷电路板或具有多层线路的印刷电路板。前述的线路载板210可为硬质线路载板或可挠性线路载板。第一接垫212a及第二接垫212b的材料例如是铜、镍、金、锡或上述的组合,第一防焊层214a以及第二防焊层214b的材料例如是环氧树酯或其他防焊材质。
接着,请参考图1B,通过至少一焊线240使光电芯片220与线路载板210上的第一接垫212a电性连接。在完成焊线240的制作之后,光电芯片220可通过焊线240、第一接垫212a、导体C、第二接垫212b以及外部端子216与外部元件(未示出)电性连接。在本实施例中,焊线240材料例如是金线或其他导电线材。
在完成光电芯片220与线路载板210的电性连接之后,接着,于线路载板210上形成封装胶体250,以包覆光电芯片220及导光元件230。具体而言,前述的封装胶体250除了包覆光电芯片220及导光元件230之外,可进一步包覆光学胶层225、焊线240以及被第一防焊层214a所暴露的第一接垫212a。在本实施例中,封装胶体250例如是以转移成型(Transfermold)、液态成型(Liquid mold)或压缩成形(Compression mold)的方式制作,且光电芯片220的厚度及焊线240弧高决定了所欲形成的封装胶体250的厚度T1。在本实施例中,封装胶体250的厚度T1介于10um至1000um之间,而导光元件230的高度H例如介于5um至800um之间。此处,封装胶体250的厚度T1足以覆盖住导光元件230的顶面230a。
然后,请参考图1C,移除部分的封装胶体250,直到导光元件230的顶面230a被暴露。在本实施例中,封装胶体250可通过研磨制程、蚀刻制程或其他制程进行薄化,以形成封装胶体250’。值得注意的是,当厚度为T1的封装胶体250被薄化而成为封装胶体250’时,封装胶体250’的厚度为T2。在本实施例中,封装胶体250’的厚度T2介于10um至900um之间。
在本实施例中,如图1A及图1C所示,由于导光元件230可预先制作并设置于光电芯片220上,因此在本实施例中,导光元件230可确实地覆盖光电芯片220的光学面220a,并且可精准地控制导光元件230的顶面230a的平整度,以使导光元件230的顶面230a与薄化后的封装胶体250’的顶面切齐(实质上共平面),进而使得光电芯片220的封装体具有平整的表面。然而, 本发明不限定导光元件230的顶面230a必须为平面。在其他可行的实施例中,导光元件230的顶面230a可为突出于封装胶体250’的曲面、凹陷于封装胶体250’的曲面或其他型态的光学面。
经过上述制程后即可大致上完成本实施例的光电芯片封装体200的制作。上述的光电芯片封装体200包括线路载板210、光电芯片220、光学胶层225、导光元件230、焊线240、薄化后的封装胶体250’及外部端子216。线路载板210具有第一表面210a以及第二表面210b,且光电芯片220、光学胶层225、导光元件230、焊线240及薄化后的封装胶体250’位于线路载板210的表面210a上,外部端子216位于线路载板210的表面210b上。具体而言,线路载板210包括核心层212、导体C、第一接垫212a、第二接垫212b、第一防焊层214a以及第二防焊层214b,第一接垫212a与第二接垫212b分别位于核心层212的二相对表面S1、S2上,且第一接垫212a分别与通过嵌于核心层212中的导体C与对应的第二接垫212b电性连接。光电芯片220通过至少一焊线240与被防焊层214a所暴露出的第一接垫212a电性连接。外部端子216与被防焊层214b所暴露出的第二接垫212b电性连接。因此,光电芯片220通过至少一焊线240、第一接垫212a、导体C、第二接垫212b以及外部端子216与外部元件电性连接。薄化后的封装胶体250’配置于线路载板上,除了包覆光电芯片220及导光元件230,可进一步包覆光学胶层225、焊线240以及被防焊层214a所暴露的第一接垫212a,并使导光元件230暴露出导光元件230的顶面230a。光电芯片220发出光束L,并且通过以光学胶层225设置于该光电芯片220上的导光元件230,使得所述的光束L朝预定方向射出(即光束L’)。
综上所述,本发明上述实施例在形成封装胶体之前先于光电芯片上形成导光元件,此制程顺序可以提升光电芯片封装制程的封装良率。此外,由于导光元件的制作早于封装胶体的形成,因此封装胶体的厚度不会影响到导光元件的制作良率。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并 不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种光电芯片封装制程,包括:
将光电芯片设置于线路载板,并使所述光电芯片与所述线路载板电性连接;
于所述光电芯片上设置导光元件;
于所述线路载板上形成封装胶体以包覆所述光电芯片及所述导光元件;以及
移除部分的所述封装胶体以暴露出所述导光元件的顶面。
2.根据权利要求1所述的光电芯片封装制程,其中所述光电芯片通过至少一焊线与所述线路载板电性连接。
3.根据权利要求1所述的光电芯片封装制程,其中移除部分的所述封装胶体的方法包括研磨。
4.根据权利要求1所述的光电芯片封装制程,其中所述导光元件为预先成型且具有特定形状。
5.根据权利要求1所述的光电芯片封装制程,还包括于所述线路载板上形成多个外部端子,其中所述多个外部端子与所述光电芯片位于所述线路载板的不同侧,且所述多个外部端子通过所述线路载板与所述光电芯片电性连接。
6.一种光电芯片封装体,包括:
线路载板;
光电芯片,配置于所述线路载板上,并且与所述线路载板电性连接;
导光元件,配置于所述光电芯片上以及,
封装胶体,配置于所述线路载板上,其中所述封装胶体包覆所述光电芯片及所述导光元件,且所述导光元件的顶面暴露于所述封装胶体外。
7.根据权利要求6所述的光电芯片封装体,其中所述光电芯片包括发光二极管芯片或光感测器。
8.根据权利要求6所述的光电芯片封装体,其中所述导光元件为透明玻璃、透明胶膜或透明胶体。
9.根据权利要求6所述的光电芯片封装体,还包括多个外部端子,其中所述多个外部端子与所述光电芯片位于所述线路载板的不同侧,且所述多个外部端子通过所述线路载板与所述光电芯片电性连接。
10.根据权利要求6所述的光电芯片封装体,还包括至少一焊线,其中所述光电芯片通过至少一焊线与所述线路载板电性连接。
CN201610460242.8A 2016-04-27 2016-06-23 光电芯片封装体及光电芯片封装制程 Pending CN107331719A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105113064 2016-04-27
TW105113064A TWI575761B (zh) 2016-04-27 2016-04-27 光電晶片封裝體及光電晶片封裝製程

Publications (1)

Publication Number Publication Date
CN107331719A true CN107331719A (zh) 2017-11-07

Family

ID=58766397

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610460242.8A Pending CN107331719A (zh) 2016-04-27 2016-06-23 光电芯片封装体及光电芯片封装制程

Country Status (2)

Country Link
CN (1) CN107331719A (zh)
TW (1) TWI575761B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1661821A (zh) * 2004-02-27 2005-08-31 沈育浓 发光二极管晶片封装体及其封装方法
CN1967853A (zh) * 2005-11-15 2007-05-23 富士通株式会社 半导体器件及其制造方法
CN102254833A (zh) * 2010-05-17 2011-11-23 展晶科技(深圳)有限公司 发光二极管封装制程

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM454627U (zh) * 2012-12-19 2013-06-01 Txc Corp 分區並列式光感測晶片封裝結構
EP3140859B1 (en) * 2014-05-06 2022-11-02 Intel Corporation Multi-layer package with integrated antenna

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1661821A (zh) * 2004-02-27 2005-08-31 沈育浓 发光二极管晶片封装体及其封装方法
CN1967853A (zh) * 2005-11-15 2007-05-23 富士通株式会社 半导体器件及其制造方法
CN102254833A (zh) * 2010-05-17 2011-11-23 展晶科技(深圳)有限公司 发光二极管封装制程

Also Published As

Publication number Publication date
TWI575761B (zh) 2017-03-21
TW201739062A (zh) 2017-11-01

Similar Documents

Publication Publication Date Title
US9224699B2 (en) Method of manufacturing semiconductor package having magnetic shield unit
US9230942B2 (en) Semiconductor device including alternating stepped semiconductor die stacks
US7384817B2 (en) Method of assembling semiconductor devices with LEDs
US20090127682A1 (en) Chip package structure and method of fabricating the same
US20020109216A1 (en) Integrated electronic device and integration method
CN205406516U (zh) 一种传感器芯片封装模组
EP2365648A2 (en) Optical coupler and producing method thereof
CN110223924A (zh) 一种晶圆级封装方法和晶圆
CN103530679A (zh) 半导体器件及其制造方法
CN110459553A (zh) 镜头组件及形成方法、光学传感器和封装结构及封装方法
CN109585403A (zh) 传感器封装件及其制作方法
CN114400218A (zh) 存储器系统封装结构及制造方法
US8866296B2 (en) Semiconductor device comprising thin-film terminal with deformed portion
CN105789065A (zh) 一种芯片封装结构、终端设备及方法
CN100466246C (zh) 用于封装的柔性基板
CN110176439B (zh) 一种模块SiP结构及其制造方法
KR20040033193A (ko) 이미지 센서용 반도체 칩 패키지 및 제조 방법
CN107331719A (zh) 光电芯片封装体及光电芯片封装制程
CN115810589A (zh) 芯片封装结构及其制作方法
JP2006114737A (ja) 光半導体装置及びその製造方法
CN115274553A (zh) 晶圆级芯片封装方法及芯片封装结构
CN108962868B (zh) 封装结构及其制法
CN218996696U (zh) 提高芯片引脚密度的封装结构
CN109786261A (zh) 一种集成被动元件的封装方法及结构
US20210313244A1 (en) Fingerprint identification chip package and method for making same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20171107

WD01 Invention patent application deemed withdrawn after publication