JPH11176994A - パッケージ基板及び半導体装置 - Google Patents

パッケージ基板及び半導体装置

Info

Publication number
JPH11176994A
JPH11176994A JP34317297A JP34317297A JPH11176994A JP H11176994 A JPH11176994 A JP H11176994A JP 34317297 A JP34317297 A JP 34317297A JP 34317297 A JP34317297 A JP 34317297A JP H11176994 A JPH11176994 A JP H11176994A
Authority
JP
Japan
Prior art keywords
substrate
package
board
resin
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34317297A
Other languages
English (en)
Inventor
Hirokazu Uchida
浩和 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP34317297A priority Critical patent/JPH11176994A/ja
Publication of JPH11176994A publication Critical patent/JPH11176994A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体素子と配線パターンを接合した後に片
側（素子面）のみ樹脂封止した半導体の構造は、半導体
素子を接合させたパッケージ基板のソリ等により基板と
モールド樹脂の密着性が劣るため、吸湿によりパッケー
ジ実装時のリフローでのパッケージクラック発生等の問
題があった。 【解決手段】 配線されてある第１の基板１と凹形状の
第２の基板２を接合させることにより、パッケージ基板
の中間層に空洞部１６を持たせ、前記第１の基板表面に
設けられたダイボンディング用パターン１１上に半導体
素子を搭載し、接着剤で固定した後、金属配線１２と半
導体素子を接続し、樹脂封止することにより前記空洞部
１６と、外部モールド部がスルーホール１４を介して封
止される構造とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数の端子を有す
る半導体素子を収納する半導体装置及び半導体素子を搭
載するパッケージ基板に関する。
【０００２】
【従来の技術】従来の半導体素子を接合させるパッケー
ジ基板の形状は、１層あるいは、多層構造で１枚の基板
で構成されており、表面にダイボンディング用パターン
と金属配線及び信号、接地用貫通部が設けられ、ソルダ
レジストによりマスクされている。
【０００３】また、半導体装置の構造は、上記パッケー
ジ基板のダイボンディング用パターン上に接着剤を介し
て半導体素子を接合させ、半導体素子と金属配線を接続
した後に片側（素子面）のみ樹脂封止する構造であっ
た。
【０００４】
【発明が解決しようとする課題】しかし、上記構造の半
導体装置では、パッケージ基板の片側のみ樹脂封止した
構造であるため、基板のソリ等により基板とモールド樹
脂の密着性が劣り、吸湿によりパッケージ実装時のリフ
ローにおいて、パッケージクラックが発生する等の問題
があった。
【０００５】
【課題を解決するための手段】配線されてある第１の基
板と、凹形状の第２の基板とを接合させることにより、
パッケージ基板の中間層に空洞部を持たせ、前記第１の
基板表面に設けられたダイボンディング用パターン上に
半導体素子を搭載し、接着剤で固定した後、金属配線と
半導体素子を接続し、樹脂封止することにより前記空洞
部と、外部モールド部がスルーホールを介して封止され
る構造とする。
【０００６】
【発明の実施の形態】図１は本発明の第１の実施形態を
示す断面図であって、２枚の基板から構成されたパッケ
ージ基板を示している。１枚目の第１の基板１の表面に
ダイボンディング用パターン１１、金属配線１２、信
号、接地貫通部１３及びスルーホール１４が設けられて
おり、ソルダレジスト１５によりマスクされている。
【０００７】２枚目の第２の基板２は信号、接地用貫通
部１３を有する凹形の構造となっており、これら２枚の
基板１，２を矢印方向に接合することにより、中間層に
空洞部１６を持たせたパッケージ基板を構成する。
【０００８】図２は本発明の第２の実施形態を示す断面
図であって、上述の第１の実施形態のパッケージ基板を
用いてダイボンディング用パターン１１上に半導体素子
２１を搭載し、接着剤２２で固定する。その後金属配線
１２と半導体素子２１を金属２３で接続し、樹脂封止す
ることにより前記パッケージ基板の中間層の空洞部１６
と、外部モールド部２４が樹脂充填口であるスルーホー
ル１４を介して封止される構造となっている。
【０００９】
【発明の効果】以上説明したように、本発明によれば、
凹形構造の第２の基板と、配線されてある第１の基板と
を接合することにより、パッケージ基板の中間層に空洞
部を持つことができ、空洞部と外部モールド部がスルー
ホールを介して封止されるため、基板とモールド樹脂の
密着性が向上し、吸湿によりパッケージ実装時のリフロ
ーにおいて、パッケージクラックが発生する等の問題が
解消される。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す断面図
【図２】本発明の第２の実施形態を示す断面図
【符号の説明】
１１ ダイボンディング用パターン １２ 金属配線 １３ 信号、接地用貫通部 １４ スルーホール １５ ソルダレジスト １６ 空洞部 ２１ 半導体素子 ２２ 接着剤 ２３ 金属 ２４ 外部モールド部

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 基板表面にダイボンディング用パター
    ン、金属配線及び信号、接地用貫通部が設けられ、ソル
    ダレジストによりマスクされた第１の基板と、信号、接
    地用貫通部を有する凹形状の第２の基板とから成り、 前記第１の基板と前記第２の基板を接合することによっ
    て中間層に空洞部を持たせたことを特徴とするパッケー
    ジ基板。
  2. 【請求項２】 請求項１に記載のパッケージ基板の前記
    ダイボンディング用パターン上に半導体素子を搭載し、
    接着剤で固定した後、前記金属配線と前記半導体素子を
    接続し、樹脂封止することにより前記空洞部と、外部モ
    ールド部がスルーホールを介して封止されることを特徴
    とする半導体装置。
JP34317297A 1997-12-12 1997-12-12 パッケージ基板及び半導体装置 Pending JPH11176994A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34317297A JPH11176994A (ja) 1997-12-12 1997-12-12 パッケージ基板及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34317297A JPH11176994A (ja) 1997-12-12 1997-12-12 パッケージ基板及び半導体装置

Publications (1)

Publication Number Publication Date
JPH11176994A true JPH11176994A (ja) 1999-07-02

Family

ID=18359477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34317297A Pending JPH11176994A (ja) 1997-12-12 1997-12-12 パッケージ基板及び半導体装置

Country Status (1)

Country Link
JP (1) JPH11176994A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109003959A (zh) * 2018-06-29 2018-12-14 华进半导体封装先导技术研发中心有限公司 一种焊线预成型的高导热封装结构及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109003959A (zh) * 2018-06-29 2018-12-14 华进半导体封装先导技术研发中心有限公司 一种焊线预成型的高导热封装结构及其制造方法

Similar Documents

Publication Publication Date Title
US6700188B2 (en) Low-pin-count chip package having concave die pad and/or connections pads
JP3437107B2 (ja) 樹脂封止型半導体装置
JPS63249345A (ja) フレキシブル搭載基板
JP3109847U (ja) 特性インピーダンスを低減できる樹脂パッケージ半導体装置
JP2973792B2 (ja) 樹脂封止形半導体装置
JPH0831988A (ja) テープキャリアパッケージの封止構造
KR100608610B1 (ko) 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지
JPH08139129A (ja) 半導体装置及び半導体装置の製造方法
JPH11284101A (ja) 半導体装置用パッケ―ジおよびその製造方法
JPH11176994A (ja) パッケージ基板及び半導体装置
JPH1197569A (ja) 半導体パッケージ
JPH08306824A (ja) 樹脂封止型半導体装置
JP2944586B2 (ja) Ｂｇａ型半導体装置及びその製造方法
JP2003060125A (ja) 放熱型ｂｇａパッケージ及びその製造方法
JP3136274B2 (ja) 半導体装置
KR20030045224A (ko) 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법
JP2516708B2 (ja) 複合リ―ドフレ―ム
JP2743157B2 (ja) 樹脂封止型半導体装置
JP3088391B2 (ja) 半導体装置
KR0185961B1 (ko) 반도체패키지
KR100379085B1 (ko) 반도체장치의봉지방법
JP3405718B2 (ja) 半導体装置
JPS58186958A (ja) 半導体装置
JP2003060124A (ja) 放熱型ｂｇａパッケージ及びその製造方法
JP3319439B2 (ja) 周辺樹脂封止型半導体装置