CN111739847B - 芯片封装结构、其制作方法和电子设备 - Google Patents

芯片封装结构、其制作方法和电子设备 Download PDF

Info

Publication number
CN111739847B
CN111739847B CN202010727452.5A CN202010727452A CN111739847B CN 111739847 B CN111739847 B CN 111739847B CN 202010727452 A CN202010727452 A CN 202010727452A CN 111739847 B CN111739847 B CN 111739847B
Authority
CN
China
Prior art keywords
chip
protector
mounting groove
overload protector
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010727452.5A
Other languages
English (en)
Other versions
CN111739847A (zh
Inventor
孙杰
何正鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forehope Electronic Ningbo Co Ltd
Original Assignee
Forehope Electronic Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forehope Electronic Ningbo Co Ltd filed Critical Forehope Electronic Ningbo Co Ltd
Priority to CN202010727452.5A priority Critical patent/CN111739847B/zh
Publication of CN111739847A publication Critical patent/CN111739847A/zh
Application granted granted Critical
Publication of CN111739847B publication Critical patent/CN111739847B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请提供了一种芯片封装结构、其制作方法和电子设备，涉及芯片技术领域。本申请实施例中的芯片封装结构通过在搭载芯片的基材上设置了过载保护器，并将过载保护器与芯片通过重新布线层的线路串联起来，使得芯片在运行时可以受到过载保护器的保护而避免损坏。根据需要选择过载保护器的类型，比如电流过载保护器、温度过载保护器。当电流或温度超过预设值时，过载保护器断路，使得成本较高的芯片得到保护。本申请实施例提供的制作方法用于制作本申请实施例提供的芯片封装结构。本申请提供的电子设备采用了本申请实施例提供的芯片封装结构或者本申请提供的制作方法所制得的芯片封装结构，因此也具有使用寿命长，维护成本低的问题。

Description

芯片封装结构、其制作方法和电子设备
技术领域
本申请涉及芯片技术领域，具体而言，涉及一种芯片封装结构、其制作方法和电子设备。
背景技术
随着半导体行业的快速发展，扇出型晶圆级封装结构(Fan-out wafer levelpackage，FOWLP)广泛应用于半导体行业中。随着芯片中晶体管的数目越来越多，芯片运行的稳定性、寿命等需要重点关注。在芯片面积不随之大幅增加的情况下，芯片往往会因为一些原因（比如过热、电流过大）等损坏，使得使用成本较高。
发明内容
本申请的目的包括提供一种芯片封装结构，其能够较好地保护芯片，使其不易损坏。本申请还提供了该芯片封装结构的制作方法和包含该芯片封装结构的电子设备，该电子设备具有使用寿命长，维护成本低的特点。
本申请的实施例可以这样实现：
第一方面，本申请实施例提供一种芯片封装结构，包括：
基材，基材设置有保护器安装槽和芯片安装槽；
设置于基材的芯片和过载保护器，过载保护器设置于保护器安装槽内，芯片设置在芯片安装槽内；
与基材层叠设置的重新布线层，保护器安装槽和芯片安装槽均具有被重新布线层覆盖的开口，重新布线层的线路延伸至重新布线层与基材相邻的一侧，并将芯片与过载保护器串联。
在可选的实施方式中，基材设置有保护器安装槽和芯片安装槽，保护器安装槽和芯片安装槽均具有被重新布线层覆盖的开口，过载保护器设置于保护器安装槽内，芯片设置在芯片安装槽内；线路延伸至重新布线层与基材相邻的一侧，并与芯片和过载保护器电连接。
在可选的实施方式中，基材具有相对的第一侧和第二侧，重新布线层设置于基材的第一侧，保护器安装槽贯穿基材，安装槽内填充有阻塞部；过载保护器相对阻塞部靠近基材的第一侧。
在可选的实施方式中，阻塞部为热塑性胶，且封堵安装槽位于基材的第二侧的开口。
在可选的实施方式中，过载保护器抵接阻塞部。
在可选的实施方式中，过载保护器为温度保护器、电流保护器或电压保护器。
在可选的实施方式中，重新布线层背离基材的一侧设置有多个锡球，锡球与线路连接，至少有两个锡球之间的线路将过载保护器和芯片串联。
第二方面，本申请实施例提供一种芯片封装结构的制作方法，包括：
在基材上开设芯片安装槽和保护器安装槽；
将芯片固定在芯片安装槽内，将过载保护器固定于保护器安装槽内；
在基材上制作重新布线层，重新布线层覆盖芯片安装槽和保护器安装槽的开口，并使重新布线层内的线路将芯片和过载保护器串联。
在可选的实施方式中，在基材上开设芯片安装槽和保护器安装槽的步骤，包括：
将基材放置于临时载板上，采用蚀刻工艺在基材上制作芯片安装槽和保护器安装槽，保护器安装槽在深度方向上延伸至临时载板；
将过载保护器固定于保护器安装槽内的步骤，包括：
在保护器安装槽靠近临时载板的一端填充热塑性胶以形成阻塞部，在阻塞部上安装过载保护器。
第三方面，本申请实施例提供一种电子设备，包括前述实施方式中任一项的芯片封装结构，或者包括前述实施方式中任一项的制作方法制得的芯片封装结构。
本申请实施例的有益效果包括，例如：
本申请实施例中的芯片封装结构通过在搭载芯片的基材上设置了过载保护器，并将过载保护器与芯片通过重新布线层的线路串联起来，使得芯片在运行时可以受到过载保护器的保护而避免损坏。根据需要选择过载保护器的类型，比如电流过载保护器、温度过载保护器。当电流或温度超过预设值时，过载保护器断路，使得成本较高的芯片得到保护。将过载保护器和芯片设置于对应的安装槽内，可以显著地缩小封装体积，并且令过载保护器和芯片更加稳定。
本申请实施例提供的制作方法用于制作本申请实施例提供的芯片封装结构。本申请提供的电子设备采用了本申请实施例提供的芯片封装结构或者本申请提供的制作方法所制得的芯片封装结构，因此也具有使用寿命长，维护成本低的问题。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请一种实施例中芯片封装结构的示意图；
图2为本申请一种实施例中芯片封装结构的制作方法的流程图；
图3至图8为本申请一种实施例中芯片封装结构在制作过程中的不同形态示意图。
图标：010-芯片封装结构；100-基材；110-芯片安装槽；112-塑封体；120-保护器安装槽；122-阻塞部；200-芯片；300-过载保护器；400-重新布线层；410-线路；420-介电材料；430-金属柱；500-锡球；020-临时载板。
具体实施方式
随着半导体行业的快速发展，扇出型晶圆级封装结构(Fan-out wafer levelpackage，FOWLP)广泛应用于半导体行业中。随着芯片中晶体管的数目越来越多，发热量也越来越大。在芯片面积不随之大幅增加的情况下，器件发热密度越来越高，以及在后端线路板上的封装器件发热，导致芯片过热而烧坏；或者，线路板上的不同器件电流冲击，导致封装体芯片受电流过载损坏。通常，采用扇出型晶圆级封装的芯片（7纳米/5纳米芯片）价值不菲，如应用于中央处理器CPU（Central Processing Unit）、图形处理器GPU（GraphicProcessing Unit）、人工智能AI（Artificial Intelligence）的芯片封装结构，其封装体内部无过载保护器件保护，一旦损坏，只能是更换整个芯片封装结构，往往带来较高维护成本。
为了改善上述所提到的芯片容易损坏，相应的电子设备维护成本高的问题，本申请实施例提供了一种芯片封装结构、其制作方法和电子设备。为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。需要说明的是，在本申请的描述中，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在不冲突的情况下，本申请的实施例中的特征可以相互结合。
图1为本申请一种实施例中芯片封装结构010的示意图。请参考图1，本实施例提供的芯片封装结构010，包括基材100、设置于基材100的芯片200和过载保护器300、以及层叠地设置于基材100上的重新布线层400，重新布线层400中的线路410将过载保护器300和芯片200串联起来。当电流、电压或者温度等过高时，过载保护器300能够实现断路，使得芯片200能够受到保护。
如图1所示，本申请实施例的基材100上开设有保护器安装槽120和芯片安装槽110，保护器安装槽120和芯片安装槽110均具有被重新布线层400覆盖的开口，过载保护器300设置于保护器安装槽120内，芯片200设置在芯片安装槽110内。芯片安装槽110内可以填充塑封体112来固定芯片200。重新布线层400的线路410延伸至重新布线层400与基材100相邻的一侧，并与芯片200和过载保护器300电连接。在本实施例中，芯片200为晶圆，其上具有制作好的集成电路。重新布线(RDL，re-distributionlayer)是将芯片200上原来设计的集成电路线路410接点位置(I/Opad)，通过晶圆级金属布线制程和凸块制程改变其接点位置，使集成电路能适用于不同的封装形式。重新布线层400包括介电材料420和埋设在介电材料420内的线路410组成。
在本实施例中，基材100可以选择硅、二氧化硅、聚合物等材料制成。基材100具有相对的第一侧（图1中的上侧）和第二侧（图1中的下侧），重新布线层400设置于基材100的第一侧，保护器安装槽120贯穿基材100，安装槽内填充有阻塞部122。过载保护器300相对阻塞部122靠近基材100的第一侧。
在本实施例中，过载保护器300的一端抵接阻塞部122，另一端与重新布线层400的线路410连接，在阻塞部122的封堵作用下，使得过载保护器300不会从基材100的第一侧向第二侧的方向落出保护器安装槽120。阻塞部122为热塑性胶，且封堵安装槽位于基材100的第二侧的开口。通过热塑性胶作为阻塞部122填充一部分保护器安装槽120，可以使得在过载保护器300需要更换时，通过加热软化热塑胶，即可以从基材100的第二侧取出过载保护器300。尤其是针对一类过载保护器300，在保护了芯片200之后需要进行更换以保持对芯片200的保护。应当理解，过载保护器300与重新布线层400的线路410之间的连接强度比较小，更换过载保护器300时，可以直接剥离。
当然，本申请实施例中阻塞部122起到支撑过载保护器300、防止过载保护器300掉出的作用，采用热塑性胶可以方便过载保护器300更换。在本申请其他的实施例中，阻塞部122的安装位置也可以位于保护器安装槽120的中部，而不必靠近基材100的第二侧。阻塞部122的材质可以不选择热塑性胶，可以是定型的可拆卸的部件，起到支撑过载保护器300即可。
可选的，过载保护器300为温度保护器、电流保护器或电压保护器。对应的，当线路410中的电流（电压）超过预设值，或者所处区域的温度超过预设值，过载保护器300会断路，使得线路410停止向芯片200供电，以保护芯片200不受过大的电流/电压损害，或者使芯片200停止产生高热。因此，线路410可以是电源线，芯片200通过线路410与电源（图中未示出）相连，当电源线因为过载保护器300断开而呈现断路时，芯片200不再通电、产热。
在本实施例中，重新布线层400背离基材100的一侧设置有多个锡球500。重新布线层400远离基材100的一侧可以设置多个金属柱430，这些金属柱430可作为植球点，金属柱430通过线路410与芯片200上的管脚连接。可以理解，相当于金属柱430将芯片200上的管脚进行重新布局。进一步的，锡球500与线路410连接，至少有两个锡球500之间的线路410将过载保护器300和芯片200串联，这样可以通过这两个锡球500（或安装这两个锡球500的金属柱430），来测试过载保护器300是否正常。
本申请实施例提供的芯片封装结构010能够通过过载保护器300来保护芯片200，因此芯片200不容易损坏，降低了维护成本。通过将过载保护器300设置在基材100内，避免了过载保护器300占用额外的空间。由热塑性胶制得的阻塞部122，既起到支撑过载保护器300的作用，也能够方便过载保护器300的更换。
图2为本申请一种实施例中芯片封装结构的制作方法的流程图；图3至图8为本申请一种实施例中芯片封装结构在制作过程中的不同形态示意图。本申请实施例提供的芯片封装结构的制作方法，包括：
步骤S100，在基材上开设芯片安装槽和保护器安装槽。
以制作本申请实施例提供的芯片封装结构010为例，开槽时，首先将基材100放置在临时载板020上，临时载板020起到临时支撑作用。临时载板020可以是玻璃、氧化硅、金属等材料。临时载板020支撑于基材100的第二侧，也即是背离将要铺设的重新布线层400的一侧。然后采用蚀刻工艺在基材100上蚀刻出芯片安装槽110和保护器安装槽120，如图3所示；其中，不需要蚀刻的区域利用保护膜保护。在本实施例中，芯片安装槽110仅有一个开口，而保护器安装槽120则贯通基材100的第一侧和第二侧，位于第二侧的开口被临时载板020封堵。
步骤S200，将芯片固定在芯片安装槽内，将过载保护器固定于保护器安装槽内。
以制作本申请实施例提供的芯片封装结构010为例。安装芯片200时，首先将芯片200贴装到芯片安装槽110的底部，然后用塑封体112填充芯片安装槽110与芯片200之间的间隙，从而固定芯片200。如图4所示，芯片200的管脚朝上，芯片200的上表面与基材100表面大致齐平，以方便后续制作的重新布线层400的线路410与芯片200连接。
安装过载保护器300时，首先在保护器安装槽120靠近临时载板020的一端填充热塑性胶以形成阻塞部122，如图5所示；然后在阻塞部122上安装过载保护器300，如图6所示。具体的，热塑性胶的量应当适宜，使得过载保护器300安装之后，其上表面大致与基材100的表面齐平，以方便后续制作的重新布线层400的线路410与过载保护器300连接。在填充热塑性胶以形成阻塞部122的过程中，临时载板020起到对热塑性胶的支撑作用，使得阻塞部122成型之后，其封堵保护器安装槽120位于基材100第二侧的开口，并且与基材100第二侧的表面齐平。
步骤S300，在基材100上制作重新布线层400，重新布线层400覆盖芯片安装槽110和保护器安装槽120的开口，并使重新布线层400内的线路410将芯片200和过载保护器300串联。
在本实施例中，先在基材100的第一侧（图7中的上侧）表面铺设介电层，漏出其芯片200的管脚以及过载保护器300件的端口，如图7所示；然后布线，包括形成串联起过载保护器300和芯片200的线路410。在本实施例中，制作重新布线层400还包括采用电镀铜工艺形成金属柱430，露出于重新布线层400表面，作为植球点，如图8所示。当重新布线层400具有多层线路410时，可以采用多次布线、多次铺设介电材料420的方法制作。制作重新布线层400的具体过程可以参考现有的RDL工艺，此处不再详细介绍。
当制作完重新布线层400之后，再进行植球，形成连接于金属柱430的锡球500，最后去除临时载板020，得到如图1所示的芯片封装结构010。
此外，本申请实施例还提供一种电子设备（图中未示出），包括前述实施例中的芯片封装结构010，或者包括前述实施例的制作方法制得的片封装结构。该电子设备采用了上述的芯片封装结构010，因此芯片200能够得到较好的保护，使用寿命长，维护成本低。
综上，本申请实施例提供了一种芯片封装结构010、其制作方法和电子设备。本申请中的芯片封装结构010通过在搭载芯片200的基材100上设置了过载保护器300，并将过载保护器300与芯片200通过重新布线层400的线路410串联起来，使得芯片200在运行时可以受到过载保护器300的保护而避免损坏。根据需要选择过载保护器300的类型，比如电流过载保护器、温度过载保护器。当电流或温度超过预设值时，过载保护器300断路，使得成本较高的芯片200得到保护。将过载保护器300和芯片200设置于对应的安装槽内，可以显著地缩小封装体积，并且令过载保护器300和芯片200更加稳定。
本申请实施例提供的制作方法用于制作本申请实施例提供的芯片封装结构010。本申请提供的电子设备采用了本申请实施例提供的芯片封装结构010或者本申请提供的制作方法所制得的芯片封装结构，因此也具有使用寿命长，维护成本低的问题。
以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (7)

1.一种芯片封装结构，其特征在于，包括：
基材，所述基材设置有保护器安装槽和芯片安装槽；
设置于所述基材的芯片和过载保护器，所述过载保护器设置于所述保护器安装槽内，所述芯片设置在所述芯片安装槽内；
与所述基材层叠设置的重新布线层，所述保护器安装槽和所述芯片安装槽均具有被所述重新布线层覆盖的开口，所述重新布线层的线路延伸至所述重新布线层与所述基材相邻的一侧，并将所述芯片与所述过载保护器串联，所述基材具有相对的第一侧和第二侧，所述重新布线层设置于所述基材的第一侧，所述保护器安装槽贯穿所述基材，所述安装槽内填充有阻塞部；所述过载保护器相对所述阻塞部靠近所述基材的第一侧。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述阻塞部为热塑性胶，且封堵所述安装槽位于所述基材的第二侧的开口。
3.根据权利要求1所述的芯片封装结构，其特征在于，所述过载保护器抵接所述阻塞部。
4.根据权利要求1所述的芯片封装结构，其特征在于，所述过载保护器为温度保护器、电流保护器或电压保护器。
5.根据权利要求1所述的芯片封装结构，其特征在于，所述重新布线层背离所述基材的一侧设置有多个锡球，所述锡球与所述线路连接，至少有两个所述锡球之间的线路将所述过载保护器和所述芯片串联。
6.一种芯片封装结构的制作方法，其特征在于，包括：
在基材上开设芯片安装槽和保护器安装槽；
将芯片固定在所述芯片安装槽内，将过载保护器固定于所述保护器安装槽内；
在所述基材上制作重新布线层，所述重新布线层覆盖所述芯片安装槽和所述保护器安装槽的开口，并使所述重新布线层内的线路将所述芯片和所述过载保护器串联；
其中，所述在基材上开设芯片安装槽和保护器安装槽的步骤，包括：
将所述基材放置于临时载板上，采用蚀刻工艺在所述基材上制作所述芯片安装槽和所述保护器安装槽，所述保护器安装槽在深度方向上延伸至所述临时载板；
所述将过载保护器固定于所述保护器安装槽内的步骤，包括：
在所述保护器安装槽靠近所述临时载板的一端填充热塑性胶以形成阻塞部，在所述阻塞部上安装所述过载保护器。
7.一种电子设备，其特征在于，包括权利要求1-5中任一项所述的芯片封装结构，或者包括权利要求6所述的制作方法制得的芯片封装结构。
CN202010727452.5A 2020-07-27 2020-07-27 芯片封装结构、其制作方法和电子设备 Active CN111739847B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010727452.5A CN111739847B (zh) 2020-07-27 2020-07-27 芯片封装结构、其制作方法和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010727452.5A CN111739847B (zh) 2020-07-27 2020-07-27 芯片封装结构、其制作方法和电子设备

Publications (2)

Publication Number Publication Date
CN111739847A CN111739847A (zh) 2020-10-02
CN111739847B true CN111739847B (zh) 2020-11-20

Family

ID=72657739

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010727452.5A Active CN111739847B (zh) 2020-07-27 2020-07-27 芯片封装结构、其制作方法和电子设备

Country Status (1)

Country Link
CN (1) CN111739847B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105281313A (zh) * 2014-07-10 2016-01-27 英飞凌科技股份有限公司 瞬态电压保护电路和器件
CN106409690A (zh) * 2016-09-29 2017-02-15 上海航天电子通讯设备研究所 基于激光纳米加工技术的埋置芯片互连方法
CN108336059A (zh) * 2016-12-30 2018-07-27 德州仪器公司 用于集成电路失效保护熔丝封装的方法及设备
CN111029314A (zh) * 2018-10-10 2020-04-17 三菱电机株式会社 半导体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105281313A (zh) * 2014-07-10 2016-01-27 英飞凌科技股份有限公司 瞬态电压保护电路和器件
CN106409690A (zh) * 2016-09-29 2017-02-15 上海航天电子通讯设备研究所 基于激光纳米加工技术的埋置芯片互连方法
CN108336059A (zh) * 2016-12-30 2018-07-27 德州仪器公司 用于集成电路失效保护熔丝封装的方法及设备
CN111029314A (zh) * 2018-10-10 2020-04-17 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
CN111739847A (zh) 2020-10-02

Similar Documents

Publication Publication Date Title
US6518655B2 (en) Multi-chip package-type semiconductor device
CN101499445B (zh) 半导体器件及其制造方法
US8207617B2 (en) Electrical connections for multichip modules
US6867486B2 (en) Stack chip module with electrical connection and adhesion of chips through a bump for improved heat release capacity
US20100029045A1 (en) Packaging an integrated circuit die with backside metallization
CN108091615A (zh) 半导体封装件
US20090127682A1 (en) Chip package structure and method of fabricating the same
CN109003963B (zh) 半导体封装及制造其的方法
JP2002222914A (ja) 半導体装置及びその製造方法
KR20090100895A (ko) 반도체 패키지 제조 방법
CN108022916A (zh) 半导体封装和制造半导体封装的方法
TWI739821B (zh) 半導體封裝結構及其製造方法
CN102169842A (zh) 用于凹陷的半导体基底的技术和配置
CN102136434A (zh) 在引线键合的芯片上叠置倒装芯片的方法
KR100593567B1 (ko) 유전체 절연부를 갖는 실리콘 세그먼트용 수직 상호접속 프로세스
CN102130025A (zh) 晶片及其处理方法和制造半导体装置的方法
CN109427658A (zh) 掩模组件和用于制造芯片封装件的方法
KR20190099731A (ko) 보강용 탑 다이를 포함하는 반도체 패키지 제조 방법
US20100029047A1 (en) Method of fabricating printed circuit board having semiconductor components embedded therein
TWI397163B (zh) 使用分立導電層重新選擇鍵合線路徑的半導體裝置封裝
CN106206557B (zh) 硅中介层
CN111739847B (zh) 芯片封装结构、其制作方法和电子设备
KR20070076448A (ko) 집적 회로 및 그 형성 방법
US20120261820A1 (en) Assembly of stacked devices with semiconductor components
KR101020993B1 (ko) 발광소자 패키지 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant