JPS5978542A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5978542A
JPS5978542A JP18738782A JP18738782A JPS5978542A JP S5978542 A JPS5978542 A JP S5978542A JP 18738782 A JP18738782 A JP 18738782A JP 18738782 A JP18738782 A JP 18738782A JP S5978542 A JPS5978542 A JP S5978542A
Authority
JP
Japan
Prior art keywords
film
deposited
groove
substrate
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18738782A
Other languages
English (en)
Other versions
JPH0586659B2 (ja
Inventor
Kohei Ebara
江原 孝平
Susumu Muramoto
村本 進
Seitaro Matsuo
松尾 誠太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP18738782A priority Critical patent/JPS5978542A/ja
Publication of JPS5978542A publication Critical patent/JPS5978542A/ja
Publication of JPH0586659B2 publication Critical patent/JPH0586659B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、幅1 pm以下の加工技術に関するものでめ
り、ちりにこの方法を用いた微Ir1111にして商密
度なLSIの製造方法に関するものである。
(従来技術) LSIの大規模化に対して、微細バタン形成技術の効果
は極めて太きい。その露光法についてみると、紫外、遠
紫外、h小投影、電子ビーム、イオンビーム、X線等、
柚々の方法が開発されている。これらの技術の進歩によ
ってサブミクロンパターンの形成が可能となっているが
、これらの技術vc寂いても、以−丁に述べる問題点が
存在する。すなわち紫外、遠紫外、縮小投影露光はいず
れも現有装置の進歩と実績を土台にして性能が向上して
いるが、s像iからみて、0.7〜1 pmが限界と予
想される。この値以下のバタン形成は、電子ビーム、X
線、イオンビームの名露光法によって1」能となる。し
かしながら、電子ビーム露光はスループットの低下、イ
オンビーム露光はデバイスへの影豐などが未知であるこ
と、xlfMs光についてiiX#マスク基板の安定性
2強度等の問題がちり、それぞれの露光法のもつ商い解
像度がまだ生かさ7’していない状態にある。以上述べ
た様に従来のバタン形成法においては、サブミクロンパ
ターンの形成がaJ能でかつLSILレベルvC谷易に
適用でさるバタン形成技術は存在しなかった。
サブミクロンバタン形成の他の方法として堆積膜のサイ
ドエツチングを利用する方法も、こnまで柚々試φら扛
ているが、サイドエツチングの均一性、制御性等に問題
があり、これも同様にLSIのレベルに容易に適用でき
る方法が存在しなかった。
(発明の目的) 本発明はこれらの欠点全除去するため、方向性を有する
膜堆積法を微細バタンの形成法に適用したもので、その
目的はLSI0烏奮度化。
高速反化にある。
(発明の構成) 前記の目的を達成するため、本発明は基板上に第1の拐
科を堆積した後これケバタン形成し、その上に方向性を
有する膜堆積法VCよって第2の材料ケ全曲に堆積し、
エツチングによって第1の拐料のバタンの縁に付層した
第2のI科を除去し、第1の相料と第2のI科によって
溝を形成し、この溝の部分内の露出した基板拐料をエツ
チングすることを特徴とする半導体装置の製造方法を発
明の蛮旨とするものである。
次に本発明の実施例を添附図面について説明する。なお
実施例tま一つの例示であって、本発明の精神を逸脱し
ない範囲内で、棟々の変更あるいは改良ケ行いうろこと
は1うまでもない。
第1図囚、ノ)に方向性を有する膜堆積法、たとえはE
CR形プラズマ堆積法で、段差を有する下地の上に81
02 k堆積し、それ葡エツチングした場合の形状の変
化を示す。第1図囚はSi l上に予めパタニングした
5iot等をマスクにしてRI E (reactiv
e  ion etching反応性イオンエツチング
)でSiヲエツテンクし、Siに溝を形成した後その上
にECR形プラズマ堆槓堆積5tOt膜2を堆積した試
料断面構造である。RIEの条件はCBrF57f:ガ
スとして使用し、0.03 Torr 。
200Wであり、Siの溝の深さは1μmである。又、
Slの溝の凹部凸部の幅はともにl pm ′t′ある
ECR形フラズマ堆積法にょる81o2の堆積膜厚は0
.5 pmで、堆積条件は5ift (100%) 3
.0cc /’min 。
0210cc/mi1+、 2 x 1O−4Torr
 、 100 Wでめる。−扛ゲライトエツテンクする
とSi溝の側壁に堆積した5102膜はエソチンク速度
が大きいため急速にエツチングされてなくなり第1図(
片に示す構造が得られる。3,4は残った5iOz膜2
示ず。
第2図にサイドエツチングの時間と、第1図(B)に示
す各部分の寸法の関係を下す。エツチング液はH,0で
希釈したH1i’液(50!36 HF 60 cc 
H2O1940cc )である。室温でエツチング液間
が10分で四部での5f02膜とSl側壁の間隙αBは
0.15μmである。5i02の堆積膜厚、ならひにH
F液の組成を独々かえることによってこの間隙α3の大
きざは独々の値?とりうることは1うまでもない。
第3図にサイドエツチングの時間と、第1図(功に示)
角度αB、αTの関係を乃くJ“。エツチング時間葡太
さくしてもαBは一定で約70’である1、従って第1
図(5)に示す凹部の酸化膜4のデーパ角は一定である
。又凸部の酸化膜3のテーパ角もほぼ100’で一定と
なる。
ここでは具体例として下地の段差含有する基板としてS
i會めけたが、段差ケ有する次面であれは Si以外の
他の材料、例えはJnP 、 GaAs等の半導体材料
又はAt 、 MO等の金属相料、At、08゜si、
N、等の絶縁物でも同様の傾向會なすことはMうlでも
ない。また堆槙膜として510t’!i−示したが、S
i、N4[1!あるいは81xNyO2M I Mo 
−St +アモ# 77 スSi 、 At−3ill
K等(7)ECRり7ズマ堆槓法で可能な膜であれは、
いずれも上記と同様である。
段差911I壁に堆積したSi ox膜のエツチング違
反が平坦部分に堆積した5iOsfflよりも非常に大
きい現象は、ECR形プラズマ堆槓堆積けでなく、イオ
ンビームスパッタ法、マグネトロンスパッタ法等の方向
性をもった膜堆積法にも堆積法に応じた形状の差はめる
ものの同様に与られる現象である。したがって以下に述
べる方法はこnらの柚々の堆積力法會用いてもさしつか
えない。
第1図〜第3図を用いて説明した性質を用いれば微細な
溝の加工が可能となる。第4図(至)〜(ト)。
第5図囚〜C)にその実施例を述べる。
第4図はシリコン基板1の上に酸化膜5?f−熱醒化法
又はCVD法で形成した後、この上にポリシリコン映6
に、さらにその上にレジスト膜7をバタン形成し、その
上に5j02暎8 ’kEc R形プラズマ堆積法で堆
積した構造を示す。各々の膜厚i−i:たとえはポリシ
リコンロは0.5μm、レジスト7は1μm 、 5i
Q2膜8は0.5μmとする。これケライトエツチング
して第4図(B)に示す構造′?f:得る。9.lOは
エツチングにより残った5jOt膜を示す。第2図で説
明した希釈HF液を用いて14分間エツチングした場合
第4図■)に示した間隙aの大きさは0.2μm 、 
5i02験9とlOの膜厚はともに0.2μmとなる。
これをたとえばCBrF5ガスを用いたRIEでエツチ
ングすれは、M44図り)の構造が得られる。このRI
EによるSlとS10!のエツチング速度比は約8倍で
あるので上記510t @ 10は十分マスクとなシう
る。第4図(C)の5ift 膜10の膜厚は約0.1
477mとなる。又、Siとレジストのエツチング速度
比は約3倍なのでレジスト膜7も十分マスクとなりうる
。第4図C)に示す溝すは、RIEのエツチングによっ
てレジスト膜7と5iot膜10がともにRI Eによ
ってエツチングてれるため第41串)の溝aよりも幅が
広くなる。この蒔溝すの間隙は0.35μm程度となる
。11 、12はStO,i ’(l”示す。次Vcs
i02m12ヲ除去し、第4図(lJを、さらにレジス
ト膜7を除去して第4図□□□)を得る。たたし、この
場合ポリシリコンの下地5が5iOzlllfLなので
、マスクとして使用した5102膜12を除去する時5
i02膜5も間隙の部分で約0.15μmエツチングさ
れる。
第4図0にCとしてこれt示す。なお上記の実施例にお
いては、lとしてシリコン基板を用いた例について説明
したが、この外に半導体その他の基板を用いることがで
きる。又シリコン酸化膜5の代シに絶縁物、ポリシリコ
ンロ0代りにシリコン入りのAt、 Mo−8i、又S
i彷膜8の代りに81aN+ 、レジストアの代りに5
j3N4に用いることもできる。
下地のsio2mのエツチング速度比する工程?第5図
囚〜0に示す。第4図(19の工程まで進めた後ポリシ
リコンロのエツチンク全第5図囚に示すように最後に抜
けるところ1でエツチングせずに止める。しかる後、5
lOz腓13と14、レジスト膜7を除去し第5図(B
)k得る。これ金、たとえばRI Eで全面エツチング
して第5図C)全得る。第4図、第5図の例は1μmμ
mトート細な間隙で導体配線、又は絶縁物等の材料を切
断する場合に幅広く応用できる。
上記の実施例においてはエツチングにRIE金用いたが
、必賛な場合にはクエソトエツテングr便用することも
当然U」能である。
第6図囚〜V)はSi基板IK溝e會形成し、その中に
ポリSi又はSiC等の膜全充てんする製造方法を示j
。これは微細な素子間分離構造金得るに逸した製造方法
でめる。Si基板1の上に熱酸化膜15i形成し、レジ
ストバタン16葡形成後、全面にECR形グジグ2スマ
堆 オンビームスバッタ法、マグネトロンスパッタ法等の方
向性をもった膜堆積法によって5ift m17を堆積
して第61四の構造盆得る。熱酸化膜15の膜厚は例え
ば500大、レジス目6の膜厚は1〜1.5 pm X
5if2膜17の厚さf 1 pmとする。第2図で説
明した希釈HF’に用いて14分間エツチングし第6図
IB)の構造を得る。dの間隔は0.2pmとなシ、5
iO2p 18と19のaustは0.7 pm 、!
: ’fzる。
5i02膜18 、19とレジスト16ヲマスクとして
81基板1をCBrF、ガスを用いたRIEでエツチン
グし第6図C)の構造を得る。siの溝eの深さ’k 
1.5μmとした時、溝eの上端の幅は51oz膜20
 、21とレジスト膜16がエツチングされるため約0
.4〜0・6μm程度に広がる。溝eの下端は0.2〜
0.3μmテアル。SjO! m20 、21 、レジ
スト膜16 ’i線除去1さらに5tyx膜15i除去
した後、Sl基板1を洗浄して熱酸化膜22を形成して
第6図0を得る。この上に5iOz膜又はボ’JSlf
fi堆積して第6図[F]フを得る。この堆積膜23の
膜厚は0.5〜1μm程度である。これkRIEで再度
エツチングするが、もしくはレジス)f塗布後f(I 
Eでエッテンクスルコとによって第6図いの構造葡得る
。この構造において、Si基板I VC埋め込まれた2
2と23の薄膜の幅は0.4〜0.6μm、深さは1.
5μmでめシ、微細な素子間分離構造として適している
勿論、以上述べた諸条件は一具体例でりって条件の変更
によって種々の寸法構造上もった素子間分離構造勿製作
できることはbつまでもない。
又レジスト16の代りにバタン形成奮した5i02膜で
もよいことは勿論でるる。
第7図W〜(1)は本発明による微細な溝形成方法を用
いた素子間分離構造の他の製作例である。
第7図(4)において、Sl基板1の上に熱酸化膜24
を形成し2その上に耐熱化性CV D Sla N41
lii!25 k、さらにレジストバタン26ヲ形成す
る。24の膜厚は500^、25ノ膜厚は1000^、
26の膜厚は1〜1.5μmとする。この上にECR形
プラズマ堆槓堆積イオンビームスパッタ法、マグネトロ
ンスパッタ法等の方向性?もった膜堆積法で5iOt膜
27を堆積して第7図0會得る。これを第2図に示した
希釈HFケ用いて14分間エツチングし、CBrF!’
e用いた前述のRI E cSis N4[IIfL2
5 、3iQ1映24.Si基板Xiエツチングして第
7図c)ヲ得る。溝fの深さ全豹lpmとする。S: 
O2膜28と29を除去して第7図0會得る。レジスト
26をマスクにしてS’sN* m 25と5iOJt
424 fエツチングしさらにSi基板1’(mlμ程
度エツチングして第71東)盆得る。この蒔溝gの幅は
0.4〜0.6μmでおる。レジスト26ヲ除去した後
200〜300^の膜厚の熱酸化膜30全形成した後全
匍にCVD 5j3Na膜31を0.3μm堆積して第
7図四を得る。これケRIEでエツチングして第7図C
)?!″得る。St+N+膜25と31(i−マスクと
して選択酸化をして第7図0會得る。32は、酸化膜全
示す。Si、N、験25.酸化膜24を除去して第7図
(I)を得る。以上説明した様にフィールド領域は素子
領域に対してセルフアライメントに形成される。酸化膜
32の厚さは2/’m r 5IJi 1lta 31
の幅は0.4〜0.6μm1%度で65、微細な素子間
分離に遇する。又、レジストバタン26の代わりに、バ
タン形成をした5iOzflKt=用いることができる
ことは百う葦でもない。
第8図囚〜(ト)は本発明による他の素子間分離構造の
製作例である。fm7図C)の構造において、リフトオ
フによってレジスト26とその上に堆積されている5i
O2llj!28を除去して第8幽囚を得る。
RI E :f−ツf 7 :f VCj ツ”’C5
13N4 pal 25 、5ICh膜24゜Si基板
1iエツチンクして第8図03)k得る。この上にCV
 D SjJ’Ja n 34全膜厚0.3μmで堆積
し第8図C)を得る。RIEエツチングによって第8図
[F]?、熱酸化によって第8図■全、さらにSigN
n 1ltl 25と熱酸化膜24の除去によって第8
図(f’/を得る。以上説明した様にこの方法において
もフィールド領域は素子領域に対してセルフアライメン
トに形成される。これも第7図(I)と同様に微細な素
子間分離構造に適する。
以上説明した様に本発明によれは方向性をもつfc験堆
堆積、たとえはECR型ノラズマ堆槓堆積イオンビーム
スパック法、マクネトロンスパッタ法!を用いることに
よって帆1−0.5μm程度の微細なバタン全形成でき
る。この形峨法金柑いてLSIに2いて微細でかつ素子
慣域に対してセルファライメン[r満足δせて素子間分
離構造全容易に製作することができる。
又、耐酸化性材料としてCV D S ia N4mを
上記の実施例では使用しているが、At、O,等地の制
酸化性羽村を使用することも勿削打JNヒでめる。
(発明の効果) 以上説明した様Vこ、本発明によれば0.1〜0.5μ
m程度の幅の溝が容易に加工できるためLSIに寂いて
特に0.1〜0.5μms度の間隙で、導体配線又は絶
縁膜等の材料の切断會必璧とする形状上製作することに
適している。又、他の応用例として素子間分離に適用す
れば微細な素子間分離構造を製作できるという利点がめ
る。
【図面の簡単な説明】
第1図囚、(B)は方向性奮もった膜堆積法による薄膜
をエツチングした時の形状変化、第2図及び第3図は第
1図に示した形状のエツチング時間依存性、第4図囚〜
[F]、第5図(イ)〜(C)は第1図に示した堆積膜
を用いた微細な溝形成力法、第6図(イ)〜(ト)、第
7図(4)〜(I)、第8図囚〜V)は第1商〜第5図
に示した微細な溝形成性全利用した微細な素子間分離構
造の製造方法を示す。 1・・・・・・Si基板、2,3.4・・・・・・方向
性ケもつ膜堆積法によって形成さtした薄膜、5・・・
・・5iot膜、6・・・・・・ポリSi[7・・・・
・・レジスト膜、s。 9 、 l(1、11、12、13、14・・・・・・
方向性紮もつ膜堆積法によって形成された薄膜、15.
22.24 、30゜33・・・・・・熱酸化膜、16
.26・・・・・・レジスト膜又はstow膜、17 
、1B 、 19 、20 、21 、27 、28 
、29・・・・・・方向性をもつ膜堆積法によって形成
された薄膜、23・・・・・・CV D 5i02膜又
はCVDポリS1膜、25 、31 。 34・・・・・・耐酸化性材料の膜、32.35・・・
・・熱酸化膜、特許出願人 日本電イぎ電話公社 第1図 第2図 希4廻HF1+=よりニッケ>7”13斗間(介)第3
図 第4図 第4図 第6図 z8図

Claims (1)

  1. 【特許請求の範囲】 (υ基板上に第1の材料ケ堆積した後これをバタン形成
    し、その上に方向性を有する膜堆積法によって第2のI
    科會全面に堆積し、エツチングによって第1の桐科のバ
    タンの縁に付層した第2の杓料を除去し、第1のI科と
    第2の杓料によって溝全形成し、この溝の部分内の繕出
    した基板材料tエツチングすること′に%徴とする半導
    体装置の製造方法。 (2)基板上に第1の栃科ケ堆積した後これ會バタン形
    成し、その上に方向性含有する膜堰#を法によって第2
    の材料〒全面に堆積し、エツチングによって第1の材料
    のバタンの縁に付層した第2の材料葡除去し、第1の材
    料と第2の材料によって溝を形成し、この溝の中にCV
    D等による堆積膜〒充てんすることによって表向が平坦
    でかつ分離幅が1μm以下の素子間分離構造?製作する
    こと金特徴とする特許請求の範囲第1項aピ載の半導体
    装置の製造方法。 (3)基板上に第1の材料r堆積した後これをバタン形
    成し、その上に方向性含有する膜堆積法によって第2の
    拐科を全面に堆積し、エツチングによって第1の材料の
    バタンの縁に杓盾した第2の拐料葡除去し、第1の材料
    と第2のI料によって溝勿形属し、この溝の中V(耐酸
    化性材料の堆積膜全光てんし、かつ素子領域も劇酸化性
    祠科の膜で被覆し、選択酸化後の基板表向が平坦になる
    ように制酸化性材料の膜で被核しでいない81領域をエ
    ツチングして段差調整tした後、選択酸化をして表■1
    の平坦な選択酸化膜を得ることを特徴とする特許請求の
    範囲第1項記載の半導体装置の製造方法。
JP18738782A 1982-10-27 1982-10-27 半導体装置の製造方法 Granted JPS5978542A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18738782A JPS5978542A (ja) 1982-10-27 1982-10-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18738782A JPS5978542A (ja) 1982-10-27 1982-10-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5978542A true JPS5978542A (ja) 1984-05-07
JPH0586659B2 JPH0586659B2 (ja) 1993-12-13

Family

ID=16205124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18738782A Granted JPS5978542A (ja) 1982-10-27 1982-10-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5978542A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02125444A (ja) * 1988-07-05 1990-05-14 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2008060517A (ja) * 2006-08-29 2008-03-13 Samsung Electronics Co Ltd マスク構造物の形成方法及びこれを利用した微細パターン形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5669833A (en) * 1979-11-09 1981-06-11 Toshiba Corp Fine processing method of thin film
JPS56131945A (en) * 1980-03-19 1981-10-15 Matsushita Electric Ind Co Ltd Forming method of silicon oxidation film
JPS56137651A (en) * 1980-03-17 1981-10-27 Ibm Method of forming exfoliating region
JPS56142667A (en) * 1980-03-13 1981-11-07 Ibm Semiconductor device
JPS5864044A (ja) * 1981-10-14 1983-04-16 Toshiba Corp 半導体装置の製造方法
JPS5919349A (ja) * 1982-07-26 1984-01-31 Toshiba Corp 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5669833A (en) * 1979-11-09 1981-06-11 Toshiba Corp Fine processing method of thin film
JPS56142667A (en) * 1980-03-13 1981-11-07 Ibm Semiconductor device
JPS56137651A (en) * 1980-03-17 1981-10-27 Ibm Method of forming exfoliating region
JPS56131945A (en) * 1980-03-19 1981-10-15 Matsushita Electric Ind Co Ltd Forming method of silicon oxidation film
JPS5864044A (ja) * 1981-10-14 1983-04-16 Toshiba Corp 半導体装置の製造方法
JPS5919349A (ja) * 1982-07-26 1984-01-31 Toshiba Corp 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02125444A (ja) * 1988-07-05 1990-05-14 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2008060517A (ja) * 2006-08-29 2008-03-13 Samsung Electronics Co Ltd マスク構造物の形成方法及びこれを利用した微細パターン形成方法

Also Published As

Publication number Publication date
JPH0586659B2 (ja) 1993-12-13

Similar Documents

Publication Publication Date Title
JP3978310B2 (ja) 反射防止コーティングを使用する集積回路製作でのアイソレーション法
KR0170949B1 (ko) 메탈층 형성 방법
US4722878A (en) Photomask material
JPS62105426A (ja) サブミクロン寸法のマスク構造を形成する方法
US4460434A (en) Method for planarizing patterned surfaces
JPS63304644A (ja) ヴアイア・ホール形成方法
KR20070013305A (ko) 리버스 톤 공정을 사용하는 리세스형 구조물 형성 방법
CA2265617A1 (en) Reactive ion etching of silica structures
Tsai et al. Sub-30 nm pitch line-space patterning of semiconductor and dielectric materials using directed self-assembly
US5291536A (en) X-ray mask, method for fabricating the same, and pattern formation method
WO2022198949A1 (zh) 半导体结构的制作方法
JPS5851412B2 (ja) 半導体装置の微細加工方法
JPS5978542A (ja) 半導体装置の製造方法
JPH0414831A (ja) 配線形成方法
JP3120408B2 (ja) SiON膜形成方法
JPH0422021B2 (ja)
JPS59213131A (ja) X線露光用マスクの製造方法
JPS5966125A (ja) 半導体装置の製造方法
JP2872298B2 (ja) 半導体装置の製造方法
KR920007186B1 (ko) 잔류물 제거방법
JPH0239551A (ja) 半導体装置の製造方法
JPS5827655B2 (ja) アパ−チャ絞りの製造方法
TW508724B (en) Manufacturing process of hard mark with shallow trench etching of round top corner
JP3167398B2 (ja) 半導体装置の製造方法
JPH07122634A (ja) 半導体装置