KR100576415B1 - 섀로우 트랜치 형성 방법 - Google Patents

섀로우 트랜치 형성 방법 Download PDF

Info

Publication number
KR100576415B1
KR100576415B1 KR1020030101145A KR20030101145A KR100576415B1 KR 100576415 B1 KR100576415 B1 KR 100576415B1 KR 1020030101145 A KR1020030101145 A KR 1020030101145A KR 20030101145 A KR20030101145 A KR 20030101145A KR 100576415 B1 KR100576415 B1 KR 100576415B1
Authority
KR
South Korea
Prior art keywords
gas
sccm
trench
etching
silicon substrate
Prior art date
Application number
KR1020030101145A
Other languages
English (en)
Other versions
KR20050069190A (ko
Inventor
하승철
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020030101145A priority Critical patent/KR100576415B1/ko
Publication of KR20050069190A publication Critical patent/KR20050069190A/ko
Application granted granted Critical
Publication of KR100576415B1 publication Critical patent/KR100576415B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 섀로우 트랜치의 깊이 균일도를 고 정밀하게 유지할 수 있도록 한다는 것으로, 이를 위하여 본 발명은, 트랜치의 스페이스 차이에 따라 트랜치의 깊이가 달라지게 나타나는 종래 방법과는 달리, 화학적 반응에 의한 식각을 줄이고 대신에 물리적인 식각을 향상시켜 줌으로써 트랜치의 스페이스 차이에 기인하여 트랜치의 깊이 균일도가 저하되는 것을 방지함으로서, 반도체 소자의 생산성 및 제품 신뢰도를 증진시킬 수 있는 것이다.

Description

섀로우 트랜치 형성 방법{METHOD FOR FORMING SHALLOW TRENCH}
도 1a 내지 1c는 본 발명의 바람직한 실시 예에 따라 실리콘 기판 상에 섀로우 트랜치를 형성하는 주요 공정을 순차적으로 도시한 공정 순서도,
도 2a 내지 2c는 종래 방법에 따라 실리콘 기판 상에 섀로우 트랜치를 형성하는 주요 공정을 도시한 공정 순서도.
＜도면의 주요부분에 대한 부호의 설명＞
102 : 실리콘 기판 104 : 패드 산화막
106 : 실리콘 질화막 108 : 마스크패턴
110 : 트랜치
본 발명은 반도체 소자를 제조하는 방법에 관한 것으로, 더욱 상세하게는 반도체 기판 상에 형성되는 다수의 소자간을 전기적으로 분리하는 데 이용되는 섀로우 트랜치 분리막(STI : shallow trench isolation)을 형성하는 데 적합한 섀로우 트랜치 형성 방법에 관한 것이다.
잘 알려진 바와 같이, 반도체 장치(즉, 반도체 소자)에는 트랜지스터, 캐패 시터 등의 단위 소자로 된 셀들이 반도체 소자의 용량에 따라 제한된 면적 내에 다수 개(예를 들면, 수천 내지 수십 억 등)가 집적되는 데, 이러한 셀들은 서로 독립적인 동작 특성을 위해 전기적으로 분리(또는 격리)하는 것이 필요하다.
따라서, 이러한 셀들 간의 전기적인 분리를 위한 방법의 일환으로서, 트랜치를 식각하여 절연물질로 매립하는 트랜치 분리(trench isolation) 방법, 즉 섀로우 트랜치 분리막(STI)을 이용하는 방법이 잘 알려져 있다.
도 2a 내지 2c는 종래 방법에 따라 실리콘 기판 상에 섀로우 트랜치를 형성하는 주요 공정을 도시한 공정 순서도이다.
도 2a를 참조하면, 소자간 분리를 위한 트랜치를 형성하고자하는 실리콘 기판(202)상에 열산화 공정에 의해 수십 내지 수백 Å의 패드 산화막(204)을 형성하고, 이어서 예를 들면 CVD 방법 등을 통해 패드 산화막(204) 상에 수백 Å의 실리콘 질화막(206)을 적층하며, 포토 리소그라피 공정(PR 코팅, 노광, 현상 등)을 수행하여 임의의 패턴을 갖는 마스크 패턴, 즉 트랜치를 형성하고자 하는 영역에서 실리콘 질화막(206)이 노출되는 패턴 구조를 갖는 마스크 패턴(208)을 실리콘 질화막(206) 상에 형성한다.
이어서, 마스크 패턴(208)을 이용하는 식각 공정(예를 들면, 건식 식각 공정)을 수행함으로써, 일 예로서 도 2b에 도시된 바와 같이, 실리콘 질화막(206), 패드 산화막(204) 및 실리콘 기판(202)의 일부를 선택적으로 제거한다. 이때, 마스크 패턴(208)의 크기 차이(즉, 트랜치의 스페이스 차이)에 의해 제거되는 실리콘 기판의 깊이가 달라지게 된다. 즉, 스페이스가 큰 트랜치가 상대적으로 작은 트랜 치에 비해 더 깊게 파이게 된다.
다음에, 식각 조건(예를 들면, 파워, 압력, 식각 가스, 식각 시간 등)을 달리하여 마스크 패턴(208)을 식각 장벽층으로 하는 식각 공정을 수행하여 실리콘 기판(202)의 일부를 제거함으로써, 일 예로서 도 2c에 도시된 바와 같이, 실리콘 기판(202) 상에 임의의 깊이를 갖는 트랜치(210)를 형성한다.
이때, 실리콘 질화막(206)과 패드 산화막(204)을 제거하는 식각 공정의 오우버 식각을 통해 제거되는 실리콘 기판(202)의 깊이가 트랜치의 스페이스에 따라 다르게 형성되어 있기 때문에 트랜치 형성을 위한 식각 공정을 통해 형성된 트랜치(210) 또한 그 깊이가 달라지게 된다. 즉, 스페이스가 큰 트랜치가 작은 트랜치에 비해 더 깊은 깊이를 갖게 된다.
이후, 도면에서의 도시는 생략하였으나, 잔류하는 마스크 패턴(208)을 제거한 후 증착 공정 및 평탄화 공정 등을 수행하여 실리콘 기판(202) 상에 형성된 트랜치(210)에 절연물질(산화막 등)을 매립함으로써, 섀로우 트랜치 분리막을 완성하게 될 것이다.
그러나, 상기한 바와 같은 종래 방법은 마스크 패턴을 이용하는 식각 공정을 통해 실리콘 질화막(206)과 패드 산화막(204)의 일부를 제거할 때 오우버 식각을 통해 제거되는 실리콘 기판(202)의 깊이가 트랜치의 스페이스에 따라 다르게 형성되고, 결과적으로 트랜치의 깊이 또한 서로 다른 깊이로 형성된다는 문제가 있으며, 이러한 문제는 결국 후속 공정에서의 스텝 커버리지를 증가시킴으로써 반도체 소자의 생산성 및 제품 신뢰도를 떨어뜨리는 요인으로 작용하고 있는 실정이다.
따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 섀로우 트랜치 분리막의 깊이 균일도를 고 정밀하게 유지할 수 있는 섀로우 트랜치 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 실리콘 기판 상에 형성되는 다수의 소자간을 전기적으로 분리시키는 섀로우 트랜치를 형성하는 방법으로서, 패드 산화막 및 실리콘 질화막이 순차 형성된 상기 실리콘 기판 상에 임의의 패턴을 갖는 마스크 패턴을 형성하는 과정과, 상기 마스크 패턴에 따라 CHF3 가스, O2 가스 및 Ar 가스를 이용한 1차 식각 공정을 수행하여 상기 실리콘 질화막과 패드 산화막의 일부를 제거하는 과정과, 상기 마스크 패턴에 따라 CHF3 가스, O2 가스 및 Ar 가스를 이용한 2차 식각 공정을 수행하되, 상기 1차 식각 공정에서의 O2 가스량보다 적어도 적은 O2 가스량으로 잔류하는 실리콘 질화막과 패드 산화막을 제거하는 과정과, 상기 마스크 패턴에 따라 SF6 가스 및 Cl2 가스를 이용한 3차 식각 공정을 수행하여 잔류하는 패드 산화막과 실리콘 기판의 일부를 선택 제거하는 과정과, 상기 마스크 패턴에 따라 HBr 가스, Cl2 가스 및 HeO2 가스를 이용한 4차 식각 공정을 수행하여 상기 실리콘 기판의 일부를 선택 제거하여 목표 깊이를 갖는 트랜치를 형성하는 과정을 포함하는 섀로우 트랜치 형성 방법을 제공한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
본 발명의 핵심 기술은, 트랜치의 스페이스 차이에 따라 그 깊이가 달라지게 되는 전술한 종래 방법과는 달리, 화학적 반응에 의한 식각을 줄이고 대신에 물리 적인 식각을 향상시켜 줌으로써 트랜치의 스페이스 차이에 기인하여 트랜치의 깊이 균일도가 저하되는 것을 방지할 수 있도록 한다는 것으로, 이러한 기술적 수단을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.
도 1a 내지 1c는 본 발명의 바람직한 실시 예에 따라 실리콘 기판 상에 섀로우 트랜치를 형성하는 주요 공정을 순차적으로 도시한 공정 순서도이다.
도 1a를 참조하면, 소자간 분리를 위한 트랜치를 형성하고자하는 실리콘 기판(102)상에 열산화 공정 등을 통해 수십 내지 수백 Å의 패드 산화막(104)을 형성하고, 이어서 예를 들면 CVD 방법 등을 통해 패드 산화막(104) 상에 수백 Å의 실리콘 질화막(106)을 적층하며, 다시 포토 리소그라피 공정(PR 코팅, 노광, 현상 등)을 수행하여 임의의 패턴을 갖는 마스크, 즉 트랜치를 형성하고자 하는 영역에서 실리콘 질화막(106)이 노출되는 패턴 구조를 갖는 마스크 패턴(108)을 형성한다.
다음에, 임의의 공정 조건에서 마스크 패턴(108)을 식각 장벽층으로 하는 식각 공정을 수행함으로써, 실리콘 질화막(106)과 패드 산화막(104) 및 실리콘 기판(302)의 일부를 순차적으로 제거하여 실리콘 기판(102)의 상부 일부를 노출시키고, 이후 새로운 식각 공정을 수행하여 실리콘 기판(102)을 더 제거함으로써, 트랜치(110)를 형성한다. 여기에서, 본 발명은 4단계에 걸친 식각 공정을 통해 실리콘 기판(102) 상에 목표로 하는 깊이를 갖는 트랜치를 형성하는데 그 상세 내용은 다음과 같다.
즉, 파워 200 - 400W, 압력 40 - 80mT, CHF3 가스 50 - 80sccm, O2 가스 9 - 15sccm, AR 85 - 100sccm, 시간 110 - 130초의 공정 조건 하에서 1차 식각 공정을 수행함으로써, 실리콘 질화막(106)과 패드 산화막(104)의 일부를 제거한다.
이어서, 파워 200 - 400W, 압력 40 - 80mT, CHF3 가스 50 - 80sccm, O2 가스 4 - 8sccm, AR 85 - 100sccm, 시간 55 - 75초의 공정 조건 하에서 2차 식각 공정을 수행함으로써, 잔류하는 실리콘 질화막(106)과 패드 산화막(104)을 제거한다.
여기에서, 실리콘 질화막(106)과 패드 산화막(104)을 제거하는 O2 가스의 양이 9 -15sccm이고, 잔류하는 실리콘 질화막(106)과 패드 산화막(104)을 제거하는 O2 가스의 양이 4 -8sccm이므로, 그 식각 비율은 2:1이 된다.
다시, 파워 250 - 450W, 압력 20 - 40mT, 마그네틱 필드 20 - 40Gauss, SF6 가스 15 - 40sccm, Cl2 가스 40 - 80sccm, 시간 5 - 10초의 공정 조건 하에서 3차 식각 공정을 수행함으로써, 일 예로서 도 1b에 도시된 바와 같이, 잔류하는 패드 산화막(104)과 실리콘 기판(102)의 일부를 제거한다.
다음에, 파워 250 - 450W, 압력 50 - 70mT, 마그네틱 필드 20 - 40Gauss, HBr 가스 30 - 50sccm, Cl2 가스 15 - 30sccm, HeO2 10 - 20sccm, 시간 70 - 100초의 공정 조건 하에서 4차 식각 공정을 수행함으로써, 일 예로서 도 1c에 도시된 바와 같이, 실리콘 기판(102) 상에 목표로 하는 깊이를 갖는 트랜치(110)를 형성한다. 이때, 형성되는 트랜치(110)는 거의 동일한 깊이 균일도를 갖는다.
이어서, 도면에서의 도시는 생략하였으나, 잔류하는 마스크 패턴(108)을 스트리핑한 후 증착 공정 및 평탄화 공정 등을 수행하여 실리콘 기판(102) 상에 형성된 트랜치(110)에 절연물질(산화막 등)을 매립함으로써, 섀로우 트랜치 분리막을 완성한다.
이상 설명한 바와 같이 본 발명에 따르면, 트랜치의 스페이스 차이에 따라 트랜치의 깊이가 달라지게 나타나는 전술한 종래 방법과는 달리, 화학적 반응에 의한 식각을 줄이고 대신에 물리적인 식각을 향상시켜 줌으로써 트랜치의 스페이스 차이에 기인하여 트랜치의 깊이 균일도가 저하되는 것을 방지함으로서, 반도체 소자의 생산성 및 제품 신뢰도를 증진시킬 수 있다.

Claims (5)

  1. 실리콘 기판 상에 형성되는 다수의 소자간을 전기적으로 분리시키는 섀로우 트랜치를 형성하는 방법으로서,
    패드 산화막 및 실리콘 질화막이 순차 형성된 상기 실리콘 기판 상에 임의의 패턴을 갖는 마스크 패턴을 형성하는 과정과,
    상기 마스크 패턴에 따라 CHF3 가스, O2 가스 및 Ar 가스를 이용한 1차 식각 공정을 수행하여 상기 실리콘 질화막과 패드 산화막의 일부를 제거하는 과정과,
    상기 마스크 패턴에 따라 CHF3 가스, O2 가스 및 Ar 가스를 이용한 2차 식각 공정을 수행하되, 상기 1차 식각 공정에서의 O2 가스량보다 적어도 적은 O2 가스량으로 잔류하는 실리콘 질화막과 패드 산화막을 제거하는 과정과,
    상기 마스크 패턴에 따라 SF6 가스 및 Cl2 가스를 이용한 3차 식각 공정을 수행하여 잔류하는 패드 산화막과 실리콘 기판의 일부를 선택 제거하는 과정과,
    상기 마스크 패턴에 따라 HBr 가스, Cl2 가스 및 HeO2 가스를 이용한 4차 식각 공정을 수행하여 상기 실리콘 기판의 일부를 선택 제거하여 목표 깊이를 갖는 트랜치를 형성하는 과정
    을 포함하는 섀로우 트랜치 형성 방법.
  2. 제 1 항에 있어서,
    상기 1차 식각은, 50 - 80sccm의 CHF3 가스와 9 -15sccm의 상기 O2 가스 및 85 - 100sccm의 상기 Ar 가스 분위기에서 수행되는 것을 특징으로 하는 섀로우 트랜치 형성 방법.
  3. 제 1 항에 있어서,
    상기 2차 식각은, 50 - 80sccm의 상기 CHF3 가스와 4 - 8sccm의 상기 O2 가스 및 85 - 100sccm의 상기 Ar 가스 분위기에서 수행되는 것을 특징으로 하는 섀로우 트랜치 형성 방법.
  4. 제 1 항에 있어서,
    상기 3차 식각은, 15 - 40sccm의 상기 SF6 가스와 40 - 80sccm의 상기 Cl2 가스 분위기에서 수행되는 것을 특징으로 하는 섀로우 트랜치 형성 방법.
  5. 제 1 항에 있어서,
    상기 4차 식각은, 30 - 50sccm의 상기 HBr 가스와 15 - 30sccm의 상기 Cl2 가스 및 10 - 20sccm의 상기 HeO2 가스 분위기에서 수행되는 것을 특징으로 하는 섀로우 트랜치 형성 방법.
KR1020030101145A 2003-12-31 2003-12-31 섀로우 트랜치 형성 방법 KR100576415B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030101145A KR100576415B1 (ko) 2003-12-31 2003-12-31 섀로우 트랜치 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030101145A KR100576415B1 (ko) 2003-12-31 2003-12-31 섀로우 트랜치 형성 방법

Publications (2)

Publication Number Publication Date
KR20050069190A KR20050069190A (ko) 2005-07-05
KR100576415B1 true KR100576415B1 (ko) 2006-05-10

Family

ID=37259625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030101145A KR100576415B1 (ko) 2003-12-31 2003-12-31 섀로우 트랜치 형성 방법

Country Status (1)

Country Link
KR (1) KR100576415B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111211090B (zh) * 2019-12-11 2020-11-13 合肥晶合集成电路有限公司 沟槽制作方法及半导体隔离结构制作方法

Also Published As

Publication number Publication date
KR20050069190A (ko) 2005-07-05

Similar Documents

Publication Publication Date Title
KR20140113558A (ko) 반도체 디바이스 및 그 형성 방법
WO2010030468A1 (en) Self-aligned trench formation
TW200818310A (en) Method for fabricating semiconductor device including recess gate
KR100741876B1 (ko) 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법
KR20070069405A (ko) 반도체소자의 제조방법
JP2011114216A (ja) 半導体装置の製造方法
KR100576415B1 (ko) 섀로우 트랜치 형성 방법
KR20090063131A (ko) 반도체 장치의 제조 방법
KR100842508B1 (ko) 반도체 소자의 소자 분리막 제조 방법
KR100856614B1 (ko) 반도체 소자의 ｓｔｉ 형성 방법 및 그 구조
US20070134869A1 (en) Method for fabricating semiconductor device
US7037777B2 (en) Process for producing an etching mask on a microstructure, in particular a semiconductor structure with trench capacitors, and corresponding use of the etching mask
KR20090036847A (ko) 반도체 소자의 소자분리막 형성 방법
KR100831671B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100576419B1 (ko) 섀로우 트랜치 형성 방법
JP2009117799A (ja) 半導体メモリ素子の素子分離膜形成方法
KR20010003257A (ko) 반도체소자의 제조방법
KR20110060723A (ko) 반도체 장치의 패턴 형성 방법
KR100701404B1 (ko) 폴리머를 이용한 반도체 소자의 트랜치 아이솔레이션 방법
KR20060134320A (ko) 반도체소자의 트랜치 소자분리막 및 그 제조방법
KR100561972B1 (ko) 반도체 소자분리 방법
KR20010060984A (ko) 반도체 장치의 콘택홀 형성방법
KR100576438B1 (ko) 반도체 소자 제조 방법
KR20040008727A (ko) 반도체 소자의 소자분리막 형성방법
KR100700283B1 (ko) 반도체소자의 소자분리용 트랜치 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee