KR100701404B1 - 폴리머를 이용한 반도체 소자의 트랜치 아이솔레이션 방법 - Google Patents
폴리머를 이용한 반도체 소자의 트랜치 아이솔레이션 방법 Download PDFInfo
- Publication number
- KR100701404B1 KR100701404B1 KR1020050132359A KR20050132359A KR100701404B1 KR 100701404 B1 KR100701404 B1 KR 100701404B1 KR 1020050132359 A KR1020050132359 A KR 1020050132359A KR 20050132359 A KR20050132359 A KR 20050132359A KR 100701404 B1 KR100701404 B1 KR 100701404B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- trench
- etching
- spacer
- insulating film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 28
- 238000002955 isolation Methods 0.000 title claims abstract description 17
- 229920000642 polymer Polymers 0.000 title claims abstract description 15
- 150000004767 nitrides Chemical class 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 15
- 238000001020 plasma etching Methods 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims description 44
- 238000001312 dry etching Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 239000006227 byproduct Substances 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 102000052666 B-Cell Lymphoma 3 Human genes 0.000 abstract 1
- 108700009171 B-Cell Lymphoma 3 Proteins 0.000 abstract 1
- 101150072667 Bcl3 gene Proteins 0.000 abstract 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 abstract 1
- 239000010408 film Substances 0.000 description 65
- 239000007789 gas Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 트랜치 아이솔레이션 방법에 관한 것으로서, 더욱 상세하게는 산화막에 의해 스페이서를 형성하지 않고, 폴리머에 의해 스페이서를 형성하여 트랜치 식각 공정을 진행하는 방법에 관한 것이다.
본 발명에 따른 반도체 소자의 트랜치 아이솔레이션 방법은 반도체 기판의 액티브 영역 위에 산화막과 질화막 및 절연막을 형성하는 단계; 상기 절연막의 상부에 포토 레지스트 패턴을 형성하는 단계; 건식 식각 공정을 통하여 상기 포토 레지스트 패턴을 마스크로 하여 절연막을 식각하는 단계; 상기 절연막의 식각 공정 중에 발생된 반응 부산물을 상기 절연막 패턴 측벽에 증착시켜 스페이서를 형성하는 단계; 상기 스페이서를 마스크로 하여 상기 질화막을 식각하는 단계; 건식 식각 공정을 통하여 상기 질화막을 식각 마스크로 하여 기판의 필드 영역에 트랜치를 형성하는 단계; 상기 스페이서와 절연막 및 질화막을 제거하는 단계; 상기 트랜치에 산화공정을 실시하여 절연막을 형성하는 단계 및 상기 트랜치를 절연물질로 매립하는 단계; 를 포함한다.
트랜치 아이솔레이션, 폴리머
Description
도 1은 종래 반도체 소자의 트랜치 아이솔레이션 과정을 나타내는 순차 단면도이고,
도 2a 내지 도 2f는 본 발명에 따른 반도체 소자의 트랜치 아이솔레이션 과정을 나타내는 순차 단면도이다.
〈도면의 주요 부분에 대한 부호의 설명〉
10, 20: 반도체 소자 120, 220: 포토 레지스트
102, 202: 기판 104, 204: 산화막
105, 206: 질화막 108, 208: 절연막
122, 220: 스페이서 124, 224: 트랜치
본 발명은 반도체 소자의 트랜치 아이솔레이션 방법에 관한 것으로서, 더욱 상세하게는 반도체 소자의 액티브 영역을 분리하는 트랜치 아이솔레이션 방법에 있 어서, 트랜치의 식각 마스크로 형성되는 질화막의 상부에 식각 반응 잔류물인 폴리머를 이용하여 스페이서를 형성함으로써 좀 더 좁고 깊은 트랜치가 형성될 수 있도록 한 트랜치 아이솔레이션 방법에 관한 것이다.
일반적으로 반도체 소자는 액티브 영역 사이를 분리할 수 있도록 트랜치 공정(STI:Shallow Trench Isolation)을 실시한다.
트랜치 공정은, 도 1a에서 도시된 것과 같이, 반도체 기판(102) 상에 산화막(104), 질화막(106), 절연막(108)을 순차적으로 증착한 후, 그 상면에 포토 레지스트 패턴(120)을 형성한다.
그리고, 도 1b와 같이, 포토 레지스트 패턴(108)을 식각 마스크로 하여 절연막(108)과 질화막(106)을 식각한 후, 도 1c와 같이, 절연막(108)과 질화막(106)의 측벽에 스페이서(122)를 형성한 후, 이를 식각 마스크로 이용하여 기판(102)을 식각하여, 도 1d와 같이, 트랜치(124,trench)를 형성한다.
이러한 스페이서(122)는 질화막과 절연막을 덮도록 산화막을 형성한 후, 절연막과 질화막의 측벽에 스페이서가 형성되도록 에치백 공정을 실시함으로써 제공될 수 있다.
이후, 상기 트랜치(124) 내부를 덮는 산화막을 형성한 후, 상기 트랜치가 매립되도록 절연물을 증착하여, 질화막을 제거함에 따라 트랜치 아이솔레이션이 완료된다.
그러나, 고집적화 및 소형화 경향에 따라 130 나노미터급 반도체소자는 그 크기가 제한적이기 때문에 소자 사이를 분리하도록 형성되는 트랜치 아이솔레이션 공간, 필드 영역의 길이를 짧으면서, 트랜치 식각 깊이는 깊게 형성될 수 있도록 하는 것이 요구된다.
본 발명은 고집적화된 반도체 소자를 형성할 수 있도록, 액티브 영역과 필드 영역이 나누는 폭이 좁고 식각된 깊이가 깊은 트랜치 아이솔레이션 방법을 제공하는데 그 목적이 있다.
더 나아가, 본 발명은 식각공정에 의해 형성된 잔류 부유물을 스페이서로 이용하여 트랜치 식각 마스크로 이용함으로써 스페이서 형성 공정을 단순화시킬 수 있는 트랜치 아이솔레이션 방법을 제공하는데 그 목적이 있다.
본 발명에 따른 반도체 소자의 트랜치 아이솔레이션 방법은 반도체 기판의 액티브 영역 위에 산화막과 질화막 및 절연막을 형성하는 단계; 상기 절연막의 상부에 포토 레지스트 패턴을 형성하는 단계; 건식 식각 공정을 통하여 상기 포토 레지스트 패턴을 마스크로 하여 절연막을 식각하는 단계; 상기 절연막의 식각 공정 중에 발생된 반응 부산물을 상기 절연막 패턴 측벽에 증착시켜 스페이서를 형성하는 단계; 상기 스페이서를 마스크로 하여 상기 질화막을 식각하는 단계; 건식 식각 공정을 통하여 상기 질화막을 식각 마스크로 하여 기판의 필드 영역에 트랜치를 형성하는 단계; 상기 스페이서와 절연막 및 질화막을 제거하는 단계; 상기 트랜치에 산화공정을 실시하여 절연막을 형성하는 단계 및 상기 트랜치를 절연물질로 매립하는 단계; 를 포함한다.
이하 첨부 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
반도체 소자는 실리콘 웨이퍼 표면에 박막의 적층, 식각 및 이온 주입을 반복적으로 실시하는 제조 공정을 통하여, 원하는 회로 동작 특성을 갖는 반도체 소자로 제작된다.
도 2a에서 도시된 바와 같이, 본 발명에 따른 반도체 소자(20)는 기판(202)을 산소분위기에서 760℃~860℃로 가열하여 산화막(204)을 형성한 후, 기판(202) 표면에 화학기상법(Low pressure chemical vapor deposition,LPCVD)을 통하여 혼합 가스를 사용해 질화막(206)을 증착시킨 후, 그 상부에 절연막(208)을 형성한다.
이후, 상기 절연막(208)의 상부에 포토 레지스트를 도포/경화시켜 포토 레지스트막을 형성하고, 상기 포토 레지스트막을 노광, 현상하여 포토 레지스트 패턴(220)을 형성한다.
그리고, 상기 포토 레지스트 패턴(220)을 마스크로 하여 트랜치가 형성될 영역, 필드 영역의 절연막(208)을 제거하여 하부의 질화막(206)이 외부로 노출될 수 있도록 식각 공정을 시행한다.
이러한 식각 공정은 반응성 이온 에칭(Reactive Ion Etching, RIE)과 같은 건식 식각 공정에 의해 주로 이루어지며, 이에 의하여 이방성(anisotropic) 식각 특성에 기인하여 실제 식각 완료 후 트랜치 프로파일이 수직(vertical) 형태를 갖 는다.
건식 식각 공정은 플라즈마 반응기에서 주로 시행되며, 식각이 요구되는 막질에 따라 식각 가스와 식각 조건등이 다양하게 변경될 수 있다.
플라즈마 반응기 내로 유입된 가스는 RF 전자기장에 의하여 플라즈마 활성종으로 여기되어, 이온과 전자로 분리되는데 이런 상태를 플라즈마(plasma)가 웨이퍼의 표면 위로 입사되어 특정 막질을 필요로 하는 형상으로 식각한다.
이때, 플라즈마 형성을 위해 사용되는 가스는 식각 가스(Cl2,CF4)와, 패턴의 측벽 보호를 위해 폴리머 가스(CHF3, BCl3)로 나누어진다.
이러한 식각 공정이 완료된 후에는 반응 부산물인 폴리머가 남게 되는데, 이들을 펌핑 작업으로 외부로 배기시키지 않고 상기 절연막(208)의 측벽에 증착시킨다.
이에 따라, 도 2c와 같이, 상기 절연막(208) 패턴의 측벽에 폴리머에 의한 스페이서(220)가 형성된다.
상기 폴리머 스페이서(220)는 상기 절연막(208)의 건식 식각 공정 동안 형성된 폴리머를 증착시킨 것으로서, 상기 절연막(208)과 하나의 식각 공정을 통해 제거될 수 있다.
또한, 종래와 같이, 질화막과 절연막을 덮도록 산화막을 형성한 후, 산화막을 식각하는 에치백 공정에 의하여 형성되는 것이 아니기 때문에 스페이서 형성을 위한 산화막 증착 및 식각 공정을 단순화시킬 수 있으며, 에치백 식각 공정 중 상 기 절연막이 식각 가스에 의하여 식각됨에 따라 그 높이가 낮아지는 현상을 방지할 수 있다.
즉, 스페이서 형성시 절연막(208)이 전혀 손상되지 않기 때문에 트랜치 형성을 위한 식각 공정에서 마스크로 사용되는 절연막이 트랜치 식각 종료시점까지 남아 있을 수 있게 되어 좁은 폭과 깊은 깊이를 가진 트랜치를 형성할 수 있게 된다.
그 다음에, 도 2d와 같이, 상기 스페이서(220)와 절연막(208)을 식각 장벽으로 한 식각 공정을 수행하여 질화막(206)을 식각한다.
상기 스페이서(220)의 증착 폭에 따라, 상기 질화막(206)의 폭(d)이 넓어질 수 있으며, 상기 질화막(206)이 폭이 넓어지면 좁은 폭과 깊은 깊이를 가진 트랜치를 형성할 수 있게 된다.
그리고, 도 2e와 같이, 질화막과 절연막 패턴을 식각 마스크로 하여 필드 영역의 기판(202)을 3000Å 정도의 깊이로 식각하면 트랜치(224)가 형성된다.
건식 식각 공정에서 사용하는 식각 가스는 Cl2, HBr이 주로 사용되며, 이들은 기판(202)보다 절연막(208)에 대해 높은 식각 선택비를 보이기 때문에 3000Å 깊이로 상기 기판을 식각하는 공정중에도 먼저 식각될 위험이 있으나, 본 발명에 따른 구조에서는 절연막(208)이 스페이서(220) 형성시 손상되지 않았기 때문에 기판의 식각 공정 동안 충분히 마스크로서 사용될 수 있다.
그리고, 도 2f와 같이, 트랜치와 반도체 기판(202)의 표면 상에 절연막(226) 예를 들어, 열산화막 공정에 의해 200∼400Å의 두께의 열산화막을 형성한다.
이는 트랜치(224) 형성 후 플라즈마에 의해 손상된 트랜치(404) 내의 반도체 기판(202) 표면을 치유시키기 위한 것이다.
이후, 상기 질화막(206)과, 절연막(208) 및 스페이서(220)를 제거한 후, 도 2g와 같이, 상기 트랜치의 내부를 고밀도 플라즈마 산화막(228) 등으로 매립하여 채우면, 반도체 기판(202)의 액티브 영역이 한정된다.
이때, 상기 반도체 기판(202)의 두께는 대략 3000Å 이상이며, 상기 트랜치 내부에 매립되는 절연막(228)은 산화막 대신에 PSG막, BPSG막 또는 TEOS막 등을 사용할 수도 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명은 다음과 같은 효과가 있다.
본 발명에 따른 반도체 소자의 트랜치 아이솔레이션 방법은 절연막의 측벽에 절연막 식각 공정에서 발생된 잔류 부유물인 폴리머를 증착시켜 스페이서를 형성하기 때문에 트랜치 아이솔레이션 공정에서 질화막과 절연막을 덮도록 산화막을 형성한 후, 산화막을 식각하는 에치백 공정을 제외할 수 있으므로 공정이 단순해져서, 반도체 소자의 생산 수율이 향상된다.
또한, 에치백 식각 공정 중 상기 절연막이 식각 가스에 의하여 식각됨에 따 라 그 높이가 낮아지는 현상을 방지할 수 있기 때문에 좁은 폭과 깊은 깊이를 갖는 트랜치를 형성함으로써 반도체 소자의 고집적도 요구를 달성할 수 있다.
Claims (5)
- 반도체 기판의 액티브 영역 위에 산화막과 질화막 및 절연막을 형성하는 단계;상기 절연막의 상부에 포토 레지스트 패턴을 형성하는 단계;건식 식각 공정을 통하여 상기 포토 레지스트 패턴을 마스크로 하여 절연막을 식각 가스인 Cl2,CF4와 폴리머 가스인 CHF3, BCL3를 사용한 반응성 이온에칭 공정으로 식각하는 단계;상기 절연막의 식각 공정 중에 발생된 반응 부산물인 폴리머를 상기 절연막 패턴 측벽에 증착시켜 스페이서를 형성하는 단계;상기 포토레지스트 패턴을 제거한 후, 상기 스페이서를 마스크로 하여 상기 질화막을 식각하는 단계;건식 식각 공정을 통하여 상기 질화막을 식각 마스크로 하여 기판의 필드 영역에 트랜치를 형성하는 단계;상기 스페이서와 절연막 및 질화막을 제거하는 단계;상기 트랜치에 산화공정을 실시하여 절연막을 형성하는 단계;상기 트랜치를 절연물질로 매립하는 단계를 포함하며,상기 절연막 패턴의 형성과 스페이서의 형성은 동일한 공정장비에서 이루어지는 것을 특징으로 하는 폴리머를 이용한 반도체 소자의 트랜치 아이솔레이션 방법.
- 제 1항에 있어서,상기 스페이서의 두께는 상기 질화막의 폭을 확장시킬 수 있도록 제어되는 것을 특징으로 하는 폴리머를 이용한 반도체 소자의 트랜치 아이솔레이션 방법.
- 삭제
- 삭제
- 제 1 항에 있어서,상기 트랜치의 깊이는 3000Å 인 것을 특징으로 하는 폴리머를 이용한 반도체 소자의 트랜치 아이솔레이션 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050132359A KR100701404B1 (ko) | 2005-12-28 | 2005-12-28 | 폴리머를 이용한 반도체 소자의 트랜치 아이솔레이션 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050132359A KR100701404B1 (ko) | 2005-12-28 | 2005-12-28 | 폴리머를 이용한 반도체 소자의 트랜치 아이솔레이션 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100701404B1 true KR100701404B1 (ko) | 2007-03-28 |
Family
ID=41565188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050132359A KR100701404B1 (ko) | 2005-12-28 | 2005-12-28 | 폴리머를 이용한 반도체 소자의 트랜치 아이솔레이션 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100701404B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000003571A (ko) * | 1998-06-29 | 2000-01-15 | 김영환 | 반도체소자의 소자분리절연막 형성방법 |
| KR20020013708A (ko) * | 2000-08-12 | 2002-02-21 | 김승준 | 반도체 소자 분리 공정을 위한 얕은 트렌치 형성 |
-
2005
- 2005-12-28 KR KR1020050132359A patent/KR100701404B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000003571A (ko) * | 1998-06-29 | 2000-01-15 | 김영환 | 반도체소자의 소자분리절연막 형성방법 |
| KR20020013708A (ko) * | 2000-08-12 | 2002-02-21 | 김승준 | 반도체 소자 분리 공정을 위한 얕은 트렌치 형성 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100799121B1 (ko) | 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| US7176104B1 (en) | Method for forming shallow trench isolation structure with deep oxide region | |
| KR100518587B1 (ko) | 얕은 트렌치 소자 분리 구조의 제조 방법 및 얕은 트렌치소자 분리 구조를 포함하는 미세 전자 소자 | |
| US6444540B2 (en) | Semiconductor apparatus and method for fabricating the same | |
| KR100772554B1 (ko) | 비휘발성 메모리 소자의 소자 분리막 형성방법 | |
| KR20070052023A (ko) | 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| KR101348280B1 (ko) | 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법 | |
| KR20080095621A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100672155B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100701404B1 (ko) | 폴리머를 이용한 반도체 소자의 트랜치 아이솔레이션 방법 | |
| KR100842508B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
| KR100772562B1 (ko) | 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| KR100811441B1 (ko) | 플래시 메모리 소자 및 그것의 제조 방법 | |
| KR100831671B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100861290B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100912988B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100486875B1 (ko) | 반도체 소자의 소자 분리막 및 그 형성 방법 | |
| KR101161661B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100942077B1 (ko) | 반도체 소자의 제조방법 | |
| KR100474863B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100564204B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| US20110159692A1 (en) | Method for fabricating semiconductor device | |
| TW461027B (en) | Nitride-free manufacturing method of shallow trench isolation | |
| KR100512007B1 (ko) | 셀로우 트렌치 소자분리 방법 | |
| KR100687401B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100223 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |