KR100512007B1 - 셀로우 트렌치 소자분리 방법 - Google Patents

셀로우 트렌치 소자분리 방법 Download PDF

Info

Publication number
KR100512007B1
KR100512007B1 KR10-2003-0098486A KR20030098486A KR100512007B1 KR 100512007 B1 KR100512007 B1 KR 100512007B1 KR 20030098486 A KR20030098486 A KR 20030098486A KR 100512007 B1 KR100512007 B1 KR 100512007B1
Authority
KR
South Korea
Prior art keywords
trench
film
polishing
polishing stopper
pattern
Prior art date
Application number
KR10-2003-0098486A
Other languages
English (en)
Other versions
KR20050067501A (ko
Inventor
정은국
김준
김진홍
방석철
장우순
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0098486A priority Critical patent/KR100512007B1/ko
Publication of KR20050067501A publication Critical patent/KR20050067501A/ko
Application granted granted Critical
Publication of KR100512007B1 publication Critical patent/KR100512007B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

반도체 기판 상에 연마 저지막, 반사 방지막, 포토레지스트막을 순차적으로 적층한 후, 사진 식각 공정을 진행하여 액티브 영역과 필드 영역을 정의한다. 상기 필드 영역에 건식 식각 공정을 수행하여 연마 저지막을 오픈하고 반도체 기판에 트렌치를 형성한다. 이 경우, 연마 저지막의 오픈 영역 및 트렌치가 양의 기울기를 갖도록 형성한다. 이어서 반도체 기판의 트렌치의 내부에 산화막 라이너를 형성한 후, 상기 결과물에 전체적으로 질화막 라이너를 증착한다. 다음으로 트렌치를 매립하도록 산화막을 증착하고, 연마 저지막이 노출될 때까지 상기 산화막을 화학적 기계 연마한다. 이후, 전면 건식 식각 방법으로 연마 저지막을 식각하여 반도체 기판의 표면으로부터 양의 기울기로 돌출된 질화막 라이너의 하부에 연마 저지막의 일부를 잔류시킨다. 반도체 기판의 상부와 질화막 라이너의 하부 사이에 연마 저지막의 일부를 잔류시킴으로써 후속 세정 공정에서 질화막 라이너가 과도 식각되어 액티브 영역과 필드 영역의 표면 경계에서 발생하는 라이너 덴트를 감소시킬 수 있다.

Description

셀로우 트렌치 소자분리 방법{METHOD FOR FORMING A SHALLOW TRENCH ISOLATION}
본 발명은 소자분리 방법에 관한 것으로, 보다 상세하게는 게이트와 액티브 영역을 동시에 형성하기 위한 셀로우 트렌치 소자 분리(shallow trench isolation) 방법에 관한 것이다.
일반적으로 소자 분리 구조는 로코스(LOCal Oxidation of Silicon; LOCOS)와 같은 열적 필드 산화 공정을 사용하여 형성된다. LOCOS 소자 분리에 따르면, 먼저 실리콘 기판 상에 산화막 및 질화막을 순차적으로 형성한다. 이후, 질화막을 선택적으로 식각하여 질화막 패턴을 형성하고, 질화막 패턴을 마스크로 사용하여 실리콘 기판 상에 선택적으로 필드 산화막을 형성한다.
LOCOS 소자 분리에 의하면, 상기 필드 산화막 형성 시 마스크로 이용되는 질화막 하부에서 산소가 침투하면서 필드 산화막의 끝부분에 버즈 비크(bird's beak)가 발생하게 된다. 이러한 버즈 비크에 의해 필드 산화막이 버즈 비크의 길이만큼 액티브 영역으로 확장되기 때문에, 액티브 영역의 폭이 감소되어 소자의 전기적 특성이 열화되는 문제가 발생하게 된다.
이에 따라, 초고집적 반도체 장치에서는 셀로우 트렌치 소자 분리(STI) 구조가 각광받고 있다. 셀로우 트렌치 소자분리 공정에 의하면, 실리콘 기판을 식각하여 트렌치를 형성한 후, 트렌치를 채우도록 산화막을 증착한다. 다음에, 산화막을 에치백(etch back) 또는 화학 기계적 연마(chemical mechanical polishing; CMP) 방법으로 식각하여 트렌치의 내부에 필드 산화막을 형성한다.
도 1a 내지 도 1c는 종래의 셀로우 트렌치 소자분리 방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 실리콘 기판(10) 상에 패드 산화막을 형성한 후, 상기 패드 산화막 상에 질화막 및 고온 산화막(high temperature oxide layer)을 차례로 증착한다. 상기 패드 산화막은 후속하는 화학 기계적 연마 공정 시 연마 저지막(stopping layer)으로 제공되며, 상기 고온 산화막은 하드 마스크 층으로 제공된다.
이어서, 상기 고온 산화막 상에 실리콘 산질화물(SiON)을 증착하여 반사 방지막(anti-reflective layer)(도시하지 않음)을 형성한 후, 액티브 패턴을 정의하기 위한 사진식각 공정을 진행하여 고온 산화막 패턴(16)을 형성한다.
상기 고온 산화막 패턴(16)을 식각 마스크로 이용하여 상기 질화막 및 패드 산화막을 식각하여 질화막 패턴(14) 및 패드 산화막 패턴(12)을 형성한 후, 계속해서 상기 질화막 패턴(14)에 인접한 기판(10)의 상부를 식각하여 트렌치(18)를 형성한다.
이어서, 트렌치 식각 공정 동안에 고에너지의 이온 충격으로 야기된 실리콘 손상(damage)을 큐어링하기 위하여 트렌치(18)의 노출된 부분을 산화 분위기에서 열처리한다. 그러면, 노출된 실리콘과 산화제와의 산화 반응에 의해, 트렌치(18)의 바닥면과 측벽을 포함하는 내면 상에 트렌치 내벽 산화막(20)이 형성된다. 그 후, 누설 전류의 발생을 억제하고 게이트 산화막의 특성을 향상시키기 위하여 상기 결과물 상에 질화막 라이너(22)를 증착한다.
도 1b를 참조하면, 상기 트렌치(18)가 매립되도록 필드 산화막(24)을 증착한 후, 상기 질화막 패턴(14)의 상부 표면이 노출될 때까지 상기 필드 산화막(24) 및 상기 고온 산화막 패턴(16)을 화학 기계적 연마(CMP) 방법으로 제거한다. 그 결과, 트렌치(18)의 내부에만 필드 산화막(24)이 잔류한다.
도 1c를 참조하면, 인산 스트립 공정으로 상기 질화막 패턴(14)을 제거한다. 통상적으로 CMP 공정은 하지막을 구성하는 패턴의 크기, 밀도 및 단차에 따라 그 연마 특성이 민감하게 달라진다. 따라서 CMP 공정이 완료된 후 웨이퍼 상에 잔류하는 질화막 패턴(14)의 두께 차이 및 필드 산화막(24)의 두께 차이가 발생하게 된다.
전술한 두께 차이로 인한 문제 유발을 방지하기 위하여 인산 스트립 공정 시, 상기 질화막 패턴(14)이 완전히 제거되도록 과도 식각(over etch)을 진행한다. 하지만, 과도 식각 시 트렌치(18)의 측벽에 형성되어 있는 질화막 라이너(22)도 인산에 의해 식각되어 인산 스트립 공정이 완료된 후 액티브 영역과 필드 영역의 표면 경계에서 라이너 덴트(dent)(11)가 발생한다.
라이너 덴트(11)는 후속하는 세정 공정에 의해 더욱 확장되어 필드 산화막(24)에 그루브(groove)를 형성하게 되고, 이러한 그루브는 누설 전류의 원인으로 작용하게 된다.
본 발명은 전술한 종래 기술의 문제점을 해결하고자 안출된 것으로서, 본 발명의 목적은 액티브 영역과 필드 영역의 표면 경계에서 라이너 덴트의 발생을 최소화할 수 있는 셀로우 트렌치 소자분리 방법을 제공하는데 있다.
상술한 본 발명의 목적을 달성하기 위하여, 반도체 기판 상에 패드 산화막, 연마 저지막, 반사 방지막 및 포토레지스트 막을 순차적으로 증착한 후, 사진 식각 공정을 진행하여 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 마스크로 반사 방지막 패턴 및 연마 저지막 패턴을 형성한 후, 포토레지스트 패턴을 제거한다. 이어서, 반사 방지막 및 연마 저지막 패턴을 마스크로 패드 산화막 및 반도체 기판을 건식 식각하여 트렌치를 형성한다. 이 경우, 반사 방지막은 거의 다 제거되며, 트렌치는 연마 저지막 패턴으로부터 반도체 기판 내부로 양의 기울기를 갖는다. 다음으로 산화 분위기에서 열처리 공정을 수행하여 반도체 기판의 트렌치 내부에 산화막 라이너를 형성한 후, 상기 결과물에 전체적으로 질화막 라이너를 증착한다. 이후, 트렌치를 매립하도록 산화막을 증착한 후, 연마 저지막이 노출되도록 상기 산화막을 화학적 기계 연마한다. 이 결과, 연마 저지막 이하의 트렌치에만 산화막 및 질화막 라이너가 잔류한다. 계속하여, 전면 건식 식각 방법으로 연마 저지막을 식각함으로써 반도체 기판의 표면으로부터 양의 기울기로 돌출된 질화막 라이너의 하부에 연마 저지막의 일부를 잔류시킨다. 상기 연마 저지막의 일부는 이후 습식 식각 공정으로 거의 다 제거된다.
본 발명에 의하면, 반도체 기판의 표면으로부터 양의 기울기로 돌출된 질화막 라이너 하부에 연마 저지막의 일부를 잔류시킴으로써 후속 세정 공정에서 질화막 라이너가 과도 식각되어 액티브 영역과 필드 영역의 표면 경계에서 발생하는 라이너 덴트를 감소시킬 수 있다. 따라서 라이너 덴트로 인하여 필드 산화막에 그루브(groove)가 형성되고, 상기 그루브로 인한 전류 누설을 방치할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 셀로우트렌치 소자분리 방법을 상세히 설명하고자 한다.
도 2a 내지 도 2g는 본 발명의 바람직한 일 실시예에 따른 셀로우 트렌치 소자분리 방법을 설명하기 위한 단면도들이고, 도 2h는 도 2g의 A 부분을 확대한 확대 단면도이다.
도 2a를 참조하면, 반도체 기판(100)으로부터 패드 산화막(105), 연마 저지막(110), 반사 방지막(120), 그리고 포토레지스트 막을 순차적으로 증착한다. 이후, 사진 공정을 진행하여 포토레지스트 패턴(131)을 형성한다.
패드 산화막(105)은 반도체 기판(100)을 보호하는 역할을 하며, 열산화 공정으로 형성된다. 패드 산화막(105)의 두께는 약 100 ~ 200Å인 것이 바람직하다.
연마 저지막(110) 및 반사 방지막(120)은 저압 화학 기상 증착(low pressure chemical vapor deposition; LPCVD) 방법으로 형성된다.
반사 방지막(120)은 사진 식각 공정 시 빛의 난반사를 방지하는 역할을 하며, 연마 저지막(110)은 후속하는 화학적 기계 연마(CMP) 공정 시 연마 중지 시점을 알려주는 역할을 한다.
연마 저지막(110)의 두께 및 종류는 공정 환경에 따라서 당업자가 선택할 수 있다. 바람직하게는 후속하는 열처리 공정 시, 연마 저지막(110)에 산화막이 형성되는 것을 방지하기 위하여 연마 저지막(110)은 실리콘 질화막(SiN) 또는 실리콘 산 질화막(SiON)으로 형성하고, 그 두께는 약 100 ~ 1500 Å의 범위에서 선택한다.
포토레지스트 패턴(131)은 반도체 기판(100)을 액티브 영역과 필드 영역으로 기본적으로 구획하는 역할을 하며, 포토레지스트 패턴(131) 및 반사 방지막(120)은 이후 트렌치를 형성하기 전에 제거된다.
도 2b를 참조하면, 포토레지스트 패턴(131)을 마스크로하여 반사 방지막(120) 및 연마 저지막(110)을 건식 식각하여 반사 방지막 패턴(121) 및 연마 저지막 패턴(111)을 형성한다.
연마 저지막 패턴(111)은 이후 공정에서 하드 마스크 패턴으로 역할하며 반사 방지막 패턴(121)은 트렌치 형성 시 제거된다.
도 2c를 참조하면, 포토레지스프 패턴을 제거한 후, 반사 방지막 패턴(121) 및 연마 저지막 패턴(111)을 마스크로 하여 패드 산화막(105)이 형성된 반도체 기판(100)을 건식 식각한다. 상기 건식 식각으로 필드 영역의 패드 산화막(105)이 오픈 되고 반도체 기판(100)에는 트렌치(101)가 형성된다. 이 경우, 반도체 기판(100)에 형성되는 트렌치(101)는 건식 식각 공정의 특성 상 양의 기울기를 갖는다.
패드 산화막(105)을 오픈하고 트렌치(101)를 형성하기 위한 건식 식각 가스로는 브롬 수소(HBr), 삼불화 질소(NF3) 또는 6불화 유황(SF6) 중 적어도 하나를 포함하는 가스를 이용한다.
상기 건식 식각 가스를 이용하여 트렌치(101)를 형성 시, 반사 방지막 패턴(121)과 연마 저지막 패턴(111)의 내측벽은 식각 가스에 노출되어 소정의 비율로 식각된다. 본 실시예에서는 트렌치 형성 시 식각 가스의 양 및 주입 속도를 조절하여 반사 방지막 패턴(121)을 제거하고, 연마 저지막 패턴(111)의 내측벽 및 패드 산화막(105)의 내측벽을 트렌치(101)의 내측벽의 기울기와 거의 동일하게 형성한다. 따라서 트렌치(101)는 연마 저지막(110)으로부터 반도체 기판(100) 내부로 양의 기울기를 갖는다.
이하, 연마 저지막 패턴(111)의 내측벽 및 패드 산화막(105)의 내측벽을 통틀어 연마 저지막 내측벽(113)이라고 하고, 트렌치(101)의 내측벽을 트렌치 내측벽(103)이라고 한다.
트렌치 내측벽(103)과 연마 저지막 내측벽(113)은 트렌치(101)의 기울기에 따라 다른 기울기를 갖도록 형성한다. 형성하려는 트렌치(101)의 깊이(d1)가 약 300Å 이하일 경우, 트렌치 내측벽(103)의 기울기(α) 및 연마 저지막 내측벽(113)의 기울기(β)는 약 80 ~ 88도 정도로 형성한다. 형성하려는 트렌치(101)의 깊이(d1)가 약 300Å 이상일 경우, 트렌치 내측벽(103)의 기울기(α) 및 연마 저지막 내측벽(113)의 기울기(β)는 약 75 ~ 88도의 정도로 형성한다.
트렌치(101)는 연마 저지막 패턴(111)으로부터 반도체 기판(100) 내부로 형성되기 때문에 트렌치 내측벽(103)의 기울기(α) 및 연마 저지막 내측벽(113)의 기울기(β)는 동일하다. 또한, 트렌치 내측벽(103)의 기울기(α) 및 연마 저지막 내측벽(113)의 기울기(β)는 식각 가스의 양 및 주입 속도에 따라 조절 가능하다.
도 2d를 참조하면, 전술한 트렌치 식각 공정 동안에 고 에너지의 이온 충격으로 야기된 실리콘 손상을 큐어링(curing)하기 위하여 산화 분위기에서 열처리 공정을 진행하여 반도체 기판(100)의 트렌치(101) 내면에 산화막 라이너(140)를 형성한다. 산화막 라이너(140)는 다른 말로 트렌치 내벽 산화막이라고도 한다.
반도체 기판(100)을 산화 분위기에서 열처리 할 경우, 반도체 기판(100)의 노출된 부위에는 실리콘과 산화제와의 산화 반응으로 인하여 산화막이 형성된다. 본 실시예에서는, 트렌치(101)의 바닥 면과 내측벽(103)벽을 포함하는 내면 상에 약 20 ~ 300Å의 두께로 산화막 라이너(140)를 형성한다.
산화막 라이너(140)는 패드 산화막(105)이 증착된 반도체 기판(100)의 트렌치(101) 내면에는 형성되지만 연마 저지막 내측벽(113)에는 형성되지 않는다. 이는 연마 저지막(110)에 실리콘 소스가 없기 때문이다.
이어서, 후속 공정에서 증착되어지는 막들, 예컨대 필드 산화막이나 캡핑 산화막으로부터 탄소(C)나 수소(H)와 같은 불순물들이 액티브 영역으로 확산되어 누설 전류를 발생시키거나 필드 산화막의 특성을 열화시키는 것을 방지하기 위하여 연마 저지막(110)을 포함한 반도체 기판(100) 상에 전체적으로 질화막 라이너(150)를 형성한다.
질화막 라이너(150)는 저압 화학 기상 증착(LPCVD) 방법에 의해 약 30 ~ 200 Å의 두께로 증착하는 것이 바람직하며, 질화막 라이너(150)는 트렌치(101) 내부뿐만 아니라 연마 저지막 패턴(111)의 상면 및 내측벽에도 증착된다.
보다 발전적으로는, 후속하는 필드 산화막의 증착 시 질화막 라이너(150)가 손상되는 것을 방지하기 위하여 질화막 라이너(150) 상에 산화막(도시하지 않음)을 약 700 ~ 750℃의 온도에서 약 100Å의 두께로 더 증착할 수도 있다.
도 2e를 참조하면, 상기 트렌치(101)를 매립하도록 USG, O3-TEOS USG 또는 고밀도 플라스마(HDP) 산화막과 같은 갭 매립 특성이 우수한 산화막(160)을 화학 기상 증착 방법에 의해 상기 결과물 상에 형성한다. 이 경우, SiH4, O2 및 Ar 가스를 플라스마 소오스로 이용하여 고밀도 플라스마를 발생시킴으로써 트렌치(101)에 고밀도 플라스마 산화막을 형성할 수도 있다. 또한, 보다 발전적으로는, 필드 산화막(160) 상에 Si(OC2H5)4를 소오스로 하는 플라스마 방식에 의해 PE-TEOS로 이루어진 캡핑 산화막(도시하지 않음)을 증착할 수 있다. 나아가, 필요에 따라 산화막(160)을 치밀화(densification)하여 후속하는 세정 공정에 대한 습식 식각율을 낮추기 위하여 약 800 ~ 1050 ℃의 고온 및 불활성 가스 분위기 하에서 어닐링을 실시할 수 있다.
도 2f를 참조하면, 연마 저지막 패턴(111)의 표면이 노출될 때까지 산화막(160) 및 질화막 라이너(150)를 화학적 기계 연마(CMP) 방법으로 선택적으로 제거하여, 필드 산화막(161)을 형성한다.
화학적 기계 연마 시, 연마 저지막 패턴(111)은 연마 저지막 내측벽(113)의 기울기(β) 및 트렌치의 내측벽(103)의 기울기(α)에 따라 다른 두께만큼 잔존하도록 연마 제거한다. 일예로, 트렌치 내측벽(103)의 기울기(α)가 약 85도 이상일 경우, 연마 저지막 패턴(111)의 두께(d2)가 약 300Å 이상이 되도록 연마 저지막 패턴(111)을 연마한다. 만약 트렌치 내측벽(103)의 기울기(α)가 약 85도 이하일 경우, 연마 저지막 패턴(111)의 두께(d2)가 약 100 ~ 1500Å이 되도록 연마 저지막 패턴(111)을 연마하는 것이 바람직하다.
도 2g 및 2h를 참조하면, 건식 식각 방법으로 연마 저지막 패턴(111)을 선택적으로 제거하여 반도체 기판(100)의 표면을 노출시킨다. 필드 산화막(161)은 거의 식각되지 않으며 이하, 다음 설명에서 보다 자세하게 설명한다.
연마 저지막 패턴(111)을 플루오로카본(CxFy) 및 하이플루오로카본(CpH gFr)을 포함하는 식각 가스를 이용하여 전면 건식 식각(dry-etch back)방법으로 식각하면 연마 저지막 패턴(111)은 수직 방향 식각한 것과 유시한 결과를 얻을 수 있다. 상기 건식 식각 공정은 이방성으로 식각되는 특성을 갖기 때문이다. 상기 식각 가스는 연마 저지막 패턴(111)의 식각 비에 필드 산화막(161)의 식각 비가 매우 적기 때문에 필드 산화막(161)은 거의 식각되지 않는다. 따라서, 필드 산화막(161)의 상부가 반도체 기판(100)의 표면으로부터 돌출된 것과 같은 형상을 갖는다.
반도체 기판(100)의 표면으로부터 돌출된 필드 산화막(161) 및 질화막 라이너(150)는 트렌치(101)와 동일한 양의 기울기를 갖는다. 따라서 연마 저지막 패턴(111)을 수직방향으로 식각 시, 필드 산화막(161) 하부의 질화막 라이너(150) 및 연마 저지막 패턴(111)의 일부(이하, 연마 저지막 레지듀라고 한다)(112)는 식각되지 않는다. 이는, 기울어진 필드 산화막(161)의 상부에서 빛을 조사하였을 때, 필드 산화막(161) 하부에는 빛이 조사되지 않는 원리와 동일하다.
연마 저지막 레지듀(112)의 단면적은 직삼각형이며, 연마 저지막 레지듀(112)의 가로 폭(d3)은 반도체 기판(100)으로부터 돌출된 질화막 라이너(150)의 수평거리이고, 연마 저지막 레지듀(112)의 세로 폭(d4)은 연마 저지막(110)의 두께(d2)보다 작거나 같다.
연마 저지막 패턴(111)을 식각하기 위한 가스는 플루오로카본이나 하이플루오로카본 등의 할로겐 원소를 포함하는 것이 바람직하다. 또한, 상기 플루오로카본(CxFy) 및 하이플루오로카본(CpHgFr)에서 아래 첨자인 x, y p, g, r의 범위는 다양하게 조합될 수 있다. 따라서 아래 첨자인 x, y p, g, r의 범위를 한정하는 것은 난이하다. 하지만, 바람직한 실시예로서 x, y p, g, r 을 한정하여 할로겐 원소를 포함하는 식각 가스는 4불화 탄소(CF4), 6불화 에탄(C2F6), 8불화 프로탄(C3F8), 디플루오로메탄(CH2F2), 3불화 메탄(CHF3 ) 등을 포함할 수 있다.
또한, 연마 저지막 패턴(111)을 전면 건식 식각(dry-etch back) 방법으로만 식각할 경우, 식각 효율 및 식각율이 저조할 수 있으므로 건식 식각 및 습식 식각(wet etch)를 혼용하는 것이 바람직하다. 일예로, 연마 저지막 패턴(111)을 일차로 건식 식각 방법을 통하여 소정의 두께만큼 식각하고, 이차로 습식 식각 방법을 통하여 나머지 연마 저지막 패턴(111)을 식각할 수 있다. 이와 반대로 일차로 습식 식각 방법을 통하여 연마 저지막 패턴(111)을 소정의 두께만큼 식각하고, 이차로 전면 건식 식각 방법을 통하여 나머지 연마 저지막(110)을 식각할 수 있다. 또한, 후속 공정에서 연마 저지막 레지듀(112)의 잔존으로 인한 피해, 예컨대 상기 레지듀가 후속 세정 공정시 리프팅되어 파티클로 작용할 가능성 등을 최소화하기 위하여 건식 식각 (dry-etch back) 공정 후, 상기 연마 저지막 레지듀를 일부 또는 전부를 제거하기 위한 습식 식각 공정을 추가로 더 수행할 수 있다.
습식 식각은 필드 산화막(161)의 식각비가 연마 저지막 패턴(111)의 식각비보다 상대적으로 매우 적은 다른 케미컬을 이용한다. 습식 식각에 이용되는 케미컬은 연마 저지막 패턴(111)의 종류에 따라 선택 할 수 있으며, 일반적으로 과산화수(H2O2), 불산(HF) 및 초순수(DI water)의 혼합물을 사용하거나 폴리실리콘 에천트를 이용한다.
습식 식각 방법을 통하여 연마 저지막 패턴(111)을 식각하는 것은 많은 공개 공보에 개시되어 있는 바 본 실시예에서는 더 이상 자세한 설명은 생략한다. 본 발명에서 중요한 것은 연마 저지막 패턴(111)을 수직방향으로 식각하여 질화막 라이너(150)와 반도체 기판(100) 사이에 연마 저지막 레지듀(112)를 잔존시키는 것이다.
연마 저지막 레지듀(112)는 후속하는 여러 세정 공정 중에 트렌치(101) 내벽의 질화막 라이너(150)가 식각되는 것을 방지한다. 따라서 액티브 영역과 필드 영역의 표면 경계에서 라이너 덴트가 거의 발생하지 않는다.
연마 저지막 레지듀(112)는 후속하는 여러 세정 공정에서 외벽으로부터 내부로 조금씩 식각되어 최종적으로 거의 잔존하지 않게 된다. 따라서 연마 저지막 레지듀(112)의 잔존으로 인한 반도체 특성의 저하를 방지할 수 있다.
상술한 바와 같이 본 발명에 의하면, 연마 저지막이 형성된 반도체 기판을 건식 식각하여 양의 기울기를 갖는 트렌치를 형성하고, 트렌치의 노출된 부분을 산화 분위기에서 열처리하여 트렌치 내부에 산화막 라이너를 형성한다. 이후, 전체적으로 질화막을 증착한 후, 트렌치를 매립하도록 필드 산화막을 증착한다. 필드 산화막 평탄화 시, 연마 저지막이 소정의 높이만큼 남도록 화학적 기계 연마하여 반도체 기판의 표면으로부터 양의 기울기를 갖는 필드 산화막을 잔존시킨다. 다음으로 연마 저지막을 수직 방향으로 에칭함으로써 반도체 기판의 액티브 영역과 필드 영역 경계영역 상에 연마 저지막 레지듀를 형성한다. 상기 연마 저지막 레지듀는 세정 공정 중에 질화막 라이너가 과도 식각되는 것을 방지하여 라이너 덴트의 발생을 방지한다. 따라서 라이너 덴트의 공정 마진을 크게 증가시킬 수 있으며 반도체 특성의 저하를 방지할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1a 내지 도 1c는 종래의 셀로우 트렌치 소자분리 방법을 설명하기 위한 단면도들이다.
도 2a 내지 도 2g는 종래의 다른 방법에 의한 셀로우 트렌치 소자분리 방법을 설명하기 위한 단면도들이다.
도 2h는 도 2g의 A 부분을 확대한 확대 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 반도체 기판 101 : 트렌치
103 : 트렌치 내측벽 105 : 패드 산화막
110 : 연마 저지막 111 : 연마 저지막 패턴
112 : 연마 저지막 레지듀 113 : 연마 저지막 내측벽
120 : 반사 방지막 121 : 반사 방지막 패턴
131 : 포토레지스트 패턴 140 : 트렌치 내벽 산화막
150 : 질화막 라이너 160 : 산화막
161 : 필드 산화막 α : 트렌치 내측벽 기울기
β : 연마 저지막 내측벽 기울기 d1 : 트렌치의 깊이
d2 : 연마 저지막의 두께 d3 : 연마 저지막 레지듀의 가로폭
d4 : 연마 저지막 레지듀의 세로폭

Claims (13)

  1. 반도체 기판 상에 연마 저지막을 형성하는 단계;
    상기 연마 저지막을 식각하여 연마 저지막 패턴을 형성하는 단계;
    상기 연마 저지막 패턴으로부터 상기 반도체 기판의 내부로 양의 기울기를 갖는 트렌치를 형성하는 단계;
    상기 반도체 기판의 트렌치 내면 상에 산화막 라이너를 형성하는 단계;
    상기 결과물 상에 질화막 라이너를 형성하는 단계;
    상기 질화막 라이너 상에 산화막을 형성하여 상기 트렌치를 매립하는 단계;
    상기 산화막 및 상기 질화막 라이너를 선택적으로 제거하여 상기 연마 저지막 패턴을 노출시키는 단계; 및
    상기 연마 저지막 패턴을 선택적으로 제거하여 상기 반도체 기판의 표면으로부터 양의 기울기로 돌출된 질화막 라이너 하부에 상기 연마 저지막의 일부를 잔존시키는 단계를 구비하는 것을 특징으로 하는 셀로우 트렌치 소자분리 방법.
  2. 제 1 항에 있어서, 상기 트렌치를 형성하는 단계는,
    브롬 수소, 삼불화 질소 및 6불화 유황으로 이루어진 그룹 중에서 선택된 적어도 하나를 포함하는 가스를 이용하여 상기 연마 저지막 패턴의 내측면이 양의 기울기를 갖도록 식각하면서 상기 반도체 기판의 표면을 식각하는 것하는 것을 특징으로 하는 셀로우 트렌치 소자분리 방법.
  3. 제 2 항에 있어서, 상기 연마 저지막 패턴의 내측면의 기울기와 상기 트렌치의 기울기를 실질적으로 동일하게 형성하는 것을 특징으로 하는 셀로우 트렌치 소자분리 방법.
  4. 제 1 항에 있어서, 상기 트렌치를 약 3000 Å 이하의 깊이로 형성할 경우 상기 트렌치가 약 80 내지 88 도의 기울기를 갖도록 형성하고, 상기 트렌치를 약 3000 Å 이상의 깊이로 형성할 경우 상기 트렌치가 약 75 내지 88 도의 기울기를 갖도록 형성하는 것을 특징으로 하는 셀로우 트렌치 소자분리 방법.
  5. 제 1 항에 있어서, 상기 트렌치의 기울기를 약 85 도 이하로 형성할 경우 상기 연마 저지막을 약 100 내지 1500 Å의 두께로 형성하고, 상기 트렌치의 기울기를 약 85 도 이상으로 형성할 경우 상기 연마 저지막을 약 300 Å 이상의 두께로 형성하는 것을 특징으로 하는 셀로우 트렌치 소자분리 방법.
  6. 제 1 항에 있어서, 상기 연마 저지막의 일부를 잔존시키는 단계는
    플루오로카본(CxFy) 및 하이플루오로카본(CpHgFr)으로 이루어진 그룹 중 선택된 적어도 하나를 포함하는 가스를 이용하여 상기 연마 저지막 패턴을 건식 식각하는 것을 특징으로 셀로우 트렌치 소자분리 방법.
  7. 제 6 항에 있어서, 상기 건식 식각 후 잔존된 연마 저지막의 일부 또는 전부를 제거하기 위하여 상기 연마 저지막을 습식 식각하는 단계를 더 포함하는 것을 특징으로 하는 셀로우 트렌치 소자분리 방법.
  8. 제 1 항에 있어서, 상기 연마 저지막의 일부를 잔존시키는 단계는,
    상기 연마 저지막 패턴을 습식 식각 방법으로 소정 깊이만큼 식각하는 단계; 및
    상기 연마 저지막 패턴의 나머지를 건식 식각 방법으로 선택적으로 식각하는 단계를 수행하여 이루어지는 것을 특징으로 하는 셀로우 트렌치 소자분리 방법.
  9. 제 8 항에 있어서, 상기 건식 식각후 잔존된 연마 저지막의 일부 또는 전부를 제거하기 위하여 상기 연마 저지막을 습식 식각하는 단계를 더 포함하는 것을 특징으로 하는 셀로우 트렌치 소자분리 방법.
  10. 제 1 항에 있어서, 상기 연마 저지막을 질화물로 형성하는 것을 특징으로 하는 셀로우 트렌치 소자분리 방법.
  11. 제 1 항에 있어서, 상기 산화막 및 상기 질화막 라이너를 선택적으로 제거하는 단계는 상기 연마 저지막 패턴의 표면이 노출될 때까지 상기 산화막 및 상기 질화막 라이너를 화학 기계적 연마하여 수행하는 것을 특징으로 하는 셀로우 트렌치 소자분리 방법.
  12. 제 1 항에 있어서, 상기 연마 저지막을 형성하는 단계 이전에 상기 반도체 기판 상에 패드 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 셀로우 트렌치 소자분리 방법.
  13. 제 1 항에 있어서, 상기 연마 저지막 패턴을 형성하는 단계는,
    상기 연마 저지막 상에 반사 방지막을 형성하는 단계;
    상기 반사 방지막 상에 포토레지스트 패턴을 형성하는 단계; 및
    상기 포토레지스트 패턴을 마스크로 하여 상기 반사 방지막 및 상기 연마 저지막을 식각하는 단계를 수행하여 이루어지는 것을 특징으로 하는 셀로우 트렌치 소자분리 방법.
KR10-2003-0098486A 2003-12-29 2003-12-29 셀로우 트렌치 소자분리 방법 KR100512007B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0098486A KR100512007B1 (ko) 2003-12-29 2003-12-29 셀로우 트렌치 소자분리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0098486A KR100512007B1 (ko) 2003-12-29 2003-12-29 셀로우 트렌치 소자분리 방법

Publications (2)

Publication Number Publication Date
KR20050067501A KR20050067501A (ko) 2005-07-05
KR100512007B1 true KR100512007B1 (ko) 2005-09-05

Family

ID=37258156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0098486A KR100512007B1 (ko) 2003-12-29 2003-12-29 셀로우 트렌치 소자분리 방법

Country Status (1)

Country Link
KR (1) KR100512007B1 (ko)

Also Published As

Publication number Publication date
KR20050067501A (ko) 2005-07-05

Similar Documents

Publication Publication Date Title
KR100878015B1 (ko) 산화물 제거 방법 및 이를 이용한 트렌치 매립 방법
KR100386946B1 (ko) 트렌치 소자 분리형 반도체 장치의 형성방법
US20070111467A1 (en) Method for forming trench using hard mask with high selectivity and isolation method for semiconductor device using the same
KR100399986B1 (ko) 셸로우트렌치 소자분리방법
KR20090067576A (ko) 트렌치의 매립 방법 및 이를 이용한 소자 분리막 구조물의형성 방법
US7678535B2 (en) Method for fabricating semiconductor device with recess gate
US6649489B1 (en) Poly etching solution to improve silicon trench for low STI profile
US7041573B2 (en) Method for fabricating semiconductor device having trench isolation
US6828248B1 (en) Method of pull back for forming shallow trench isolation
US6583020B2 (en) Method for fabricating a trench isolation for electrically active components
KR100512007B1 (ko) 셀로우 트렌치 소자분리 방법
KR20050063266A (ko) 반도체 장치 제조에서 트렌치 소자 분리 방법
KR100381018B1 (ko) 반도체 소자의 트렌치 소자분리막 형성방법
KR100554834B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR100451494B1 (ko) 반도체소자의소자분리막형성방법
KR20010019185A (ko) 트렌치 격리 제조 방법
KR20050096521A (ko) 반도체 장치의 소자 분리막 형성 방법
KR20000015466A (ko) 트렌치 격리의 제조 방법
KR20010005210A (ko) 얕은 트렌치 소자분리 방법
KR20040050112A (ko) 반도체 소자 제조 방법
KR100701404B1 (ko) 폴리머를 이용한 반도체 소자의 트랜치 아이솔레이션 방법
KR101161661B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20050070281A (ko) 트렌치 형성 방법 및 그를 이용한 반도체 소자의 소자분리방법
KR100623876B1 (ko) 얕은 트렌치 소자분리막 형성 방법
KR20010109544A (ko) 반도체 장치의 소자분리막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee