CN110767629B - 用于测量不同材料的蚀刻选择比的结构及方法 - Google Patents
用于测量不同材料的蚀刻选择比的结构及方法 Download PDFInfo
- Publication number
- CN110767629B CN110767629B CN201911047602.1A CN201911047602A CN110767629B CN 110767629 B CN110767629 B CN 110767629B CN 201911047602 A CN201911047602 A CN 201911047602A CN 110767629 B CN110767629 B CN 110767629B
- Authority
- CN
- China
- Prior art keywords
- material layer
- layer
- region
- etching
- tested
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000463 material Substances 0.000 title claims abstract description 695
- 238000005530 etching Methods 0.000 title claims abstract description 165
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 230000002093 peripheral effect Effects 0.000 claims abstract description 47
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 53
- 238000012360 testing method Methods 0.000 claims description 14
- 239000003795 chemical substances by application Substances 0.000 claims description 8
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 8
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 8
- 150000001875 compounds Chemical class 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000005259 measurement Methods 0.000 description 23
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- 239000004065 semiconductor Substances 0.000 description 16
- 150000004767 nitrides Chemical class 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 6
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 229910006774 Si—W Inorganic materials 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 3
- 238000007792 addition Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Micromachines (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种用于测量不同材料的蚀刻选择比的结构及方法，该结构包括：衬底；待测材料区，设置在衬底上，包括叠置在衬底上的至少第一材料层和至少第二材料层；第三材料层，形成在待测材料区的一部分外周表面上，被配置为在蚀刻待测材料区期间，使得被第三材料层覆盖的待测材料区的一部分外周表面的至少一部分不被蚀刻。
Description
技术领域
本公开内容涉及半导体技术领域，尤其涉及用于测量不同材料的蚀刻选择比的结构及方法。
背景技术
半导体器件一般包括由多层半导体材料构成的叠层结构，例如，SiGe/Si 的叠层结构被广泛用于5nm以下的技术节点中。在制造多层半导体材料的叠层结构时，需要采用选择蚀刻技术。叠层结构的制造工艺主要取决于对材料蚀刻选择性的掌握，而现有技术只能通过对所形成的沟槽形状进行假设来对不同材料的蚀刻选择比进行粗略估计。随着器件逐渐小型化，这将严重影响叠层结构的制造精度，从而损害半导体器件的性能。
发明内容
本公开内容的目的至少部分在于，提供一种用于精确测量不同材料的蚀刻选择比的结构及方法。
根据本公开的第一方面，提供了一种用于测量不同材料的蚀刻选择比的结构，包括：衬底；待测材料区，设置在所述衬底上，包括叠置在所述衬底上的至少第一材料层和至少第二材料层；第三材料层，形成在所述待测材料区的一部分外周表面上，被配置为在蚀刻所述待测材料区期间，使得被所述第三材料层覆盖的所述待测材料区的一部分外周表面的至少一部分不被蚀刻。
根据本公开的第二方面，提供了一种用于测量不同材料的蚀刻选择比的方法，包括：提供用于测量不同材料的蚀刻选择比的结构；对所述结构的待测材料区进行选择性蚀刻；基于被所述结构的第三材料层覆盖的所述待测材料区的一部分外周表面的至少一部分确定形成第一材料层的第一材料与形成第二材料层的第二材料之间的水平蚀刻选择比。
本公开实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
本公开实施例通过在测量结构中设置第三材料层，从而确保在蚀刻待测材料区期间保持参考平面的至少一部分不被蚀刻，以便精确地确定不同材料的蚀刻量，从而提高不同材料蚀刻选择比的计算精度，进而改善半导体器件的性能。
附图说明
为了更清楚地说明本公开内容实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开内容的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1a、图1b和图1c为根据本公开实施例的用于测量不同材料的蚀刻选择比的结构的示意图；
图2至图10为制造图1a和图1b的用于测量不同材料的蚀刻选择比的结构的工艺流程的示意图；
图11a和图11b为根据本公开另一实施例的用于测量不同材料的蚀刻选择比的结构的示意图；
图12至图15为制造图11a和图11b的用于测量不同材料的蚀刻选择比的结构的工艺流程的示意图；
图16为根据本公开又一实施例的用于测量不同材料的蚀刻选择比的方法的流程图；以及
图17a、图17b、图18a和图18b为利用图16的方法的示例测量过程的示意图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/ 层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。在本公开的上下文中，相似或者相同的部件可能会用相同或者相似的标号来表示。
为了更好的理解上述技术方案，下面将结合具体的实施方式对上述技术方案进行详细说明，应当理解本公开内容实施例以及实施例中的具体特征是对本公开技术方案的详细的说明，而不是对本公开技术方案的限定，在不冲突的情况下，本公开实施例以及实施例中的技术特征可以相互组合。
图1a和图1b为根据本公开实施例的用于测量不同材料的蚀刻选择比的结构的示意图。其中，图1a可以用来测量不同材料之间的水平蚀刻选择比，图 1b可以用来测量不同材料之间的水平蚀刻选择比和垂直蚀刻选择比两者，下面结合图1a和图1b详细说明其结构。
根据本公开实施例的用于测量不同材料的蚀刻选择比的结构主要包括衬底111、待测材料区112以及第三侧料层113。
如图1a所示，衬底111位于整体结构的最底部，用于对待测材料区112 进行支撑。根据实施例，衬底111可以由任何适合的材料形成，并且可以具有任何适合的尺寸，只要能够对实施例的用于测量不同材料的蚀刻选择比的结构进行支撑即可。
待测材料区112设置在衬底111上。待测材料区112主要是用于形成待测材料的叠层结构。待测材料例如是第一材料和第二材料，因此待测材料区112 包括叠置在衬底111上的至少第一材料层和至少第二材料层，但不限于此。根据实施例，可以模拟形成实际中半导体器件的叠层结构。
如图1a所示，待测材料区112包括三个叠置的材料层，这是模拟了半导体器件中有源区的一种常见的叠层结构。如图1a所示，待测材料区112包括两个第一材料层，分别是位于上方的第一材料层1121和位于下方的第一材料层1123，以及一个第二材料层1122，第二材料层1122介于第一材料层1121 和第一材料层1123之间。
容易理解的是，可以根据待测材料的种类来调整待测材料区112中第一材料层1121和1123以及第二材料层1122的材料种类，可以根据半导体器件中的待测叠层结构的结构来调整第一材料层1121和1123以及第二材料层1122 的结构。相应的具有不同材料种类和结构的待测材料区112均在本公开的范围内。
如图1a所示，第三材料层113形成在待测材料区112的一部分外周表面上，第三材料层113可以使得在蚀刻待测材料区112期间，被第三材料层113 覆盖的待测材料区112的一部分外周表面的至少一部分不被蚀刻。未被蚀刻的第三材料层113可以用作测量的参考面，由此精确地确定第一材料层1121和 1123以及第二材料层1122的水平蚀刻量。
如图1a所示，用于测量不同材料的蚀刻选择比的结构还包括形成在待测材料区112顶部的硬掩膜114，用于在蚀刻待测材料区112期间，对测量结构进行保护。根据实施例，硬掩膜114可以包括形成在待测材料区112顶部的氧化物层1141和形成在氧化物层1141上的氮化物层1142，但本公开不限于此。在其他的实施例中，硬掩膜114可以形成为其他适合的结构。
根据实施例，第三材料层113可以形成在待测材料区112的外周表面的上部或下部，以使得第一材料层1121和1123以及第二材料层1122从待测材料区112的外周表面显露且使得形成蚀刻结果的第一材料层1121或1123和第二材料层1122被同步蚀刻。
在本公开的实施例中，使得形成蚀刻结果的第一材料层1121或1123和第二材料层1122被同步蚀刻是指在最终形成的蚀刻结果(例如，最终形成的用于测量的凹陷或凹槽)中，所有被蚀刻的第一材料层1121和/或1123和第二材料层1122在开始蚀刻第一材料层1121或1123和第二材料层1122时同步被蚀刻。
根据实施例，第三材料层113围绕位于下方的第一材料层1123，并且形成在第一材料层1123的侧表面的上部。
根据实施例，为了确保第一材料层，确切地说是位于上层的第一材料层 1121和第二材料层1122被同步蚀刻，第三材料层113的顶部表面不超过第二材料层1122与位于下层的第一材料层1123的接触面。
如图1c所示，如果第三材料层113的顶部表面超过第二材料层1122与位于下层的第一材料层1123的接触面，则第二材料层1122的一部分将被第三材料层113遮挡。当蚀刻待测材料区112期间，在利用改性剂形成改性层时，被遮挡的第二材料层1122由于不能形成改性层而无法被蚀刻，如图1c中虚线框所示。之后随着超过第二材料层1122与位于下层的第一材料层1123的接触面的第三材料层113被蚀刻掉，被遮挡的第二材料层1122的部分将显露，并在后续蚀刻过程中被蚀刻。也就是说，有在开始蚀刻时未被蚀刻的第二材料层 1122“后来加入”，这些“后来加入”的第二材料层1122的部分与在开始蚀刻时就被蚀刻的第二材料层1122的部分不同步，这将影响最后测量的蚀刻选择比的准确度。使第三材料层113的顶部表面不超过第二材料层1122与位于下层的第一材料层1123的接触面可以避免这种情况。
根据实施例，形成第三材料层113的第三材料的蚀刻速率小于形成第一材料层1121和1123以及第二材料层1122的第一材料和第二材料的蚀刻速率。根据实施例，第三材料层113的第三材料需要和与第三材料接触的第一材料以及第二材料具有良好的界面，以便于测量。根据实施例，形成第三材料层113 的第三材料可以包括氧化物或碳化物。
同样地，可以对半导体器件中的STI氧化物层进行建模。例如，根据实施例，第三材料层113包括浅槽隔离(shallow trench isolation，STI)氧化物层。但本公开不限于此。
根据实施例，第三材料层113需要具有沿平行于衬底111的上表面方向(水平方向)的水平厚度或沿垂直于衬底111的上表面方向(垂直方向)的垂直厚度。或者，根据实施例，第三材料层113需要同时具有沿平行于衬底111的上表面方向(水平方向)的水平厚度或和垂直于衬底的上表面方向(垂直方向) 的垂直厚度。
根据实施例，水平厚度需要大于蚀刻待测材料区112期间第三材料层113 沿水平方向被蚀刻的厚度。根据实施例，垂直厚度需要大于蚀刻待测材料区112 期间第三材料层113沿垂直方向被蚀刻的厚度。这样才能确保在蚀刻结束后，存在未被破坏的被第三材料层113覆盖的待测材料区112的一部分外周表面的至少一部分，并作为测量的参考面。
第三材料层113的具体尺寸可以根据第三材料层113被蚀刻的情况确定。若第三材料层113在水平方向和垂直方向被同时蚀刻，则需要同时确保第三材料层113在水平方向和垂直方向两个方向上的厚度。若第三材料层113仅在水平方向和垂直方向中的一个方向上被蚀刻，则只需要确保第三材料层113在水平方向和垂直方向中的一个方向上的厚度。
图1b中示出了可以用来测量不同材料之间的水平蚀刻选择比和垂直蚀刻选择比两者的结构。
与图1a中的结构相比，图1b中的结构在硬掩膜114和待测材料区112中还形成有第一沟槽115和第二沟槽116。根据实施例，第一材料层1121的顶部表面从第一沟槽115的底部显露，第二材料层1122的顶部表面从第二沟槽116 的底部显露。
根据实施例所提供的用于测量不同材料的蚀刻选择比的结构能够提供不被蚀刻的测量参考面，从而更加准确地计算不同材料的蚀刻选择比。
图2至图9提供了制造如图1a和图1b所示的用于测量不同材料的蚀刻选择比的结构的工艺流程的示意图，下面结合附图详细说明。
在图2中，首先准备好衬底111，其中，该衬底111可以为各种形式的衬底，包括但不限于SOI衬底，也可以为单一的硅衬底、锗衬底或III-V族化合物半导体衬底等。衬底在测量结构中主要起支撑作用。在以下描述中，为方便说明，以体Si衬底为例进行描述。
接下来，利用外延生长技术在衬底111上依次形成第一材料层1123、第二材料层1122和第一材料层1121。第一材料层1121和1123以及第二材料层1122 可以是掺杂的或未掺杂的材料层，本公开对此不做限定。
当第三材料层113形成在位于下方的第一材料层1123的侧表面的上部时，第一材料层1123沿垂直于衬底111上表面方向(垂直方向)的厚度与第三材料层113的厚度相关联。根据实施例，为了保证被第三材料层113覆盖的待测材料区112的一部分外周表面的至少一部分(即第一材料层1123的侧表面的一部分)不被蚀刻，需要保证所形成的第一材料层1123具有足够的厚度。根据一些实施例，第一材料层1123的厚度可以在100nm-300nm的范围内。根据其他实施例，可以根据后续蚀刻待测材料区112时的垂直蚀刻量调整第一材料层1123的厚度。
在该实施例中，第一材料层1121和1123由第一材料Si形成，第二材料层 1122由第二材料SiGe形成，利用所形成的叠层结构可以测量第二材料SiGe 相对于第一材料Si的蚀刻选择性，例如，计算第二材料SiGe相对应于第一材料Si的蚀刻选择比。
根据一些实施例，第一材料层1121和第二材料层1122的厚度可以根据后续蚀刻工艺灵活选择。在一些实施例中，对于含25％Ge的SiGe材料，第二材料层1122的厚度不能小于25nm，以确保有效的水平蚀刻。在一些实施例中，第二材料层1122的厚度可以根据Ge的百分含量进行确定。Ge的百分含量不同，第二材料层1122的厚度也不同，需要根据其临界厚度进行优化。
接下来，在第一材料层1121的顶部表面上沉积氧化物层1141，并在氧化物层1141上沉积氮化物层1142。氧化物层1141和氮化物层1142构成硬掩膜 114，用于对结构进行保护。
根据一些实施例，氧化物层1141的厚度在2nm-5nm的范围内。根据一些实施例，氧化物层1141优选由热氧化物构成，以用于获得更好的质量，例如形成良好的界面、形成保护以及蚀刻停止层。
根据一些实施例，氮化物层1142的厚度在50nm-100nm的范围内。
根据一些实施例，可以采用其他材料替代氮化物层1142，例如使用诸如基于SiC的材料之类的低k材料。
接下来，在第一材料层1121、第二材料层1122、第一材料层1123以及硬掩膜114中限定待测材料区112。
如图3a和图3b所示(图3a是截面图，图3b是对应的俯视图，图3b中的AA'线示出了图3a截面的截取位置)，可以先在图2所示的第一材料层1123、第二材料层1122、第一材料层1121以及硬掩膜114的叠层上形成光刻胶PR。再通过蚀刻(曝光和显影)将光刻胶构图为所需形状。
如图3b所示，在一些实施例中，可以将光刻胶构图为矩形、圆形、正方形或其他形状，相应地形成矩形、圆形、正方向或其他形状的柱状待测材料区 112，本公开不限于此。
接下来，如图4所示，以构图后的光刻胶为掩膜，依次对硬掩膜114的氮化物层1142和氧化物层1141、第一材料层1121、第二材料层1122和第一材料层1123进行蚀刻。根据一些实施例，可以采用反应离子蚀刻RIE进行蚀刻。
根据一些实施例，需要保证在位于下方的第一材料层1123的上部在垂直于衬底111的上表面方向(垂直方向)上蚀刻掉足够的厚度，从而保证在其侧表面上形成的第三材料层113具有沿垂直方向的足够的厚度。
在一些实施例中，若第一材料层1123的厚度在100nm-300nm的范围内，则可以将第一材料层1123的上部蚀刻掉3/4～4/5的厚度。
接下来，围绕限定得到的第一材料层1123，在第一材料层1123的侧表面的上部形成第三材料层113。
首先，去除在图4所形成的结构顶部的光刻胶。
然后，在去除了光刻胶的结构上沉积用于形成第三材料层113的第三材料。根据实施例，第三材料可以采用不对后续蚀刻造成影响且便于测量的任何材料。例如，采用蚀刻速率远小于待测材料(第一材料和第二材料)，且与待测材料能够形成良好的界面的材料。
如图5所示，根据实施例，采用了与形成硬掩膜114的氧化物层1141相同的材料，但本公开的实施例不限于此。
然后，利用沉积的氧化物形成第三材料层113(即STI氧化物层)。如图6 所示，测量位于硬掩模114顶部表面上的剩余氧化物，利用化学机械抛光CMP 工艺去除硬掩模114顶部表面上的氧化物。在一些实施例中，需要重复测量和 CMP步骤多次以去除剩余氧化物。
然后，对位于柱状区外周表面上的氧化物进行回蚀。在一些实施例中，可以采用湿法蚀刻和气相蚀刻等回蚀工艺。
返回到图1a，如图1a所示，蚀刻后形成围绕位于下层的第一材料层1123 上部的侧表面的第三材料层113(即STI氧化物层)，并且STI氧化物层的顶部表面不超过第一材料层1123与第二材料层1122的接触面。
所形成的STI氧化物层的厚度应当大于后续蚀刻待测材料区112过程中沿垂直方向被蚀刻的氧化物的厚度，以确保在蚀刻期间的STI氧化物层不被完全蚀刻掉，从而使得被STI氧化物层覆盖的第一材料区1123的侧表面的至少一部分能够免于被蚀刻。
根据上述实施例的加工方法制造的结构可以更加准确地测量并计算水平方向的蚀刻量和选择比。
接下来，在硬掩膜114和第一材料层1121中分别形成第一沟槽115和第二沟槽116。
在图1a所示的结构上重新形成光刻胶PR。再通过蚀刻(曝光和显影)将光刻胶构图为所需形状，例如，构图为用于形成第二沟槽116的图案，如图7 所示。
然后，依次蚀刻氮化物层1142和氧化物层1141，从而在所形成的沟槽的底部显露出第一材料层1121的顶部表面，如图8所示。
根据一些实施例，可以采用反应离子蚀刻RIE来蚀刻氮化物层1142。根据一些实施例，可以采用湿法蚀刻或干法蚀刻来蚀刻氧化物层1141。根据一些实施例，湿法蚀刻可以采用HF或BOE进行蚀刻，干法蚀刻可以采用CF4进行蚀刻。
接下来，去除光刻胶PR，蚀刻从沟槽底部显露的第一材料层1121，蚀刻直到第一材料层1121和第二材料层1122的接触面处停止。
在一些实施例中，采用选择性蚀刻的方法进行蚀刻。在一些实施例中，采用四甲基氢氧化铵(TMAH)进行选择性蚀刻，以蚀刻掉第一材料层1121，或蚀刻Si层而选择SiGe，从而形成第二沟槽116，并在第二沟槽116的底部显露第二材料层1122的顶部表面，如图9所示。
在图9中，由于TMAH蚀刻Si时具有晶向选择性，因此在Si中形成的槽并不是规则的矩形，而是成梯形状。但在测量垂直蚀刻选择比的应用中，这并不会影响测量结果的准确性。
接下来，在图10中，重复形成光刻胶PR以及通过蚀刻(曝光和显影)将光刻胶构图为所需形状的步骤，并重复依次蚀刻氮化物层1142和氧化物层 1141，以在所形成的沟槽的底部显露出第一材料层1121的步骤，由此形成第一沟槽115，如图1b所示。
利用上述实施例形成的结构，能够准确地测量不同材料的蚀刻选择比，例如水平蚀刻选择比或垂直蚀刻选择比或水平蚀刻选择比和垂直蚀刻选择比两者。
图11a和图11b为根据本公开另一实施例的用于测量不同材料的蚀刻选择比的结构的示意图。其中，图11a可以用来测量不同材料之间的水平蚀刻选择比，图11b可以用来测量不同材料之间的水平蚀刻选择比和垂直蚀刻选择比两者，下面结合图11a和图11b详细说明其结构。
根据本公开实施例的用于测量不同材料的蚀刻选择比的结构主要包括衬底1111、待测材料区1112以及第三侧料层1113。
如图11a所示，衬底1111位于整体结构的最底部，用于对待测材料区1112 进行支撑。根据实施例，衬底1111可以由任何适合的材料形成，并且可以具有任何适合的尺寸，只要能够对实施例的用于测量不同材料的蚀刻选择比的结构进行支撑即可。
待测材料区1112设置在衬底1111上。待测材料区1112主要是用于形成材料的叠层结构。待测材料例如是第一材料和第二材料，因此待测材料区1112 包括叠置在衬底1111上的至少第一材料层和至少第二材料层，但不限于此。根据实施例，可以模拟形成实际中半导体器件的叠层结构。
如图11a所示，待测材料区1112包括三个叠置的材料层，这是模拟了半导体器件中有源区的一种常见的叠层结构。如图11a所示，待测材料区1112 包括两个第一材料层，分别是位于上方的第一材料层11121和位于下方的第一材料层11123，以及一个第二材料层11122，第二材料层11122介于第一材料层 11121和第一材料层11123之间。
容易理解的是，可以根据待测材料的种类来调整待测材料区1112中第一材料层11121和11123以及第二材料层11122的材料种类，可以根据半导体器件中的待测叠层结构的结构来调整第一材料层11121和11123以及第二材料层 11122的结构。相应的具有不同材料种类和结构的待测材料区1112均在本公开的范围内。
如图11a所示，第三材料层1113形成在待测材料区1112的一部分外周表面上，第三材料层1113可以使得在蚀刻待测材料区1112期间，被第三材料层 1113覆盖的待测材料区1112的一部分外周表面的至少一部分不被蚀刻。未被蚀刻的第三材料层1113可以用作测量的参考面，由此精确地确定第一材料层 11121和11123以及第二材料层11122的水平蚀刻量。
如图11a所示，用于测量不同材料的蚀刻选择比的结构还包括形成在待测材料区1112顶部的硬掩膜1114，用于在蚀刻待测材料区1112期间，对测量结构进行保护。根据实施例，硬掩膜1114可以包括形成在待测材料区1112顶部的氧化物层11141和形成在氧化物层11141上的氮化物层11142，但本公开不限于此。在其他的实施例中，硬掩膜1114可以形成为其他适合的结构。
根据实施例，第三材料层1113可以形成在待测材料区1112的外周表面的上部或下部，以使得第一材料层11121和11123以及第二材料层11122从待测材料区1112的外周表面显露且使得形成蚀刻结果的第一材料层11121或11123 和第二材料层11122被同步蚀刻。
在本公开的实施例中，使得形成蚀刻结果的第一材料层11121或11123和第二材料层11122被同步蚀刻是指在最终形成的蚀刻结果(例如，最终形成的用于测量的凹陷或凹槽)中，所有被蚀刻的第一材料层11121和/或11123和第二材料层11122在开始蚀刻第一材料层11121或11123和第二材料层11122时同步被蚀刻。更详细的关于同步蚀刻的含义的解释可以参考前述实施例，此处不再赘述。
根据实施例，如图11a所示，在位于上方的第一材料层11121的上部形成有平行于待测材料区1112的外周表面的另一表面1412，第三材料层1113形成在该另一表面1412上。
根据实施例，形成第三材料层1113的第三材料的蚀刻速率小于形成第一材料层11121和11123以及第二材料层11122的第一材料和第二材料的蚀刻速率。根据实施例，第三材料层1113的第三材料需要和与第三材料接触的第一材料以及第二材料具有良好的界面，以便于测量。根据实施例，形成第三材料层1113的第三材料可以包括碳化硅基材料或氮氧化物。
同样地，可以对半导体器件中的间隔物(spacer)进行建模，但本公开不限于此。
根据实施例，第三材料层1113需要具有沿平行于衬底1111的上表面方向 (水平方向)的水平厚度或沿垂直于衬底1111的上表面方向(垂直方向)的垂直厚度。或者，根据实施例，第三材料层1113需要同时具有沿平行于衬底 1111的上表面方向(水平方向)的水平厚度或和垂直于衬底的上表面方向(垂直方向)的垂直厚度。关于第三材料层1113的尺寸的限定可以参考前述实施例，此处不再赘述。
图11b中示出了可以用来测量不同材料之间的水平蚀刻选择比和垂直蚀刻选择比两者的结构。
与图11a中的结构相比，图11b中的结构在硬掩膜1114和待测材料区1112 中还形成有第一沟槽1115和第二沟槽1116。根据实施例，第一材料层11121 的顶部表面从第一沟槽1115的底部显露，第二材料层11122的顶部表面从第二沟槽1116的底部显露。
根据实施例所提供的用于测量不同材料的蚀刻选择比的结构能够提供不被蚀刻的测量参考面，从而更加准确地计算不同材料的蚀刻选择比。
图12至图16提供了制造如图1a和图1b所示的用于测量不同材料的蚀刻选择比的结构的工艺流程的示意图，下面结合附图进行说明，将省略其中与前述实施例相同的工艺步骤。
图12主要描述了提供衬底、在衬底上形成叠层结构以及在叠层结构上形成硬掩膜的过程，可以根据参考图2描述的相关内容执行操作，此处不再赘述。
如图13a和图13b所示(图13a是截面图，图13b是对应的俯视图，图13b 中的AA'线示出了图13a截面的截取位置)，可以先在图12所示的第一材料层11123、第二材料层11122、第一材料层11121以及硬掩膜1114的叠层上形成光刻胶PR。再通过蚀刻(曝光和显影)将光刻胶构图为所需形状。
如图13b所示，在一些实施例中，可以将光刻胶构图为矩形、圆形、正方形或其他形状，相应地形成矩形、圆形、正方向或其他形状的柱状待测材料区 1112，本公开不限于此。
如图13a所示，所形成的光刻胶图案需要确保在氮化物层11142的边缘处留有足够的空间，从而确保之后形成的第三材料层1113具有沿平行于衬底1111 上表面方向(水平方向)的足够厚度，以确保在稍后的蚀刻过程中能够保持另一表面1412的外周表面的至少一部分免于被蚀刻。
接下来，如图14所示，以构图后的光刻胶为掩膜，依次对硬掩膜1114的氮化物层11142和氧化物层11141和第一材料层11121的一部分进行蚀刻。根据一些实施例，可以采用反应例子蚀刻RIE进行蚀刻。
根据一些实施例，需要确保在位于上方的第一材料层11121的上部，沿垂直于衬底的上表面方向(垂直方向)蚀刻掉足够的厚度，从而保证在所形成的另一表面1412的外周表面上形成的第三材料层1113具有沿垂直于衬底的上表面方向(垂直方向)的足够的厚度，从而确保在对待测材料区1112的蚀刻过程中能够保持另一表面1412的外周表面的至少一部分免于被蚀刻。
在一些实施例中，可以将第一材料层11121的上部沿垂直方向蚀刻掉 1/2～2/3的厚度，但本公开不限于此，可以根据第一材料层11121沿垂直方向的厚度以及第三材料层1113在后续蚀刻过程中沿垂直方向的蚀刻量对厚度进行调整。
接下来，在形成的另一表面1412的外周表面上形成第三材料层1113。
首先，去除图14所形成结构上的光刻胶PR。
然后，在去除光刻胶PR之后形成的结构上沉积用于形成第三材料层1113 的第三材料。根据实施例，第三材料可以采用不对后续蚀刻造成影响且便于测量的任何材料。例如，采用蚀刻速率远小于待测材料(第一材料和第二材料)，且与待测材料能够形成良好的界面的材料。
如图15所示，根据实施例，采用了碳化硅基材料或氮氧化物。所形成的碳化硅基材料层或氮氧化物层被形成为间隔物的形式，这种结构源于对半导体器件中的间隔物结构的建模，但本公开的实施例不限于此。
然后，对所沉积的碳化硅基材料层或氮氧化物层进行图案化来形成第三材料层1113(即间隔物)。
测量位于氮化物层11142顶部表面上的剩余碳化硅基材料或氮氧化物，利用化学机械抛光CMP工艺去除氮化物层11142顶部表面上的碳化硅基材料或氮氧化物。在一些实施例中，需要重复测量和CMP步骤多次以去除碳化硅基材料或氮氧化物，由此，形成了用于测量不同材料的水平蚀刻选择比的结构，如图11a所示。在如图11a所示的结构，可以将另一表面1412作为测量水平蚀刻选择比的参考面。
接下来，在硬掩膜1114和第一材料层11121中分别形成第一沟槽1115和第二沟槽1116。根据实施例，形成第一沟槽1115和第二沟槽1116的工艺可以根据参考图7至图10描述的相关内容执行操作，此处不再赘述。
所形成的用于测量不同材料的蚀刻选择比的结构如图11b所示。利用上述实施例形成的结构，能够准确地测量不同材料的蚀刻选择比。
下面结合具体的示例描述利用前述实施例中的用于测量不同材料的蚀刻选择比的结构测量蚀刻选择比的方法。
图16示出了根据本公开又一实施例的用于测量不同材料的蚀刻选择比的方法的流程图，包括以下步骤：
在步骤S1610中，提供用于测量不同材料的蚀刻选择比的结构。
在步骤S1620中，对结构的待测材料区进行选择性蚀刻。
在步骤S1630中，基于被结构的第三材料层覆盖的待测材料区的一部分外周表面的至少一部分确定形成第一材料层的第一材料与形成第二材料层的第二材料之间的水平蚀刻选择比。
根据一些实施例，基于被结构的第三材料层覆盖的待测材料区的一部分外周表面的至少一部分确定形成第一材料层的第一材料与形成第二材料层的第二材料之间的水平蚀刻选择比包括：基于被结构的第三材料层覆盖的待测材料区的一部分外周表面的至少一部分确定第一材料层的水平蚀刻量；基于被结构的第三材料层覆盖的待测材料区的一部分外周表面的至少一部分确定第二材料层的水平蚀刻量；以及根据第一材料层的水平蚀刻量与第二材料层的水平蚀刻量的比来确定第一材料与第二材料之间的水平蚀刻选择比。
根据一些实施例，基于被结构的第三材料层覆盖的待测材料区的一部分外周表面的至少一部分确定第一材料层的水平蚀刻量包括：确定第一材料层被蚀刻的侧表面相对于被结构的第三材料层覆盖的待测材料区的一部分外周表面的至少一部分的第一蚀刻位置；将第一蚀刻位置与第一材料层的第一初始位置之差的绝对值确定为第一材料层的水平蚀刻量。
根据一些实施例，基于被结构的第三材料层覆盖的待测材料区的一部分外周表面的至少一部分确定第二材料层的水平蚀刻量包括：确定第二材料层被蚀刻的侧表面相对于被结构的第三材料层覆盖的待测材料区的一部分外周表面的至少一部分的第二蚀刻位置；将第二蚀刻位置与第二材料层的第二初始位置之差的绝对值确定为第二材料层的水平蚀刻量。
根据一些实施例，在对结构的待测材料区进行选择性蚀刻之前，还包括：确定第一材料层的侧表面相对于被结构的第三材料层覆盖的待测材料区的一部分外周表面的至少一部分的第一初始位置；以及确定第二材料层的侧表面相对于被结构的第三材料层覆盖的待测材料区的一部分外周表面的至少一部分的第二初始位置。
根据一些实施例，用于测量不同材料的蚀刻选择比的方法还包括：基于第一材料层的顶部表面和第二材料层的顶部表面确定第一材料与第二材料之间的垂直蚀刻选择比。
根据一些实施例，基于第一材料层的顶部表面和第二材料层的顶部表面确定第一材料与所述第二材料之间的垂直蚀刻选择比包括：基于第一材料层的顶部表面确定第一材料层的垂直蚀刻量；基于第二材料层的顶部表面确定述第二材料层的垂直蚀刻量；以及根据第一材料层的垂直蚀刻量与第二材料层的垂直蚀刻量的比来确定第一材料与第二材料之间的垂直蚀刻选择比。
根据一些实施例，基于第一材料层的顶部表面确定第一材料层的垂直蚀刻量包括：确定第一材料层被蚀刻的沟槽底部表面相对于第一材料层的顶部表面的第三蚀刻位置；将第三蚀刻位置与第一材料层的顶部表面的位置之差的绝对值确定为第一材料层的垂直蚀刻量。
根据一些实施例，基于第二材料层的顶部表面确定第二材料层的垂直蚀刻量包括：确定第二材料层被蚀刻的沟槽底部表面相对于第二材料层的顶部表面的第四蚀刻位置；将第四蚀刻位置与第二材料层的顶部表面的位置之差的绝对值确定为第二材料层的垂直蚀刻量。
下面结合图17a、图17b、图18a和图18b说明确定蚀刻位置的过程。
图17a示出了利用图1a所示的用于测量不同材料的蚀刻选择比的结构测量水平蚀刻选择比的示意图。首先，提供图1a所示的用于测量不同材料的蚀刻选择比的结构。然后，对结构的待测材料区中的第一材料层和第二材料层进行了选择性蚀刻。
根据一些实施例，对结构的待测材料区进行选择性蚀刻包括：利用改性剂在至少从待测材料区的外周表面显露的第一材料层和第二材料层的侧表面上形成改性层；利用蚀刻剂去除改性层；重复形成改性层和去除改性层的步骤，直到第一材料层或第二材料层被刻蚀刻预定厚度。但本公开不限于此，可以采取其他的选择性蚀刻方法。
蚀刻结束后，利用被未被蚀刻的第三材料层覆盖的待测材料区的外周表面作为测量的参考面。如图17a所示，测量的参考平面为围绕位于下方的第一材料层(1123)外周表面的下部的参考面1701。
测量的第一材料层1121的第一蚀刻位置为LSi。
第一材料层1121相对于参考面1701的第一初始位置为0。
因此，测量的第一材料层1121的水平蚀刻量(即Si损耗)为LSi-0＝LSi。
测量的第二材料层1122的第二蚀刻位置为LSiGe。
第二材料层1121相对于参考面1701的第二初始位置为0。
因此，测量的第二材料层1122的水平蚀刻量(即SiGe损耗)为LSiGe-0＝LSiGe。
因此，第二材料(SiGe)相对于第一材料(Si)的水平蚀刻选择比为LSiGe/LSi。
图17b示出了利用图1b所示的用于测量不同材料的蚀刻选择比的结构测量垂直蚀刻选择比和水平蚀刻选择比两者的示意图。首先，提供图1b所示的用于测量不同材料的蚀刻选择比的结构。然后，对结构的待测材料区中的第一材料层和第二材料层进行了选择性蚀刻。
如图17b所示，水平方向的参考面为1702。
测量的第一材料层1121的第一蚀刻位置为L′Si。
第一材料层1121相对于参考面1702的第一初始位置为0。
因此，测量的第一材料层1121的水平蚀刻量(即Si损耗)为L′Si-0＝L′Si。
测量的第二材料层1122的第二蚀刻位置为L′SiGe。
第二材料层1122相对于参考面1702的第二初始位置为0。
因此，测量的第二材料层1122的水平蚀刻量(即SiGe损耗)为 L′SiGe-0＝L′SiGe。
因此，第二材料(SiGe)相对于第一材料(Si)的水平蚀刻选择比为L′SiGe/L′Si。
如图17b所示，垂直方向的参考面分别为第一材料层1121的顶部表面和第二材料层1122的顶部表面。
测量的第一材料层1121的第三蚀刻位置为V′Si。
第一材料层1121的顶部表面的位置为0。
因此，测量的第一材料层1121的垂直蚀刻量(即Si损耗)为V′Si-0＝V′Si。
测量的第二材料层1122的第四蚀刻位置为V′SiGe。
第二材料层1122的顶部表面的位置为0。
因此，测量的第二材料层1122的垂直蚀刻量(即SiGe损耗)为 V′SiGe-0＝V′SiGe。
因此，第二材料(SiGe)相对于第一材料(Si)的垂直蚀刻选择比为 V′SiGe/V′Si。
图18a示出了利用图11a所示的用于测量不同材料的蚀刻选择比的结构测量水平蚀刻选择比的示意图。首先，提供图11a所示的用于测量不同材料的蚀刻选择比的结构。然后，对结构的待测材料区中的第一材料层和第二材料层进行了选择性蚀刻。
根据一些实施例，对结构的待测材料区进行选择性蚀刻包括：利用改性剂在至少从待测材料区的外周表面显露的第一材料层和第二材料层的侧表面上形成改性层；利用蚀刻剂去除改性层；重复形成改性层和去除改性层的步骤，直到第一材料层或第二材料层被刻蚀刻预定厚度。但本公开不限于此，可以采取其他的选择性蚀刻方法。
蚀刻结束后，利用被未被蚀刻的第三材料层覆盖的待测材料区的外周表面作为测量的参考面。如图18a所示，测量的参考平面围绕位于上方的第一材料层1121，并且形成在平行于第一材料层1121的外周表面的另一表面上，在图 18a表示为参考面1801。
在图18a中，第一材料层和第二材料层最终形成的蚀刻位置分别位于参考面1801的两侧，相对于参考面1801测量时，设沿垂直于参考面1801的表面方向远离待测材料区为正向，沿垂直于参考面1801的表面方向指向待测材料区为负向。
测量的第一材料层11121(或第一材料层11123)的第一蚀刻位置为L″Si。
第一材料层11121(或第一材料层11123)相对于参考面1801的第一初始位置为W″Si。其中，L″Si和W″Si的值均为正值。
因此，测量的第一材料层11121(或第一材料层11123)的水平蚀刻量(即 Si损耗)为|L″Si-W″Si|。
测量的第二材料层11122的第二蚀刻位置为L″SiGe。其中，第二材料层11122 的第二蚀刻位置位于相对于参考面1801的负向，可以假设L″SiGe的值是绝对值，因此将第二蚀刻位置记为-L″SiGe。
第二材料层11122相对于参考面1801的第二初始位置为W″SiGe。根据前面的讨论，假设W″SiGe的值是绝对值，因此第二初始位置记为W″SiGe。
因此，测量的第二材料层11122的水平蚀刻量(即SiGe损耗)为 |-L″SiGe-W″SiGe|＝L″SiGe+W″SiGe。
因此，第二材料(SiGe)相对于第一材料(Si)的水平蚀刻选择比为 (L″SiGe+W″SiGe)/|L″Si-W″Si|。
图18b示出了利用图11b所示的用于测量不同材料的蚀刻选择比的结构测量垂直蚀刻选择比和水平蚀刻选择比两者的示意图。首先，提供图11b所示的用于测量不同材料的蚀刻选择比的结构。然后，对结构的待测材料区中的第一材料层和第二材料层进行了选择性蚀刻。
如图18b所示，水平方向的参考面为1802。设沿垂直于参考面1802的表面方向远离待测材料区为正向，沿垂直于参考面1802的表面方向指向待测材料区为负向。
测量的第一材料层11121(或第一材料层11123)的第一蚀刻位置为L″′Si。
第一材料层11121(或第一材料层11123)相对于参考面1802的第一初始位置为W″′Si。其中，L″′Si和W″′Si的值均为正值。
因此，测量的第一材料层11121(或第一材料层11123)的水平蚀刻量(即 Si损耗)为|L″′Si-W″′Si|。
测量的第二材料层11122的第二蚀刻位置为L″′SiGe。其中，第二材料层 11122的第二蚀刻位置位于相对于参考面1802的负向，可以假设L″′SiGe的值是绝对值，因此将第二蚀刻位置记为-L″′SiGe。
第二材料层11122相对于参考面1802的第二初始位置为W″′SiGe。根据前面的讨论，假设W″′SiGe的值是绝对值，因此第二初始位置记为W″′SiGe。
因此，测量的第二材料层11122的水平蚀刻量(即SiGe损耗)为 |-L″′SiGe-W″′SiGe|＝L″′SiGe+W″′SiGe。
因此，第二材料(SiGe)相对于第一材料(Si)的水平蚀刻选择比为 (L″′SiGe+W″′SiGe)/|L″′Si-W″′Si|。
如图18b所示，垂直方向的参考面分别为第一材料层11121的顶部表面和第二材料层11122的顶部表面。
测量的第一材料层11121的第三蚀刻位置为V″′Si。
第一材料层11121的顶部表面的位置为0。
因此，测量的第一材料层11121的垂直蚀刻量(即Si损耗)为V″′Si-0＝V″′Si。
测量的第二材料层11122的第四蚀刻位置为V″′SiGe。
第二材料层11122的顶部表面的位置为0。
因此，测量的第二材料层11122的垂直蚀刻量(即SiGe损耗)为 V″′SiGe-0＝V″′SiGe。
因此，第二材料(SiGe)相对于第一材料(Si)的垂直蚀刻选择比为 V″′SiGe/V″′Si。
根据实施例，为了确保测量精度以及选择比计算的正确性，在进行选择性蚀刻时，预定厚度大于15nm，同时不超过第一材料层及第二材料层的初始厚度。
根据实施例，可以采用扫描电子显微镜或透射电子显微镜对上述位置进行测量。
上述本公开实施例中的技术方案，至少具有如下的技术效果或优点：
本公开实施例提供了用于测量不同材料的蚀刻选择比的结构和基于该结构的测量不同材料的蚀刻选择比的方法，根据上述结构和方法能够更加准确地确定不同材料的蚀刻选择比，从而有利于更加准确地加工半导体器件，提高器件性能。
在以上的描述中，对于各层的构图、蚀刻等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
显然，本领域的技术人员可以对本公开内容进行各种改动和变型而不脱离本公开内容的精神和范围。这样，倘若本公开内容的这些修改和变型属于本公开内容权利要求及其等同技术的范围之内，则本公开内容也意图包含这些改动和变型在内。
Claims (45)
1.一种用于测量不同材料的蚀刻选择比的结构，包括：
衬底；
待测材料区，设置在所述衬底上，包括叠置在所述衬底上的至少第一材料层和至少第二材料层；
第三材料层，形成在所述待测材料区的一部分外周表面上，被配置为在蚀刻所述待测材料区期间，使得被所述第三材料层覆盖的所述待测材料区的一部分外周表面的至少一部分不被蚀刻。
2.根据权利要求1所述的结构，其中，所述第三材料层形成在所述待测材料区的外周表面的上部或下部，同时确保所述第一材料层和所述第二材料层从所述待测材料区的外周表面显露且使得形成蚀刻结果的所述第一材料层和所述第二材料层被同步蚀刻。
3.根据权利要求1所述的结构，其中，所述第三材料层具有沿平行于所述衬底的上表面方向的水平厚度或沿垂直于所述衬底的上表面方向的垂直厚度。
4.根据权利要求2所述的结构，其中，所述第三材料层具有沿平行于所述衬底的上表面方向的水平厚度或沿垂直于所述衬底的上表面方向的垂直厚度。
5.根据权利要求1所述的结构，其中，所述第三材料层具有沿平行于所述衬底的上表面方向的水平厚度和沿垂直于所述衬底的上表面方向的垂直厚度。
6.根据权利要求2所述的结构，其中，所述第三材料层具有沿平行于所述衬底的上表面方向的水平厚度和沿垂直于所述衬底的上表面方向的垂直厚度。
7.根据权利要求3至6中任一项所述的结构，其中，所述水平厚度大于蚀刻所述待测材料区期间所述第三材料层沿平行于所述衬底的上表面方向被蚀刻的厚度。
8.根据权利要求3至6中任一项所述的结构，其中，所述垂直厚度大于蚀刻所述待测材料区期间所述第三材料层沿垂直于所述衬底的上表面方向被蚀刻的厚度。
9.根据权利要求1至6中任一项所述的结构，其中，形成所述第三材料层的第三材料的蚀刻速率小于形成所述第一材料层和所述第二材料层的第一材料和第二材料的蚀刻速率。
10.根据权利要求7所述的结构，其中，形成所述第三材料层的第三材料的蚀刻速率小于形成所述第一材料层和所述第二材料层的第一材料和第二材料的蚀刻速率。
11.根据权利要求8所述的结构，其中，形成所述第三材料层的第三材料的蚀刻速率小于形成所述第一材料层和所述第二材料层的第一材料和第二材料的蚀刻速率。
12.根据权利要求1至6中任一项所述的结构，还包括形成在所述待测材料区的顶部的硬掩膜。
13.根据权利要求7所述的结构，还包括形成在所述待测材料区的顶部的硬掩膜。
14.根据权利要求8所述的结构，还包括形成在所述待测材料区的顶部的硬掩膜。
15.根据权利要求9所述的结构，还包括形成在所述待测材料区的顶部的硬掩膜。
16.根据权利要求10或11所述的结构，还包括形成在所述待测材料区的顶部的硬掩膜。
17.根据权利要求12所述的结构，还包括形成在所述硬掩膜和所述待测材料区中的第一沟槽和第二沟槽，其中，所述第一材料层的顶部表面从所述第一沟槽的底部显露，所述第二材料层的顶部表面从所述第二沟槽的底部显露。
18.根据权利要求13至15中任一项所述的结构，还包括形成在所述硬掩膜和所述待测材料区中的第一沟槽和第二沟槽，其中，所述第一材料层的顶部表面从所述第一沟槽的底部显露，所述第二材料层的顶部表面从所述第二沟槽的底部显露。
19.根据权利要求16所述的结构，还包括形成在所述硬掩膜和所述待测材料区中的第一沟槽和第二沟槽，其中，所述第一材料层的顶部表面从所述第一沟槽的底部显露，所述第二材料层的顶部表面从所述第二沟槽的底部显露。
20.根据权利要求1所述的结构，其中，所述待测材料区包括叠置在所述衬底上的两个第一材料层和一个第二材料层，且所述第二材料层介于所述两个第一材料层之间。
21.根据权利要求20所述的结构，其中，所述第三材料层围绕位于下方的所述第一材料层，且形成在位于下方的所述第一材料层的侧表面的上部，其中所述第三材料层的顶部表面不超过所述第二材料层与位于下方的所述第一材料层的接触面。
22.根据权利要求21所述的结构，其中，形成所述第三材料层的第三材料包括氧化物或碳化物。
23.根据权利要求21所述的结构，其中，所述第三材料层具有沿垂直于所述衬底的上表面方向的垂直厚度，所述垂直厚度大于蚀刻所述待测材料区期间所述第三材料层沿垂直于所述衬底的上表面方向被蚀刻的厚度。
24.根据权利要求20所述的结构，其中，在位于上方的所述第一材料层的上部形成有平行于所述待测材料区的外周表面的另一表面，所述第三材料层形成在所述另一表面上。
25.根据权利要求24所述的结构，其中，形成所述第三材料层的第三材料包括碳化硅基材料或氮氧化物。
26.根据权利要求24所述的结构，其中，所述第三材料层具有沿平行于所述衬底的上表面方向的平行厚度，所述平行厚度大于蚀刻所述待测材料区期间所述第三材料层沿平行于所述衬底的上表面方向被蚀刻的厚度。
27.根据权利要求20至26中任一项所述的结构，还包括形成在位于上方的所述第一材料层的顶部的硬掩膜。
28.根据权利要求27所述的结构，还包括：
贯穿所述硬掩膜形成的第一沟槽，其中位于上方的所述第一材料层的顶部表面从所述第一沟槽的底部显露；以及
贯穿所述硬掩膜和位于上方的所述第一材料层形成的第二沟槽，其中所述第二材料层的顶部表面从所述第二沟槽的底部显露。
29.根据权利要求20至26、28中任一项所述的结构，其中，形成所述第一材料层的第一材料和形成所述第二材料层的第二材料包括Si、SiGe、Ge、Ⅲ-Ⅴ族化合物或Ⅱ-Ⅵ族化合物。
30.根据权利要求27所述的结构，其中，形成所述第一材料层的第一材料和形成所述第二材料层的第二材料包括Si、SiGe、Ge、Ⅲ-Ⅴ族化合物或Ⅱ-Ⅵ族化合物。
31.根据权利要求29所述的结构，其中，所述第一材料与改性剂进行反应而生成的第一改性层的厚度与所述第二材料与所述改性剂进行反应而生成的第二改性层的厚度不同。
32.根据权利要求30所述的结构，其中，所述第一材料与改性剂进行反应而生成的第一改性层的厚度与所述第二材料与所述改性剂进行反应而生成的第二改性层的厚度不同。
33.一种用于测量不同材料的蚀刻选择比的方法，包括：
提供如权利要求1至32之一所述的用于测量不同材料的蚀刻选择比的结构；
对所述结构的待测材料区进行选择性蚀刻；
基于被所述结构的第三材料层覆盖的所述待测材料区的一部分外周表面的至少一部分确定形成第一材料层的第一材料与形成第二材料层的第二材料之间的水平蚀刻选择比。
34.根据权利要求33所述的方法，其中，基于被所述结构的第三材料层覆盖的所述待测材料区的一部分外周表面的至少一部分确定形成第一材料层的第一材料与形成第二材料层的第二材料之间的水平蚀刻选择比包括：
基于被所述结构的第三材料层覆盖的所述待测材料区的一部分外周表面的至少一部分确定所述第一材料层的水平蚀刻量；
基于被所述结构的第三材料层覆盖的所述待测材料区的一部分外周表面的至少一部分确定所述第二材料层的水平蚀刻量；以及
根据所述第一材料层的水平蚀刻量与所述第二材料层的水平蚀刻量的比来确定所述第一材料与所述第二材料之间的水平蚀刻选择比。
35.根据权利要求34所述的方法，其中，基于被所述结构的第三材料层覆盖的所述待测材料区的一部分外周表面的至少一部分确定所述第一材料层的水平蚀刻量包括：
确定所述第一材料层被蚀刻的侧表面相对于被所述结构的第三材料层覆盖的所述待测材料区的一部分外周表面的至少一部分的第一蚀刻位置；
将所述第一蚀刻位置与所述第一材料层的第一初始位置之差的绝对值确定为所述第一材料层的水平蚀刻量。
36.根据权利要求35所述的方法，其中，基于被所述结构的第三材料层覆盖的所述待测材料区的一部分外周表面的至少一部分确定所述第二材料层的水平蚀刻量包括：
确定所述第二材料层被蚀刻的侧表面相对于被所述结构的第三材料层覆盖的所述待测材料区的一部分外周表面的至少一部分的第二蚀刻位置；
将所述第二蚀刻位置与所述第二材料层的第二初始位置之差的绝对值确定为所述第二材料层的水平蚀刻量。
37.根据权利要求34至36中任一项所述的方法，其中，在对所述结构的待测材料区进行选择性蚀刻之前，还包括：
确定所述第一材料层的侧表面相对于被所述结构的第三材料层覆盖的所述待测材料区的一部分外周表面的至少一部分的第一初始位置；以及
确定所述第二材料层的侧表面相对于被所述结构的第三材料层覆盖的所述待测材料区的一部分外周表面的至少一部分的第二初始位置。
38.根据权利要求33所述的方法，还包括：
基于所述第一材料层的顶部表面和所述第二材料层的顶部表面确定所述第一材料与所述第二材料之间的垂直蚀刻选择比。
39.根据权利要求38所述的方法，其中，基于所述第一材料层的顶部表面和所述第二材料层的顶部表面确定所述第一材料与所述第二材料之间的垂直蚀刻选择比包括：
基于所述第一材料层的顶部表面确定所述第一材料层的垂直蚀刻量；
基于所述第二材料层的顶部表面确定所述第二材料层的垂直蚀刻量；以及
根据所述第一材料层的垂直蚀刻量与所述第二材料层的垂直蚀刻量的比来确定所述第一材料与所述第二材料之间的垂直蚀刻选择比。
40.根据权利要求39所述的方法，其中，基于所述第一材料层的顶部表面确定所述第一材料层的垂直蚀刻量包括：
确定所述第一材料层被蚀刻的沟槽底部表面相对于所述第一材料层的顶部表面的第三蚀刻位置；
将所述第三蚀刻位置与所述第一材料层的顶部表面的位置之差的绝对值确定为所述第一材料层的垂直蚀刻量。
41.根据权利要求40所述的方法，其中，基于所述第二材料层的顶部表面确定所述第二材料层的垂直蚀刻量包括：
确定所述第二材料层被蚀刻的沟槽底部表面相对于所述第二材料层的顶部表面的第四蚀刻位置；
将所述第四蚀刻位置与所述第二材料层的顶部表面的位置之差的绝对值确定为所述第二材料层的垂直蚀刻量。
42.根据权利要求33至36、38至41中任一项所述的方法，其中，对所述结构的待测材料区进行选择性蚀刻包括：
利用改性剂在至少从所述待测材料区的外周表面显露的所述第一材料层和所述第二材料层的侧表面上形成改性层；
利用蚀刻剂去除所述改性层；
重复形成改性层和去除所述改性层的步骤，直到所述第一材料层或所述第二材料层被蚀刻掉预定厚度。
43.根据权利要求37所述的方法，其中，对所述结构的待测材料区进行选择性蚀刻包括：
利用改性剂在至少从所述待测材料区的外周表面显露的所述第一材料层和所述第二材料层的侧表面上形成改性层；
利用蚀刻剂去除所述改性层；
重复形成改性层和去除所述改性层的步骤，直到所述第一材料层或所述第二材料层被蚀刻掉预定厚度。
44.根据权利要求34至36、40或41中任一项所述的方法，其中，采用扫描电子显微镜或透射电子显微镜对位置进行测量。
45.根据权利要求37所述的方法，其中，采用扫描电子显微镜或透射电子显微镜对位置进行测量。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911047602.1A CN110767629B (zh) | 2019-10-30 | 2019-10-30 | 用于测量不同材料的蚀刻选择比的结构及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911047602.1A CN110767629B (zh) | 2019-10-30 | 2019-10-30 | 用于测量不同材料的蚀刻选择比的结构及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110767629A CN110767629A (zh) | 2020-02-07 |
| CN110767629B true CN110767629B (zh) | 2021-07-06 |
Family
ID=69333207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911047602.1A Active CN110767629B (zh) | 2019-10-30 | 2019-10-30 | 用于测量不同材料的蚀刻选择比的结构及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110767629B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100155121A1 (en) * | 2005-07-08 | 2010-06-24 | Fujitsu Limited | Silica film forming material, silica film and method of manufacturing the same, multilayer wiring structure and method of manufacturing the same, and semiconductor device and method of manufacturing the same |
| CN102487026A (zh) * | 2010-12-02 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 检测通孔缺陷的方法 |
| CN102779810A (zh) * | 2011-05-12 | 2012-11-14 | 南亚科技股份有限公司 | 金属氧化物半导体测试结构及其形成方法 |
| CN104743495A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 用于测试刻蚀工艺的测试结构及其形成方法、测试方法 |
| CN104900515A (zh) * | 2014-03-07 | 2015-09-09 | 无锡华润上华科技有限公司 | 一种半导体器件蚀刻方法及半导体器件形成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6828240B2 (en) * | 2002-08-02 | 2004-12-07 | Advanced Micro Devices, Inc. | Method of manufacturing multi-level contacts by sizing of contact sizes in integrated circuits |
| JP2009147000A (ja) * | 2007-12-12 | 2009-07-02 | Seiko Instruments Inc | 半導体装置の製造方法 |
-
2019
- 2019-10-30 CN CN201911047602.1A patent/CN110767629B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100155121A1 (en) * | 2005-07-08 | 2010-06-24 | Fujitsu Limited | Silica film forming material, silica film and method of manufacturing the same, multilayer wiring structure and method of manufacturing the same, and semiconductor device and method of manufacturing the same |
| CN102487026A (zh) * | 2010-12-02 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 检测通孔缺陷的方法 |
| CN102779810A (zh) * | 2011-05-12 | 2012-11-14 | 南亚科技股份有限公司 | 金属氧化物半导体测试结构及其形成方法 |
| CN104743495A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 用于测试刻蚀工艺的测试结构及其形成方法、测试方法 |
| CN104900515A (zh) * | 2014-03-07 | 2015-09-09 | 无锡华润上华科技有限公司 | 一种半导体器件蚀刻方法及半导体器件形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110767629A (zh) | 2020-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9196485B2 (en) | Stacked sidewall patterning | |
| TWI409852B (zh) | 利用自對準雙重圖案製作半導體元件微細結構的方法 | |
| US7919335B2 (en) | Formation of shallow trench isolation using chemical vapor etch | |
| US8404534B2 (en) | End-to-end gap fill using dielectric film | |
| US8008163B2 (en) | Method of fabricating semiconductor device | |
| US20080157206A1 (en) | Semiconductor device and manufacturing method of the same | |
| US10276395B2 (en) | Method for manufacturing semiconductor device | |
| CN104752361B (zh) | 半导体结构的形成方法 | |
| US9362176B2 (en) | Uniform exposed raised structures for non-planar semiconductor devices | |
| US20200194313A1 (en) | Method for forming a semiconductor structure | |
| KR102491694B1 (ko) | 반도체 소자의 제조 방법 | |
| CN105006447A (zh) | 半导体器件的制造方法 | |
| CN110767629B (zh) | 用于测量不同材料的蚀刻选择比的结构及方法 | |
| CN111987103B (zh) | 一种半导体器件的形成方法 | |
| US10692882B2 (en) | Methods for solving epitaxial growth loading effect at different pattern density regions | |
| CN116119607A (zh) | Mems器件及其制造方法 | |
| US20150332934A1 (en) | LITHOGRAPHIC STACK EXCLUDING SiARC AND METHOD OF USING SAME | |
| TW201338039A (zh) | 半導體裝置之圖案化結構及其製作方法 | |
| CN108091553B (zh) | 掩模图形的形成方法 | |
| CN104743495B (zh) | 用于测试刻蚀工艺的测试结构及其形成方法、测试方法 | |
| KR101404094B1 (ko) | 압력 센서 및 그 제조 방법 | |
| CN113972163A (zh) | 半导体器件的隔离的形成方法 | |
| CN107403754B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| US9391174B1 (en) | Method of uniform fin recessing using isotropic etch | |
| CN107482008B (zh) | 一种半导体器件及其制作方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |