CN104743495A - 用于测试刻蚀工艺的测试结构及其形成方法、测试方法 - Google Patents
用于测试刻蚀工艺的测试结构及其形成方法、测试方法 Download PDFInfo
- Publication number
- CN104743495A CN104743495A CN201310745522.XA CN201310745522A CN104743495A CN 104743495 A CN104743495 A CN 104743495A CN 201310745522 A CN201310745522 A CN 201310745522A CN 104743495 A CN104743495 A CN 104743495A
- Authority
- CN
- China
- Prior art keywords
- structure sheaf
- connector
- elevated
- test
- sacrifice layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Micromachines (AREA)
Abstract
一种用于测试刻蚀工艺的测试结构及其形成方法、测试方法,其中,测试结构包括:衬底,所述衬底表面具有第一牺牲层;位于所述第一牺牲层表面的结构层,所述结构层具有第一端和与所述第一端相对的第二端,所述结构层材料的晶格常数与第一牺牲层材料的晶格常数不同,且所述结构层与第一牺牲层接触的表面具有应力;位于所述结构层第一端的第一插塞,所述第一插塞贯穿所述结构层和第一牺牲层并位于衬底表面,且所述第一插塞的材料与第一牺牲层材料不同。采用所述测试结构进行的测试简单快捷,且与MEMS器件建立直接的联系,提高了测试的可靠性和准确性。
Description
技术领域
本发明涉及半导体制造领域技术,特别涉及用于测试刻蚀工艺的测试结构及其形成方法、测试方法。
背景技术
微机电系统(Micro-Electro Mechanical System,简称MEMS)主要包括微型机构、微型传感器、微型执行器和相应的处理电路等几部分,它是在融合多种微细加工技术,并应用现代信息技术的最新成果的基础上发展起来的高科技前沿学科。MEMS技术的发展开辟了一个全新的技术领域和产业,采用MEMS技术制作的微传感器、微执行器、微型构件、微机械光学器件、真空微电子器件、电力电子器件等在航空、航天、汽车、生物医学、环境监控、军事以及几乎人们所接触到的所有领域中都有着十分广阔的应用前景。
释放(Release)工艺是MEMS制造工艺中的关键环节,释放工艺是指:在特定的区域通过物理或化学的方法将原有的材料(牺牲层)去除,进行结构应力(stress)的释放,使MEMS器件的结构发生形变,形成空腔上膜或其他悬臂梁结构。释放工艺包括干法释放和湿法释放。由于干法释放对设备的要求更高,刻蚀选择比差,且干法释放的气体甚至为有毒气体,因此湿法释放的应用更为普遍。释放工艺的质量直接影响着MEMS器件的性能,因此,测试释放工艺是否满足设计目标是MEMS器件制造工艺至关重要的步骤。湿法释放的工艺为湿法刻蚀,湿法刻蚀工艺的刻蚀速率(etch rate)与释放工艺的好坏直接相关,通过监控湿法刻蚀速率可以判断出释放工艺的好坏,从而判断出形成的MEMS器件是否满足设计目标。
现有技术通常采用二维结构的测试设备对二维测试结构进行测试,通过二维测试计算出湿法刻蚀速率,从而判断出湿法刻蚀速率是否满足设计标准。
然而,采用测试设备对二维测试结构进行测试时,所得到的测试结果可靠性差且准确度低,从而无法真实可靠的反映出刻蚀工艺对MEMS器件的影响。
发明内容
本发明解决的问题是提出一种用于测试刻蚀工艺的测试结构及其形成方法、测试方法,提高测试的可靠性,且直观有效的查看测试结果。
为解决上述问题,本发明提供一种测试结构,包括:衬底,所述衬底表面具有第一牺牲层;位于所述第一牺牲层表面的结构层,所述结构层具有第一端和与所述第一端相对的第二端,所述结构层材料的晶格常数与第一牺牲层材料的晶格常数不同,且所述结构层与第一牺牲层接触的表面具有应力;位于所述结构层第一端的第一插塞,所述第一插塞贯穿所述结构层和第一牺牲层并位于衬底表面,且所述第一插塞的材料与第一牺牲层材料不同。
可选的,所述第一牺牲层的材料为锗,所述结构层和第一插塞的材料为锗化硅。
可选的,所述第一牺牲层的材料为硅,所述结构层和第一插塞的材料为碳化硅。
可选的,还包括:位于所述结构层内的第二插塞,所述第二插塞顶部与结构层表面齐平,所述第二插塞贯穿所述结构层的第二端,且所述第二插塞贯穿所述结构层和第一牺牲层并位于衬底表面,所述第二插塞的材料与第一牺牲层材料不同;位于所述结构层内的开口,所述开口暴露出第二插塞的侧壁表面和第一牺牲层表面,且所述开口内具有第二牺牲层,所述第二牺牲层与第一牺牲层材料相同。
可选的,所述衬底和第一牺牲层之间具有介质层。
可选的,所述介质层的材料为氧化硅。
本发明还提供一种上述测试结构的形成方法,包括:提供衬底,所述衬底表面形成有第一牺牲层;在所述第一牺牲层表面形成结构层,所述结构层具有第一端和与所述第一端相对的第二端,所述结构层材料的晶格常数与第一牺牲层材料的晶格常数不同,且所述结构层与第一牺牲层接触的表面具有应力;在所述结构层第一端形成第一插塞,所述第一插塞贯穿所述结构层和第一牺牲层并位于衬底表面,且所述第一插塞材料与第一牺牲层材料不同。
可选的,还包括:在所述结构层内形成第二插塞,所述第二插塞顶部与结构层表面齐平,所述第二插塞贯穿所述结构层的第二端,且所述第二插塞贯穿所述结构层和第一牺牲层并位于衬底表面,所述第二插塞的材料与第一牺牲层材料不同;在所述结构层内形成开口,所述开口暴露出第二插塞的侧壁表面和第一牺牲层表面,且在所述开口内形成第二牺牲层,所述第二牺牲层与第一牺牲层材料相同。
本发明还提供一种采用上述测试结构进行测试的测试方法,包括:采用刻蚀工艺去除所述第一牺牲层,释放结构层与第一牺牲层接触面处应力,结构层的第二端被抬高;测试所述结构层第二端被抬高的高度值;将测试得到的结构层第二端被抬高的高度值与结构层第二端被抬高的高度值的设计标准进行比对,获取刻蚀工艺是否满足设计目标。
可选的,所述结构层第二端被抬高的高度值的设计标准为5.7微米至6.7微米。
可选的,测试的结构层第二端抬高的高度值在5.7微米至6.7微米内时,刻蚀工艺满足设计目标。
可选的,测试所述结构层第二端被抬高的高度值的方法为:测试自第一端至第二端结构层表面至衬底表面的距离值,获取所述距离值中的最大值和最小值,最大值和最小值之差即为结构层第二端被抬高的高度值。
可选的,当所述测试结构包括第二插塞时,采用刻蚀工艺去除第一牺牲层和第二牺牲层后,测试结构层第二端被抬高的高度值的方法为:获取第二插塞表面在z方向的第一位置数据,获取结构层第二端表面在z方向的第二位置数值,第一位置数据和第二位置数据之差即为结构层第二端被抬高的高度值。
可选的,还包括:提供多个测试结构;进行多次刻蚀工艺,分别使多个结构层第二端被抬高;对多个测试结构进行测试,测试多个结构层第二端被抬高的高度值;将多次测试的结构层第二端被抬高的高度值与结构层第二端被抬高的高度值的设计标准进行比对,获取多个刻蚀工艺是否满足设计目标。
可选的,还包括:提供多个测试结构;进行多次刻蚀工艺,使多个结构层第二端被抬高;对多个测试结构进行测试,测试多个结构层第二端被抬高的高度值;将多次测试的结构层第二端被抬高的高度值与结构层第二端被抬高的高度值的设计标准进行比对,获取多个刻蚀工艺是否满足设计目标。
可选的,获取多个刻蚀工艺是否满足设计标准的方法为:以不同的测试结构作为x轴,将各测试结构对应的结构层第二端被抬高的高度值作为y轴,建立图表,将测试的结构层第二端被抬高的高度值与结构层第二端被抬高的高度值的设计标准进行比对,获取多个刻蚀工艺是否满足设计目标。
可选的,采用湿法刻蚀工艺去除所述第一牺牲层。
可选的,所述湿法刻蚀工艺的刻蚀液体为氢氟酸溶液。
与现有技术相比,本发明的技术方案具有以下优点:
本发明提供的测试结构,结构层与第一牺牲层接触面具有应力,当刻蚀去除第一牺牲层后,结构层第一端被第一插塞固定在衬底表面,由于应力释放作用,结构层第二端被抬高。由于结构层第二端被抬高的高度值与刻蚀工艺的刻蚀速率具有一一对应关系,被抬高的高度值越大,刻蚀速率越大;因此,通过测试结构层第二端被抬高的高度值,将结构层第二端被抬高的高度值与设计标准进行比对,即可获取刻蚀工艺是否满足设计标准。因此,将刻蚀工艺的测试与MEMS器件建立起联系,直观的反应出刻蚀工艺的好坏,使得测试结构的可靠性和准确性提高。
进一步,结构层第二端还具有第二插塞,当采用所述测试结构进行测试时,将第二插塞表面在z方向的位置数据作为第一位置数据,结构层第二端表面在z方向的位置数据作为第二位置数据,第一位置数据和第二位置数据之差即为结构层第二端被抬起的高度。仅需测试两组位置数据,使得测试更加简单,有利于减少测试时间。
本发明提供的形成上述测试结构的方法中,结构层和第一牺牲层接触面具有应力,当刻蚀去除第一牺牲层后,结构层表面的应力得到释放,结构层第一端被第一插塞固定,使得结构层第二端被抬高。由于结构层第二端被抬高的高度值与刻蚀工艺具有对应关系,刻蚀速率越大,结构层第二端被抬高的高度值越大,因此,仅需测试结构层第二端被抬高的高度值,即可获取刻蚀工艺是否满足设计目标。本发明将测试与实际的MEMS器件建立起联系,使得测试的结果的可靠性和准确性提高。
进一步,在结构层第二端形成第二插塞,所述第二插塞顶部与结构层表面齐平;后续在采用上述测试结构进行测试时,获取第二插塞顶部在z方向的位置为第一位置数据,获取结构层第二端表面在z方向的位置为第二位置数据,第一位置数据和第二位置数据之差即为结构层第二端被抬高的高度值。因此,进行检测两组数据,即可获得结构层第二端被抬高的高度值,从而获取刻蚀工艺是否满足设计目标,测试简单快捷。
本发明提供的采用上述测试结构进行测试的方法,在去除第一牺牲层后,通过测试结构层第二端被抬高的高度值,获取刻蚀工艺是否满足设计目标;本发明将测试刻蚀工艺与MEMS器件建立起直接的联系,使得测试方法与器件更匹配,提高测试的可靠性。
进一步,本发明测试结构层第二端被抬高的高度值的方法为:在进行刻蚀工艺后,测试第二插塞表面在z方向的位置数据为第一位置数据,测试结构层第二端表面在z方向的位置数据为第二位置数据,通过第一位置数据和第二位置数据之差获取结构层第二端被抬高的高度值,通过将测试获取的结构层第二端被抬高的高度值与设计标准进行比对,直观的反应出刻蚀工艺是否满足设计目标,且测试方法简单,有利于减少测试时间。
更进一步,本发明的测试方法中,提供多个测试结构,对多个结构层第二端被抬高的高度值进行测试;以不同的测试结构作为x轴,各测试结构对应的结构层第二端被抬高的高度值作为y轴,建立起图表,直观的获取多个刻蚀工艺是否满足设计目标,从而及时调整刻蚀工艺,改变刻蚀速率,提高器件生产效率。
附图说明
图1为一实施例提供的测试方法的流程示意图;
图2为一实施例提供的测试结构的结构示意图;
图3为另一实施例提供的测试结构的结构示意图;
图4为一实施例提供的形成测试结构的方法的流程示意图;
图5为采用一实施例提供的测试结构进行测试的流程示意图;
图6为一实施例提供的测试结构中结构层第二端被抬高的结构示意图;
图7为另一实施例提供的测试结构中结构层第二端被抬高的结构示意图。
具体实施方式
由背景技术可知,现有技术提供的测试方法的可靠性差准确度低,且无法真实可靠的反映出刻蚀工艺对MEMS器件的影响。
请参考图1,图1为一种测试方法的流程示意图:步骤S101、提供待进行释放工艺的MEMS器件,所述MEMS器件包括:衬底、位于衬底表面的牺牲层、位于牺牲层表面的结构层;步骤S102、所述牺牲层具有第一端和与第一端相对的第二端,记录所述第一端的位置,获取第一位置数据;步骤S103、采用湿法刻蚀工艺刻蚀所述牺牲层的第一端,进行MEMS器件的释放工艺,结构层进行应力释放而抬高;步骤S104、释放工艺完成后,所述牺牲层具有第二端和与第二端相对的第三端,记录所述第三端的位置,获取第二位置数据,且记录湿法刻蚀时间,获取进行释放工艺的时间t;步骤S105、获取牺牲层被刻蚀的厚度(Length),所述厚度由第一位置数据和第二位置数据进行比较来获得,释放工艺的湿法刻蚀速率(etch rate)由厚度和时间的比值得到,即,etch rate=Length/t。
上述方法通过在二维结构上进行湿法刻蚀速率的测试,湿法刻蚀速率直接影响着结构层抬高的高度;具体的,若湿法刻蚀速率过大,造成牺牲层过刻蚀,则结构层抬高的高度值过大,MEMS器件不满足设计标准;若湿法刻蚀速率过小,造成牺牲层刻蚀不足,则结构层抬高的高度值过小,MEMS器件也不满足设计标准。
然而,由于工艺偏差,会造成牺牲层材料的厚度和湿法刻蚀速率的差异,覆盖在牺牲层表面的结构层的形貌也会影响湿法刻蚀速率,因此湿法刻蚀速率难以通过简单的计算来确定,测试湿法刻蚀速率的可靠性和准确性较低。
而且,上述测试方法是在认为结构层抬高的高度与湿法刻蚀速率具有严格的一一对应关系的前提下进行的,认定湿法刻蚀速率在某一设计标准之内时,结构层被抬高的高度也是满足设计标准的;然而,在实际的工艺过程中,湿法刻蚀速率与结构层被抬高的高度并非完全为一一对应关系的,通过上述测试湿法刻蚀速率的方法不能直观有效的反应出湿法刻蚀速率是否与设计目标相匹配,上述测试方法可靠性和准确性差。
为解决上述问题,本发明提供一种测试结构,包括:衬底,所述衬底表面具有第一牺牲层;位于所述第一牺牲层表面的结构层,所述结构层具有第一端和与所述第一端相对的第二端,所述结构层材料的晶格常数与第一牺牲层材料的晶格常数不同,且所述结构层与第一牺牲层接触的表面具有应力;位于所述结构层第一端的第一插塞,所述第一插塞贯穿所述结构层和第一牺牲层并位于衬底表面,且所述第一插塞的材料与第一牺牲层材料不同。
其中,由于所述结构层与第一牺牲层接触的表面具有应力,当湿法刻蚀工艺将第一牺牲层去除后,所述结构层会因为应力被释放而发生抬高,而结构层第一端具有第一插塞,所述第一插塞固定结构层的第一端,防止结构层第一端相对与衬底发生移动,结构层的第二端被提高。
若刻蚀速率过快,则第一牺牲层被去除的量过多,导致结构层释放的应力过大,造成结构层第二端被抬高的高度值过大;若刻蚀速率过小,则第一牺牲层被去除的量过少,导致结构层释放的应力过小,造成结构层第二端被抬高的高度值过小。因此,刻蚀工艺或刻蚀速率是否满足设计目标关系到MEMS器件是否满足设计需求。
由于结构层的第一端保持不变,结构层的第二端被抬高,因此,结构层的第一端和第二端之间的相对位置发生变化。通过测试自第一端至第二端结构层表面至衬底表面的距离值,获取所述距离值中的最大值和最小值,所述最大值和最小值之差即为结构层第二端被抬高的高度值,通过将获取的结构层第二端抬高的高度值与结构层第二端抬高的设计标准值进行比对,即可获取湿法刻蚀工艺是否满足,将刻蚀速率与MEMS器件建立起直接的关系,使得测试的刻蚀速率可靠性增强,测试结果更为准确。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图2为本发明实施例所述的测试结构示意图,所述测试结构包括:
衬底200,所述衬底200表面具有第一牺牲层202,所述衬底200和第一牺牲层202之间具有介质层201;
位于所述第一牺牲层202表面的结构层203,所述结构层203具有第一端I和与所述第一端I相对的第二端II,所述结构层203材料的晶格常数与第一牺牲层202材料的晶格常数不同,且所述结构层203与第一牺牲层202接触的表面具有应力;
位于所述结构层203第一端I的第一插塞204,所述第一插塞204贯穿所述结构层203和第一牺牲层202并位于衬底200表面,且所述第一插塞204的材料与第一牺牲层202材料不同。
本实施例提供的测试结构还包括:位于所述结构层203内的第二插塞205,所述第二插塞205贯穿所述结构层203的第二端II,且所述第二插塞205贯穿所述结构层203和第一牺牲层202并位于衬底200表面,且所述第二插塞205的材料与第一牺牲层202材料不同;位于所述结构层203内的开口,所述开口暴露出第二插塞205的侧壁表面和第一牺牲层202表面,且所述开口内具有第二牺牲层206。
以下将对本实施例提供的测试结构进行详细的说明。
本实施例中,所述衬底200包括:半导体基底、位于半导体基底表面或内部的半导体器件、用于电连接所述半导体器件的导电互连结构、以及用于电隔离所述半导体器件和导电互连结构的绝缘层;其中,所述半导体基底包括:硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或III-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等);所述半导体器件包括MEMS器件,例如压力传感器等。在另一实施例中,所述衬底200即半导体基底,所述介质层201位于所述半导体基底表面
所述介质层201的材料为氧化硅、氮化硅或氮氧化硅,所述介质层201的表面平坦,能够用于支撑所述第一牺牲层202和结构层203,且所述介质层201用于电隔离所述第一牺牲层202与位于衬底200内的半导体器件。在本发明其他实施例中,在衬底表面也可以不形成介质层。
在采用所述测试结构进行测试之前,需要去除部分第一牺牲层202。通常的,采用湿法刻蚀工艺去除所述第一牺牲层202,因此所述第一牺牲层202的材料需要与结构层203的材料不同,从而使所述第一牺牲层202和结构层203之间具有刻蚀选择性,在去除第一牺牲层202的过程中,不会损伤结构层203的形貌,从而提高测试结果的可靠性。而且,为了在去除所述第一牺牲层202之后,能够使所述结构层203的第二端II因发生应力释放而抬高,所述第一牺牲层202的材料与所述结构层203的材料之间的晶格常数不同,从而产生晶格失配,使所述结构层203与第一牺牲层202相接触的表面具有应力,从而在去除第一牺牲层202之后,能够使所述结构层203与第一牺牲层202相接触表面的应力被释放,以实现结构层203的第二端II被抬高。
上述释放应力的量与第一牺牲层202被去除的量成正比,也就是说,结构层203第二端II抬高的高度值与湿法刻蚀工艺的刻蚀速率成正比;湿法刻蚀速率越大,第一牺牲层202被去除的越多,结构层203释放的应力越大,结构层203第二端II被抬高的高度值越大;湿法刻蚀速率越小,第一牺牲层202被去除的越少,结构层203释放的应力越小,结构层203第二端II被抬高的高度值越小。因此在去除第一牺牲层202之后,通过检测所述结构层203的第二端II被抬高的高度值是否在设计标准之内,即可获得湿法刻蚀工艺的刻蚀速率是否满足设计目标,将湿法刻蚀工艺与MEMS器件建立起联系,直观的反应出湿法刻蚀工艺是否满足设计目标,从而提高测试的可靠性和准确性。
在本实施例中,所述第一牺牲层202的材料为锗,所述结构层203的材料为锗化硅,锗的晶格常数大于硅化锗的晶格常数,使得结构层203与第一牺牲层202接触面具有应力。
所述结构层203通过选择性外延沉积工艺形成于第一牺牲层202表面,使第一牺牲层202与结构层203之间产生晶格失配,则所述结构层203与第一牺牲层202相接触的表面具有平行于衬底200表面方向的应力。在去除所述第一牺牲层202之后,所述结构层203的应力被释放,从而使所述结构层203第二端II被抬高。
在另一实施例中,所述第一牺牲层的材料为锗化硅,所述结构层的材料为硅;或者,所述第一牺牲层的材料为硅,所述结构层的材料为碳化硅。
所述第一插塞204的作用为:固定结构层203的第一端I,防止在刻蚀去除第一牺牲层202时,结构层203的第一端I被抬高,从而避免结构层203第一端I与衬底200的相对位置发生变化。所述第一插塞204的数量大于或等于1,所述第一插塞204的数量大于1时,第一插塞204固定结构层203第一端I的固定能力越强。
第一插塞204的材料与第一牺牲层202的材料不同,选择与结构层203相同的材料作为第一插塞204的材料。本实施例中,所述第一插塞204的材料为锗化硅。在另一实施例中,第一插塞的材料为碳化硅。
本实施例中,第二插塞205和第一插塞204的材料相同,第二牺牲层206和第一牺牲层202的材料相同。所述第二插塞205顶部与结构层203表面齐平,所述第二插塞205的作用为:在去除第二牺牲层206和第一牺牲层202后,获取第二插塞205顶部在z方向(z方向为垂直于衬底表面的方向)的位置数据为第一位置数据,获取结构层203第二端II在z方向的位置数据为第二位置数据,第一位置数据和第二位置数据之差即为结构层203第二端II被抬高的高度值,通过将测试的结构层203第二端II被抬高的高度值与设计标准值进行比对,即可获取刻蚀工艺是否满足设计目标。因此,只需测试两个位置数据,即可获取结构层203第二端II被抬高的高度值,使得测试更加快捷方便。
在另一实施例中,请参考图3,图3为另一实施例提供的测试结构的示意图。该实施例与上一实施例提供的测试结构的不同之处在于,所述结构层203内不具有第二插塞,且所述结构层203内不具有开口和第二牺牲层。
本实施例的测试结构中,由于结构层203与第一牺牲层202接触的表面具有应力,当所述第一牺牲层202被部分去除后,由于应力释放,结构层第二端II被抬高,而所述结构层203第一端I通过第一插塞204固定在介质层201内。
由于所述结构层203第一端I和第二端II在垂直于衬底200表面的z方向的相对位置发生变化;通过测试自第一端I至第二端II结构层203表面至衬底200表面的距离值,获取所述距离值中的最大值和最小值,最大值和最小值之差即为结构层203第二端II被抬高的高度值,通过将测试得到的结构层203第二端II被抬高的高度值与结构层第二端被抬高的高度值的设计标准进行比对,即可获取刻蚀第一牺牲层202的工艺是否满足设计目标,且检测刻蚀工艺的刻蚀速率的可靠性和准确性高,将测试与MEMS器件建立直接的联系,能直观的反应出刻蚀工艺是否满足器件的设计标准。
相应的,本发明的实施例还提供一种形成上述测试结构的方法,请继续参考图2、图4,图4是形成本发明实施例所述的测试结构的流程示意图,包括:
步骤S201、提供衬底200,所述衬底200表面形成有第一牺牲层202。
本实施例中,所述衬底200包括:半导体基底、位于半导体基底表面或内部的半导体器件、用于电连接所述半导体器件的导电互连结构、以及用于电隔离所述半导体器件和导电互连结构的绝缘层。
在衬底200和第一牺牲层202之间形成介质层201。所述介质层201的材料为氧化硅、氮化硅或氮氧化硅,所述介质层201的形成工艺为化学气相沉积工艺。本实施例中,所述第一牺牲层202的材料为锗,所述第一牺牲层202的形成工艺为化学气相沉积工艺。
步骤S202、在所述第一牺牲层202表面形成结构层203,所述结构层203具有第一端I和与所述第一端I相对的第二端II,所述结构层203材料的晶格常数与第一牺牲层202材料的晶格常数不同,且所述结构层203与第一牺牲层202接触的表面具有应力。
本实施例中,所述结构层203的材料为锗化硅。所述结构层203的形成工艺为选择性外延。所述结构层203和第一牺牲层202材料的晶格常数不同,因此在结构层203和第一牺牲层202之间产生晶格失配而形成应力。
步骤S203、在所述结构层203第一端I形成第一插塞204,所述第一插塞204贯穿所述结构层203和第一牺牲层202并位于衬底200表面,且所述第一插塞204材料与第一牺牲层202材料不同。
所述第一插塞204的作用为:固定结构层203的第一端I,防止在应力释放后,结构层203的第一端I与衬底200的相对位置发生变化。
本实施例中,所述第一插塞204的材料为锗化硅。
作为一个实施例,所述第一插塞204的形成步骤包括:采用各向异性刻蚀工艺对结构层203第一端I进行刻蚀形成凹槽,所述凹槽暴露出介质层201表面;采用沉积工艺形成填充满所述凹槽的插塞膜;采用CMP工艺去除位于结构层203表面的插塞膜,形成位于结构层203第一端I的第一插塞204。
需要说明的是,所述第一插塞204的数量大于或等于1,当第一插塞204的数量大于1时,第一插塞204固定结构层203第一端I的固定能力增强。还需要说明的是,所述第一插塞204可以位于介质层201表面、位于介质层201内或位于衬底200表面。当所述第一插塞204位于衬底200表面时,所述第一插塞204固定结构层203第一端I的能力最优。
步骤S204、在所述结构层203内形成第二插塞205,所述第二插塞205顶部与结构层203表面齐平,所述第二插塞205贯穿所述结构层203的第二端II,且所述第二插塞205贯穿所述结构层203和第一牺牲层202且位于衬底200表面,所述第二插塞205的材料与第一牺牲层202材料不同。
本实施例中,所述第二插塞205的材料为锗化硅。所述第二插塞205的作用为:在进行测试时,获取第二插塞205表面在z方向的位置数据第一位置数据;获取结构层203第二端II表面在z方向的位置数据作为第二位置数据,第一位置数据和第二位置数据之差即为结构层203第二端II被抬高的高度值。第二插塞205的形成,使得测试更为简单快捷。
所述第二插塞205可以与第一插塞204在同一工艺步骤中形成。
步骤S205、在所述结构层203内形成开口,所述开口暴露出第二插塞205的侧壁表面和第一牺牲层202的表面,且在所述开口内形成第二牺牲层206。
所述第二牺牲层206的材料与第一牺牲层202的材料相同。本实施例中,所述第二牺牲层206的材料为锗,采用选择性外延工艺形成所述第二牺牲层206。
需要说明的是,在本发明其他实施例中,可以不进行步骤S24和步骤S25。
本实施例的形成方法中,由于所形成的结构层与第一牺牲层接触的表面具有应力,当采用湿法刻蚀工艺将部分第一牺牲层去除后,结构层的第二端被抬高;而所述结构层的第一端形成有位于介质层表面的第一插塞,因此,能够使所述结构层的第一端相对于衬底固定。
由于结构层第二端被抬高的高度值与湿法刻蚀工艺的刻蚀速率成正比,湿法刻蚀速率越大,第一牺牲层被刻蚀去除的越多,释放的应力越大,结构层第二端被抬高的高度值越大;湿法刻蚀速率越小,第一牺牲层被刻蚀去除的越少,释放的应力越小,结构层第二端被抬高的高度值越小。因此,当结构层第二端被抬高后,仅需测试结构层第二端被抬高的高度值,将测试的结构层第二端被抬高的高度值与设计标准进行比对,即可获取刻蚀工艺是否满足设计目标。因此,采用上述方法形成的测试结构进行测试时,检测结构更准确可靠性更高,且测试刻蚀工艺与实际的MEMS器件建立起直接的联系,可直观的反应出刻蚀工艺是否满足设计目标。
相应的,本发明还提供一种采用上述测试结构进行测试的方法,图5是采用本发明实施例的测试结构进行测试的流程示意图,包括:
步骤S301,采用刻蚀工艺去除所述第一牺牲层,释放结构层与第一牺牲层接触面处的应力,结构层的第二端被抬高;
步骤S302,测试所述结构层第二端被抬高的高度值;
步骤S303,将测试得到的第二端被抬高的高度值与结构层第二端被抬高的高度值的设计标准进行比对,获取刻蚀工艺是否满足设计目标。
以下将对所述测试方法进行说明。
请参考图2及图6,图6是去除第一牺牲层202后结构层203第二端II被抬高的示意图,并执行步骤S301。
在去除第一牺牲层202之前,去除第二牺牲层206;所述第二牺牲层206和第一牺牲层202的材料相同,因此第二牺牲层206对测试结果的可靠性无影响。所述刻蚀工艺为各向同性的刻蚀工艺。本实施例中,采用湿法刻蚀工艺去除所述第一牺牲层202。
在去除第一牺牲层202之后,结构层203的应力得到释放,结构层203的第二端II被抬高,且结构层203的第一端I通过第一插塞204被固定。在与衬底200表面垂直的z方向上,结构层203第二端II的表面的位置发生变化,而第二插塞205表面在z方向上的位置对应于结构层203第二端II被抬高前的位置数据。
在另一实施例中,请参考图3及图7,图7是图3去除第一牺牲层202后结构层203第二端II被抬高的示意图,结构层203第二端II不具有第二插塞。
请继续参考图6,并执行步骤S302,测试所述结构层203第二端II被抬高的高度值h。
具体的,本实施例中,测试结构包括第二插塞205,结构层203第二端II内形成有第二插塞205,测试结构层203第二端II被抬高的高度值h的方法为:获取第二插塞204表面在z方向的第一位置数据,获取结构层203第二端II表面在z方向的第二位置数据,第一位置数据和第二位置数据只差即为结构层203第二端II被抬高的高度值h。本实施例的测试方法只需测试两组数据即可获取结构层203第二端II被抬高的高度值h,测试方法简单快捷,并且与MEMS器件建立直接的联系,使得测试结果更准确,更直观的反应出刻蚀工艺是否满足设计目标。
在另一实施例中,请参考图7,测试结构不包括第二插塞,则测试结构层203第二端II被抬高的高度值的方法为:测试自第一端I至第二端II结构层203表面至衬底200表面的距离值,获取所述距离值中的最大值和最小值,最大值和最小值之差即为结构层203第二端II被抬高的高度值。
作为一个实施例,测试结构层203第二端II被抬高的高度值h的测试设备为Veeco测试平台。
执行步骤S303,将测试得到的结构层203第二端II被抬高的高度值h与结构层第二端被抬高的高度值H的设计标准进行比对,获取刻蚀工艺是否满足设计目标。
由于结构层203第二端II被抬高的高度值h与释放的应力大小有关,释放的应力越大,结构层203第二端II被抬高的高度值h越大;而释放的应力大小与第一牺牲层202被刻蚀去除的量成正比,所述第一牺牲层202被刻蚀去除的量与刻蚀速率成正比;因此,通过测试结构层203第二端II被抬高的高度值h是否在设计标准H内,即可直观有效的测试刻蚀工艺是否满足设计目标,将MEMS器件与刻蚀工艺建立直接的联系,直观的反应出形成的MEMS器件是否满足需求。
具体的,所述结构层第二端被抬高的高度值H的设计标准为5.7微米至6.7微米。当测试得到的结构层203第二端II被抬高的高度值h在5.7微米至6.7微米时,刻蚀工艺满足设计目标。
需要说明的是,本发明的测试方法还包括:提供多个测试结构;进行多次刻蚀工艺,分别使多个结构层第二端被抬高;对多个测试结构进行测试,测试多个结构层第二端被抬高的高度值;将多次测试的结构层第二端被抬高的高度值与结构层第二端被抬高的高度值的设计标准进行比对,获取多个刻蚀工艺是否满足设计目标。
作为一个实施例,获取多个刻蚀工艺是否满足设计目标的方法为:以不同的测试结构作为x轴,将各测试结构对应的结构层第二端被抬高的高度值作为y轴,建立图表,将测试的结构层第二端被抬高的高度值与结构层第二端被抬高的高度值的设计标准进行比对,获取多个刻蚀工艺是否满足设计标准。
通过建立图表获取多个刻蚀工艺是否满足设计标准,可以通过图表判断刻蚀工艺的变化,当测试的结构层第二端被抬高的高度值不在设计标准之内时,及时调整刻蚀工艺,改变刻蚀速率。若图表中y轴的数据均在设计标准之内,则说明刻蚀工艺满足设计目标,形成的MEMS器件满足需求;若图表中y轴的数据偏离设计标准,则说明刻蚀工艺与设计目标不符,需要及时调整刻蚀工艺。
本发明的测试方法中,在去除第一牺牲层后,通过测试结构层第二端II被抬高的高度值,获取刻蚀工艺是否满足设计目标;本发明将测试刻蚀工艺与MEMS器件建立起直接的联系,使得测试方法与器件更匹配,提高测试的可靠性。
并且,本发明测试结构层第二端被抬高的高度值的方法为:在进行刻蚀工艺后,测试第二插塞表面在z方向的位置数据为第一位置数据,测试结构层第二端II表面在z方向的位置数据为第二位置数据,通过第一位置数据和第二位置数据之差获取结构层第二端II被抬高的高度值,通过将测试获取的结构层第二端II被抬高的高度值与设计标准进行比对,直观的反应出刻蚀工艺是否满足设计目标,且测试方法简单,有利于减少测试时间。
同时,本发明的测试方法中,提供多个测试结构,对多个结构层第二端被抬高的高度值进行测试;以不同的测试结构作为x轴,各测试结构对应的结构层第二端被抬高的高度值作为y轴,建立图表,直观的获取多个刻蚀工艺是否满足设计目标,从而及时调整刻蚀工艺,改变刻蚀速率,提高器件生产效率。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (17)
1.一种测试结构,其特征在于,包括:
衬底,所述衬底表面具有第一牺牲层;
位于所述第一牺牲层表面的结构层,所述结构层具有第一端和与所述第一端相对的第二端,所述结构层材料的晶格常数与第一牺牲层材料的晶格常数不同,且所述结构层与第一牺牲层接触的表面具有应力;
位于所述结构层第一端的第一插塞,所述第一插塞贯穿所述结构层和第一牺牲层并位于衬底表面,且所述第一插塞的材料与第一牺牲层材料不同。
2.根据权利要求1所述的测试结构,其特征在于,所述第一牺牲层的材料为锗,所述结构层和第一插塞的材料为锗化硅。
3.根据权利要求1所述的测试结构,其特征在于,所述第一牺牲层的材料为硅,所述结构层和第一插塞的材料为碳化硅。
4.根据权利要求1所述的测试结构,其特征在于,还包括:位于所述结构层内的第二插塞,所述第二插塞顶部与结构层表面齐平,所述第二插塞贯穿所述结构层的第二端,且所述第二插塞贯穿所述结构层和第一牺牲层并位于衬底表面,所述第二插塞的材料与第一牺牲层材料不同;位于所述结构层内的开口,所述开口暴露出第二插塞的侧壁表面和第一牺牲层表面,且所述开口内具有第二牺牲层,所述第二牺牲层与第一牺牲层材料相同。
5.根据权利要求1所述的测试结构,其特征在于,所述衬底和第一牺牲层之间具有介质层。
6.根据权利要求5所述的测试结构,其特征在于,所述介质层的材料为氧化硅。
7.一种如权利要求1至6任一项测试结构的形成方法,其特征在于,包括:
提供衬底,所述衬底表面形成有第一牺牲层;
在所述第一牺牲层表面形成结构层,所述结构层具有第一端和与所述第一端相对的第二端,所述结构层材料的晶格常数与第一牺牲层材料的晶格常数不同,且所述结构层与第一牺牲层接触的表面具有应力;
在所述结构层第一端形成第一插塞,所述第一插塞贯穿所述结构层和第一牺牲层并位于衬底表面,且所述第一插塞材料与第一牺牲层材料不同。
8.根据权利要求7所述的测试结构的形成方法,其特征在于,还包括:在所述结构层内形成第二插塞,所述第二插塞顶部与结构层表面齐平,所述第二插塞贯穿所述结构层的第二端,且所述第二插塞贯穿所述结构层和第一牺牲层并位于衬底表面,所述第二插塞的材料与第一牺牲层材料不同;在所述结构层内形成开口,所述开口暴露出第二插塞的侧壁表面和第一牺牲层表面,且在所述开口内形成第二牺牲层,所述第二牺牲层与第一牺牲层材料相同。
9.一种采用如权利要求1至6任一项测试结构进行测试的测试方法,其特征在于,包括:
采用刻蚀工艺去除所述第一牺牲层,释放结构层与第一牺牲层接触面处应力,结构层的第二端被抬高;
测试所述结构层第二端被抬高的高度值;
将测试得到的结构层第二端被抬高的高度值与结构层第二端被抬高的高度值的设计标准进行比对,获取刻蚀工艺是否满足设计目标。
10.根据权利要求9所述的测试方法,其特征在于,所述结构层第二端被抬高的高度值的设计标准为5.7微米至6.7微米。
11.根据权利要求10所述的测试方法,其特征在于,测试的结构层第二端抬高的高度值在5.7微米至6.7微米内时,刻蚀工艺满足设计目标。
12.根据权利要求9所述的测试方法,其特征在于,测试所述结构层第二端被抬高的高度值的方法为:测试自第一端至第二端结构层表面至衬底表面的距离值,获取所述距离值中的最大值和最小值,最大值和最小值之差即为结构层第二端被抬高的高度值。
13.根据权利要求9所述的测试方法,其特征在于,当所述测试结构包括第二插塞时,采用刻蚀工艺去除第一牺牲层和第二牺牲层后,测试结构层第二端被抬高的高度值的方法为:获取第二插塞表面在z方向的第一位置数据,获取结构层第二端表面在z方向的第二位置数值,第一位置数据和第二位置数据之差即为结构层第二端被抬高的高度值。
14.根据权利要求9所述的测试方法,其特征在于,还包括:提供多个测试结构;进行多次刻蚀工艺,分别使多个结构层第二端被抬高;对多个测试结构进行测试,测试多个结构层第二端被抬高的高度值;将多次测试的结构层第二端被抬高的高度值与结构层第二端被抬高的高度值的设计标准进行比对,获取多个刻蚀工艺是否满足设计目标。
15.根据权利要求14所述的测试方法,其特征在于,获取多个刻蚀工艺是否满足设计标准的方法为:以不同的测试结构作为x轴,将各测试结构对应的结构层第二端被抬高的高度值作为y轴,建立图表,将测试的结构层第二端被抬高的高度值与结构层第二端被抬高的高度值的设计标准进行比对,获取多个刻蚀工艺是否满足设计目标。
16.根据权利要求9所述的测试方法,其特征在于,采用湿法刻蚀工艺去除所述第一牺牲层。
17.根据权利要求16所述的测试方法,其特征在于,所述湿法刻蚀工艺的刻蚀液体为氢氟酸溶液。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310745522.XA CN104743495B (zh) | 2013-12-30 | 2013-12-30 | 用于测试刻蚀工艺的测试结构及其形成方法、测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310745522.XA CN104743495B (zh) | 2013-12-30 | 2013-12-30 | 用于测试刻蚀工艺的测试结构及其形成方法、测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104743495A true CN104743495A (zh) | 2015-07-01 |
CN104743495B CN104743495B (zh) | 2017-02-22 |
Family
ID=53583872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310745522.XA Active CN104743495B (zh) | 2013-12-30 | 2013-12-30 | 用于测试刻蚀工艺的测试结构及其形成方法、测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104743495B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110767629A (zh) * | 2019-10-30 | 2020-02-07 | 中国科学院微电子研究所 | 用于测量不同材料的蚀刻选择比的结构及方法 |
CN117222860A (zh) * | 2021-04-28 | 2023-12-12 | 应用材料公司 | 用于测量蚀刻参数的多反射测量法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1374249A (zh) * | 2002-04-19 | 2002-10-16 | 清华大学 | 一种弯曲悬臂梁执行器及其制作方法 |
US20050032266A1 (en) * | 2003-08-01 | 2005-02-10 | Tamito Suzuki | Micro structure with interlock configuration |
JP2008203102A (ja) * | 2007-02-20 | 2008-09-04 | Osaka Univ | 片持ち梁及び力センサの製造方法 |
CN101493389A (zh) * | 2009-01-20 | 2009-07-29 | 南京师范大学 | 基于谐振频率法在线测量mems薄膜杨氏模量的方法 |
CN101713866A (zh) * | 2008-10-08 | 2010-05-26 | 侯继东 | 一种可调反射式装置 |
-
2013
- 2013-12-30 CN CN201310745522.XA patent/CN104743495B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1374249A (zh) * | 2002-04-19 | 2002-10-16 | 清华大学 | 一种弯曲悬臂梁执行器及其制作方法 |
US20050032266A1 (en) * | 2003-08-01 | 2005-02-10 | Tamito Suzuki | Micro structure with interlock configuration |
JP2008203102A (ja) * | 2007-02-20 | 2008-09-04 | Osaka Univ | 片持ち梁及び力センサの製造方法 |
CN101713866A (zh) * | 2008-10-08 | 2010-05-26 | 侯继东 | 一种可调反射式装置 |
CN101493389A (zh) * | 2009-01-20 | 2009-07-29 | 南京师范大学 | 基于谐振频率法在线测量mems薄膜杨氏模量的方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110767629A (zh) * | 2019-10-30 | 2020-02-07 | 中国科学院微电子研究所 | 用于测量不同材料的蚀刻选择比的结构及方法 |
CN110767629B (zh) * | 2019-10-30 | 2021-07-06 | 中国科学院微电子研究所 | 用于测量不同材料的蚀刻选择比的结构及方法 |
CN117222860A (zh) * | 2021-04-28 | 2023-12-12 | 应用材料公司 | 用于测量蚀刻参数的多反射测量法 |
Also Published As
Publication number | Publication date |
---|---|
CN104743495B (zh) | 2017-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105448642A (zh) | 半导体结构的形成方法 | |
US20110221455A1 (en) | Micromechanical component and method for its production | |
CN100578748C (zh) | 悬臂式探针以及制造该悬臂式探针的方法 | |
CN104280161A (zh) | 压力传感器及其形成方法 | |
CN104944359A (zh) | Mems器件及其形成方法 | |
CN102842518B (zh) | 多晶硅假栅移除后的监控方法 | |
CN104743495A (zh) | 用于测试刻蚀工艺的测试结构及其形成方法、测试方法 | |
CN103607687A (zh) | 一种mems麦克风缺陷监控结构及其制造方法 | |
CN104944360A (zh) | Mems器件及其形成方法 | |
US9377582B2 (en) | Substrate, related device, and related manufacturing method | |
CN104003350B (zh) | 一种体硅谐振式压力传感器的圆片级真空封装方法 | |
CN104743505A (zh) | 一种运动传感器的制备方法 | |
CN103822948A (zh) | 半导体器件的测试方法 | |
CN109721021B (zh) | 一种mems器件及制备方法、电子装置 | |
CN103824802B (zh) | 半导体结构的形成方法 | |
CN102616731B (zh) | Mems器件的制造方法 | |
CN102810491B (zh) | 后栅工艺移除多晶硅假栅制程的监控方法 | |
CN109166868A (zh) | 一种阵列基板及其制备方法、显示面板 | |
CN106093471B (zh) | 一种含有自检测功能的面内压阻式加速度传感器及其制造方法 | |
CN107973266B (zh) | 一种mems器件及制备方法、电子装置 | |
CN108203075B (zh) | 一种mems器件及其制备方法、电子装置 | |
US10775253B2 (en) | Method for producing a micromechanical component with an exposed pressure sensor device and micromechanical component | |
CN104089572A (zh) | 一种利用电容变化检测刻蚀侧壁粗糙的方法 | |
CN105439074A (zh) | 空腔薄膜及其制造方法 | |
CN104201131A (zh) | 评估多晶硅栅极缺失缺陷的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |