CN104900515A - 一种半导体器件蚀刻方法及半导体器件形成方法 - Google Patents
一种半导体器件蚀刻方法及半导体器件形成方法 Download PDFInfo
- Publication number
- CN104900515A CN104900515A CN201410084245.7A CN201410084245A CN104900515A CN 104900515 A CN104900515 A CN 104900515A CN 201410084245 A CN201410084245 A CN 201410084245A CN 104900515 A CN104900515 A CN 104900515A
- Authority
- CN
- China
- Prior art keywords
- etching
- semiconductor device
- engraving method
- etching fluid
- fluid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005530 etching Methods 0.000 title claims abstract description 94
- 238000000034 method Methods 0.000 title claims abstract description 49
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 230000015572 biosynthetic process Effects 0.000 title abstract description 4
- 239000012530 fluid Substances 0.000 claims abstract description 45
- 238000001514 detection method Methods 0.000 claims abstract description 17
- 239000011248 coating agent Substances 0.000 claims description 23
- 238000000576 coating method Methods 0.000 claims description 23
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims description 17
- 239000007789 gas Substances 0.000 claims description 14
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims description 8
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 4
- 239000000460 chlorine Substances 0.000 claims description 4
- 229910052801 chlorine Inorganic materials 0.000 claims description 4
- 238000010790 dilution Methods 0.000 claims description 4
- 239000012895 dilution Substances 0.000 claims description 4
- 239000000428 dust Substances 0.000 claims description 4
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 8
- 210000000438 stratum basale Anatomy 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供的一种半导体器件蚀刻方法及半导体器件形成方法，包括：主蚀刻流程、至少一次副蚀刻流程，在所述主蚀刻流程中，半导体器件基底层上的氧化物层上形成多晶层，通过第一蚀刻流体对多晶层蚀刻，在满足预设的第一次蚀刻终点侦测条件时，结束主蚀刻流程在所述多晶层残留有第一预设厚度，而所述副蚀刻流程中，通过第二蚀刻流体对所述残留的多晶层进行蚀刻，所述第二蚀刻流体的蚀刻速率慢于所述第一蚀刻流体，在满足预设的第二次蚀刻终点侦测条件时，结束所述副蚀刻流程，所述氧化物层残留有第二预设厚度，从而增加了对氧化物层蚀刻量的可调节范围，同时无需更改主蚀刻步骤，调节下层的氧化物层厚度亦不会影响蚀刻形貌。
Description
技术领域
本发明涉及半导体工艺技术领域，特别是涉及一种半导体器件蚀刻方法及半导体器件形成方法。
背景技术
多晶硅蚀刻过程中，主蚀刻步骤(MainEtching)通常采用EPD（蚀刻终点侦测）方式再加上一定量的过蚀刻确保硅蚀刻干净，而主蚀刻步骤的蚀刻特性也固定了半导体器件下层的氧化物层（under-layerOxide或ONO）的厚度。
现有的半导体制造（FAB）的蚀刻工序中，虽然有调节终点侦测方式对于所述氧化物层进行蚀刻范围调节的功能，但可调节范围太小只有（即“埃”，10的负10次方米），非常有限；而如果通过修改主蚀刻步骤来调节所述氧化物层的厚度，可能会影响到现有的蚀刻形貌，且需要耗费大量人力及时间对新程式进行调试、验证。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体器件蚀刻方法及形成方法，以解决上述蚀刻可调节性差的问题。
为实现上述目的及其他相关目的，本发明提供一种半导体器件蚀刻方法，包括：主蚀刻流程，包括：所述半导体器件的基底层上的氧化物层上形成多晶层；通过第一蚀刻流体对所述多晶层进行蚀刻；满足预设的第一次蚀刻终点侦测条件时，结束所述主蚀刻流程，所述多晶层残留有第一预设厚度；至少一次副蚀刻流程，包括：通过第二蚀刻流体对所述残留的多晶层进行蚀刻，其中，所述第二蚀刻流体的蚀刻速率慢于所述第一蚀刻流体；满足预设的第二次蚀刻终点侦测条件时，结束所述副蚀刻流程，所述氧化物层残留有第二预设厚度。
优选的，所述第一蚀刻流体及第二蚀刻流体为气体。
优选的，所述第一蚀刻流体为溴化氢比上氯气的配比大于5：1的蚀刻气体。
优选的，所述第二蚀刻流体为溴化氢、碳氟化合物及稀释性成分所组成的蚀刻气体。
优选的，所述第二蚀刻流体对所述多晶层和所述氧化物层的选择比为15：1。
优选的，所述氧化物层厚度大于100埃。
优选的，所述第二预设厚度指在所述氧化物层蚀刻损失0～80埃厚度后的残留厚度。
优选的，所述半导体器件为0.18微米嵌入式电可擦除只读存储器，所述第一预设厚度为500埃，所述第二预设厚度为40～120埃。
优选的，所述多晶层上有光阻层。
本发明还提供一种半导体器件形成方法，包括所述蚀刻方法。
如上所述，本发明提供的一种半导体器件蚀刻方法及半导体器件形成方法，包括：主蚀刻流程、至少一次副蚀刻流程，在所述主蚀刻流程中，半导体器件基底层上的氧化物层上形成多晶层，通过第一蚀刻流体对多晶层蚀刻，在满足预设的第一次蚀刻终点侦测条件时，结束主蚀刻流程在所述多晶层残留有第一预设厚度，而所述副蚀刻流程中，通过第二蚀刻流体对所述残留的多晶层进行蚀刻，所述第二蚀刻流体的蚀刻速率慢于所述第一蚀刻流体，在满足预设的第二次蚀刻终点侦测条件时，结束所述副蚀刻流程，所述氧化物层残留有第二预设厚度，从而增加了对氧化物层蚀刻量的可调节范围，同时无需更改主蚀刻步骤，调节下层的氧化物层厚度亦不会影响蚀刻形貌。
附图说明
图1为本发明的一种半导体器件蚀刻方法的实施例的流程示意图。
图2a及2b为本发明的一种半导体器件形成方法的原理图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1，本发明提供一种半导体器件蚀刻方法，包括：主蚀刻流程、副蚀刻流程。
所述主蚀刻流程，包括：
步骤S1：所述半导体器件的基底层（substrate）上的氧化物层上通过蚀刻形成多晶层；本实施例中，所述半导体器件为多晶硅材质，则多晶层为多晶硅层（Poly层）。
步骤S2：通过第一蚀刻流体对所述多晶层（即Poly层）进行蚀刻；
步骤S3：满足预设的第一次蚀刻终点侦测条件时，结束所述主蚀刻流程，所述多晶层残留有第一预设厚度；
所述副蚀刻流程，包括：
步骤S4：通过第二蚀刻流体对所述残留的多晶层进行蚀刻，其中，所述第二蚀刻流体的蚀刻速率慢于所述第一蚀刻流体；
步骤S5：满足预设的第二次蚀刻终点侦测条件时，结束所述副蚀刻流程，所述氧化物层残留有第二预设厚度。
需说明的，在本实施例中，所述第一次、第二次蚀刻终点侦测（EPD）的条件即分别为所述多晶层蚀刻掉一定蚀刻量而残留有第一预设厚度，所述氧化物层蚀刻掉一定蚀刻量而残留有第二预设厚度，这时就达到器件的蚀刻要求，可以算完成蚀刻流程了，但在其他实施例中，所述条件也可以另外设定，比如一些触发信号或者满足蚀刻完成某一图案的条件等，本领域技术人员均可据以按实际需求实现。
另外，所述副蚀刻流程可以不止一次，可以多次，仅需达成满足所述第二次蚀刻终点侦测的条件即可。
优选的，所述蚀刻为干法蚀刻，所述第一蚀刻流体及第二蚀刻流体为气体。
优选的，所述第一蚀刻流体为溴化氢比上氯气的配比大于5：1的蚀刻气体。
优选的，所述第二蚀刻流体为溴化氢、碳氟化合物及稀释性成分所组成的蚀刻气体。
优选的，所述氧化物层厚度大于100埃。
优选的，所述第二预设厚度指在所述氧化物层蚀刻损失0～80埃厚度后的残留厚度。
优选的，所述半导体器件为0.18微米嵌入式电可擦除只读存储器，所述第一预设厚度为500埃，所述第二预设厚度为40～120埃。
优选的，所述多晶层上有光阻层(或称掩膜层)。
需说明的是，本实施例中，所述第一蚀刻流体及第二蚀刻流体为气体，在其他实施例中也可以是液体，这只是干蚀刻法和湿蚀刻法的区别。
如图2a及图2b所示，用以具体说明本发明的半导体器件蚀刻方法的原理；
以0.18微米的嵌入式电可擦除只读存储器的蚀刻举例，在所述主蚀刻流程中，第一次蚀刻终点侦测（EPD），采用普通的主蚀刻气体，溴化氢/氯气（HBr/Cl2）的配比>5:1，可以比正常的EPD方式略早侦测到终点，该步蚀刻完成后，大部分区域的Poly层剩余第一预设厚度，大概500埃左右，蚀刻的基本形貌已经确定，蚀刻后如图2a所示。
在所述副蚀刻流程中，作第二次蚀刻终点侦测（EPD），选择的第二蚀刻流体，是可以在蚀刻中反应形成较主蚀刻流程所形成的更重的聚合物（Polymer）；且所述第二蚀刻流体的蚀刻率是相对第一蚀刻流体慢的，并且，所述第二蚀刻流体对所述多晶层和所述氧化物层的选择比为15：1，本实施例中第二蚀刻流体是气体，常用溴化氢（HBr）搭配一定量的碳氟化合物（CxFy）及稀释性气体（如氩气(Ar)、氦气(He)和氙气(Xe)等），根据不同的终点侦测设置，氧化物层（Oxide/ONO）可调节范围精确控制在±40埃左右，蚀刻的形貌不会受到影响。如上所述，第一次EPD侦测到时，大块区域的Poly层残余在500埃左右，第二次EPD侦测到时，Poly层蚀刻干净，且对底部Oxide/ONO有一定的损失（Loss），剩余的氧化物层厚度即为第二预设厚度，蚀刻后如图2b所示。
其中，所述EPD方式可以设定时间等参数，以下表为例，但并非以此为限。
另，本发明还提供一种半导体器件形成方法，包括所述半导体器件蚀刻方法，通过此控制方法本领域技术人员可以大大提升半导体器件形成的效率。
综上所述，本发明提供的一种半导体器件蚀刻方法及半导体器件形成方法，包括：主蚀刻流程、至少一次副蚀刻流程，在所述主蚀刻流程中，半导体器件基底层上的氧化物层上形成多晶层，通过第一蚀刻流体对多晶层蚀刻，在满足预设的第一次蚀刻终点侦测条件时，结束主蚀刻流程在所述多晶层残留有第一预设厚度，而所述副蚀刻流程中，通过第二蚀刻流体对所述残留的多晶层进行蚀刻，所述第二蚀刻流体的蚀刻速率慢于所述第一蚀刻流体，在满足预设的第二次蚀刻终点侦测条件时，结束所述副蚀刻流程，所述氧化物层残留有第二预设厚度，从而增加了对氧化物层蚀刻量的可调节范围，同时无需更改主蚀刻步骤，调节下层的氧化物层厚度亦不会影响蚀刻形貌。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种半导体器件蚀刻方法，其特征在于，包括：
主蚀刻流程，包括：
所述半导体器件的基底层上的氧化物层上形成多晶层；
通过第一蚀刻流体对所述多晶层进行蚀刻；
满足预设的第一次蚀刻终点侦测条件时，结束所述主蚀刻流程，所述多晶层残留有第一预设厚度；
至少一次副蚀刻流程，包括：
通过第二蚀刻流体对所述残留的多晶层进行蚀刻，其中，所述第二蚀刻流体的蚀刻速率慢于所述第一蚀刻流体；
满足预设的第二次蚀刻终点侦测条件时，结束所述副蚀刻流程，所述氧化物层残留有第二预设厚度。
2.根据权利要求1所述的半导体器件蚀刻方法，其特征在于：所述第一蚀刻流体及第二蚀刻流体为气体。
3.根据权利要求2所述的半导体器件蚀刻方法，其特征在于：所述第一蚀刻流体为溴化氢比上氯气的配比大于5：1的蚀刻气体。
4.根据权利要求2所述的半导体器件蚀刻方法，其特征在于：所述第二蚀刻流体为溴化氢、碳氟化合物及稀释性成分所组成的蚀刻气体。
5.根据权利要求4所述的半导体器件蚀刻方法，其特征在于：所述第二蚀刻流体对所述多晶层和所述氧化物层的选择比为15：1。
6.根据权利要求1所述的半导体器件蚀刻方法，其特征在于：所述氧化物层厚度大于100埃。
7.根据权利要求6所述的半导体器件蚀刻方法，其特征在于：所述第二预设厚度指在所述氧化物层蚀刻损失0～80埃厚度后的残留厚度。
8.根据权利要求7所述的半导体器件蚀刻方法，其特征在于：所述半导体器件为0.18微米嵌入式电可擦除只读存储器，所述第一预设厚度为500埃，所述第二预设厚度为40～120埃。
9.根据权利要求1所述的半导体器件蚀刻方法，其特征在于：所述多晶层上有光阻层。
10.一种半导体器件形成方法，其特征在于，包括如权利要求1至9中任一项所述的半导体器件蚀刻方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410084245.7A CN104900515B (zh) | 2014-03-07 | 2014-03-07 | 一种半导体器件蚀刻方法及半导体器件形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410084245.7A CN104900515B (zh) | 2014-03-07 | 2014-03-07 | 一种半导体器件蚀刻方法及半导体器件形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104900515A true CN104900515A (zh) | 2015-09-09 |
| CN104900515B CN104900515B (zh) | 2019-04-12 |
Family
ID=54033108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410084245.7A Active CN104900515B (zh) | 2014-03-07 | 2014-03-07 | 一种半导体器件蚀刻方法及半导体器件形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104900515B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108925057A (zh) * | 2018-06-22 | 2018-11-30 | 江门崇达电路技术有限公司 | 一种对存在线路蚀刻不净的线路板的处理方法 |
| CN110767629A (zh) * | 2019-10-30 | 2020-02-07 | 中国科学院微电子研究所 | 用于测量不同材料的蚀刻选择比的结构及方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2822952B2 (ja) * | 1995-08-30 | 1998-11-11 | 日本電気株式会社 | 半導体装置の製造方法 |
| CN1516893A (zh) * | 2001-06-15 | 2004-07-28 | 东京毅力科创株式会社 | 干蚀刻方法 |
| US20070167011A1 (en) * | 2006-01-05 | 2007-07-19 | Oki Electric Industry Co., Ltd. | Etching method |
| CN101154582A (zh) * | 2006-09-28 | 2008-04-02 | 东京毅力科创株式会社 | 蚀刻方法以及半导体器件的制造方法 |
| CN101154578A (zh) * | 2006-09-29 | 2008-04-02 | 台湾积体电路制造股份有限公司 | 制作半导体结构的方法与制作半导体结构的系统 |
-
2014
- 2014-03-07 CN CN201410084245.7A patent/CN104900515B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2822952B2 (ja) * | 1995-08-30 | 1998-11-11 | 日本電気株式会社 | 半導体装置の製造方法 |
| CN1516893A (zh) * | 2001-06-15 | 2004-07-28 | 东京毅力科创株式会社 | 干蚀刻方法 |
| US20070167011A1 (en) * | 2006-01-05 | 2007-07-19 | Oki Electric Industry Co., Ltd. | Etching method |
| CN101154582A (zh) * | 2006-09-28 | 2008-04-02 | 东京毅力科创株式会社 | 蚀刻方法以及半导体器件的制造方法 |
| CN101154578A (zh) * | 2006-09-29 | 2008-04-02 | 台湾积体电路制造股份有限公司 | 制作半导体结构的方法与制作半导体结构的系统 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108925057A (zh) * | 2018-06-22 | 2018-11-30 | 江门崇达电路技术有限公司 | 一种对存在线路蚀刻不净的线路板的处理方法 |
| CN110767629A (zh) * | 2019-10-30 | 2020-02-07 | 中国科学院微电子研究所 | 用于测量不同材料的蚀刻选择比的结构及方法 |
| CN110767629B (zh) * | 2019-10-30 | 2021-07-06 | 中国科学院微电子研究所 | 用于测量不同材料的蚀刻选择比的结构及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104900515B (zh) | 2019-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI416609B (zh) | 電漿處理系統之用於將遮罩底切及凹口減至最少的方法 | |
| CN103811331B (zh) | 一种具有倾斜侧壁刻蚀孔的刻蚀方法 | |
| CN104900515A (zh) | 一种半导体器件蚀刻方法及半导体器件形成方法 | |
| CN107611027A (zh) | 一种改善深硅刻蚀侧壁粗糙度的方法 | |
| US20130244544A1 (en) | Process control methods for cmp (chemical mechanical polishing) and other polishing methods used to form semiconductor devices | |
| CN103094182B (zh) | 一种半导体器件制作方法 | |
| CN108417497B (zh) | 一种ltps背板布线的刻蚀工艺 | |
| CN106379858A (zh) | 微机电器件的制造方法、微机电器件及微机电器件基底结构 | |
| CN100468698C (zh) | 半导体器件的制造方法 | |
| CN108751124A (zh) | 一种制作带有沟道或空腔的半导体结构的方法 | |
| CN113035699B (zh) | 半导体器件的制造方法 | |
| CN102201336B (zh) | 半导体器件层上的氧化层刻蚀后残留物的去除方法 | |
| CN103887160B (zh) | 控制栅极刻蚀方法 | |
| CN107706107B (zh) | 一种消除湿法刻蚀金属硅化物阻挡层底切缺陷的工艺方法 | |
| CN103489757A (zh) | 一种用于叠层绝缘薄膜的刻蚀方法 | |
| Ren et al. | Inductively coupled plasma etching of tapered via in silicon for MEMS integration | |
| CN103871855B (zh) | 一种集成电路双栅氧的制备方法 | |
| CN103295883B (zh) | 改善关键尺寸负载效应的方法 | |
| CN103400795B (zh) | 浅沟槽隔离工艺 | |
| CN103187265B (zh) | 半导体器件的制造方法 | |
| CN104538360A (zh) | 一种闪存的存储单元栅极制备方法 | |
| CN105097531A (zh) | 一种半导体器件终端结构的制造方法 | |
| CN105334560A (zh) | 一种旋转刻蚀角度来刻蚀光栅槽型的方法 | |
| CN107464745A (zh) | 一种掩膜结构及掩膜结构的制作方法 | |
| CN105070718B (zh) | 一种降低sonos存储器串联电阻的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |