JPH0864579A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0864579A JPH0864579A JP19841694A JP19841694A JPH0864579A JP H0864579 A JPH0864579 A JP H0864579A JP 19841694 A JP19841694 A JP 19841694A JP 19841694 A JP19841694 A JP 19841694A JP H0864579 A JPH0864579 A JP H0864579A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- film
- substrate
- polycrystalline silicon
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 半導体基板のエッチング加工のばらつきを低
減させ、半導体装置の素子特性や製品歩留が向上するよ
うにした半導体装置の製造方法を提供する。 【構成】 シリコン基板１１に形成されたＣＶＤ酸化膜
１２上にエッチングガイドマスク膜として多結晶シリコ
ン膜１３を形成し、この多結晶シリコン膜１３をエッチ
ングする速度からシリコン基板１１のエッチング速度を
換算し、トレンチ１６を形成するためのエッチング時間
を得るようにしているので、エッチング装置の状況によ
り変化するエッチング速度が、先行してエッチングした
多結晶シリコン膜１３のエッチング速度からの換算によ
って補正でき、容易にエッチング時間が算出できて所定
のエッチング量を得るためのエッチング終了時点が正確
に求められ、シリコン基板１１のエッチング量の制御が
より正確に行え加工ばらつきが少なくなる。
減させ、半導体装置の素子特性や製品歩留が向上するよ
うにした半導体装置の製造方法を提供する。 【構成】 シリコン基板１１に形成されたＣＶＤ酸化膜
１２上にエッチングガイドマスク膜として多結晶シリコ
ン膜１３を形成し、この多結晶シリコン膜１３をエッチ
ングする速度からシリコン基板１１のエッチング速度を
換算し、トレンチ１６を形成するためのエッチング時間
を得るようにしているので、エッチング装置の状況によ
り変化するエッチング速度が、先行してエッチングした
多結晶シリコン膜１３のエッチング速度からの換算によ
って補正でき、容易にエッチング時間が算出できて所定
のエッチング量を得るためのエッチング終了時点が正確
に求められ、シリコン基板１１のエッチング量の制御が
より正確に行え加工ばらつきが少なくなる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板を上面に形
成されたパターンにしたがって所定深さまでエッチング
するようにした半導体装置の製造方法に関する。
成されたパターンにしたがって所定深さまでエッチング
するようにした半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来、例えばＳｉＯ2 の絶縁膜が上面に
成層された半導体基板であるシリコン基板の所定の位置
に所定深さのトレンチを形成する場合、以下に図６乃至
図８を参照して説明するような製造工程にしたがって形
成していた。なお、図６乃至図８はそれぞれ各製造工程
における断面図である。
成層された半導体基板であるシリコン基板の所定の位置
に所定深さのトレンチを形成する場合、以下に図６乃至
図８を参照して説明するような製造工程にしたがって形
成していた。なお、図６乃至図８はそれぞれ各製造工程
における断面図である。
【０００３】先ず、図６に示す第１の工程において、シ
リコン基板１の表面にＣＶＤ酸化膜２を堆積する。そし
てＣＶＤ酸化膜２上にレジスト層３を堆積しパターニン
グして所定パターンのエッチングマスクを形成する。
リコン基板１の表面にＣＶＤ酸化膜２を堆積する。そし
てＣＶＤ酸化膜２上にレジスト層３を堆積しパターニン
グして所定パターンのエッチングマスクを形成する。
【０００４】次に、図７に示す第２の工程において、レ
ジスト層３によるエッチングマスクによってＣＶＤ酸化
膜２をエッチングし、レジスト層３を除去する。
ジスト層３によるエッチングマスクによってＣＶＤ酸化
膜２をエッチングし、レジスト層３を除去する。
【０００５】次に、図８に示す第３の工程において、エ
ッチングされたＣＶＤ酸化膜２をエッチングマスクとし
てシリコン基板１を所定の深さとなるようエッチング
し、シリコン基板１に所定形状のトレンチ４を形成す
る。
ッチングされたＣＶＤ酸化膜２をエッチングマスクとし
てシリコン基板１を所定の深さとなるようエッチング
し、シリコン基板１に所定形状のトレンチ４を形成す
る。
【０００６】しかし、この時のシリコン基板１のエッチ
ングは、シリコン基板１にエッチングストッパとなるエ
ッチング被膜が下層に存在しないので、エッチング時間
によってシリコン基板１のエッチング量を制御しなけれ
ばならない。そのためエッチングは、深さに応じ予めエ
ッチング時間を固定しておくことにより行う。
ングは、シリコン基板１にエッチングストッパとなるエ
ッチング被膜が下層に存在しないので、エッチング時間
によってシリコン基板１のエッチング量を制御しなけれ
ばならない。そのためエッチングは、深さに応じ予めエ
ッチング時間を固定しておくことにより行う。
【０００７】しかしながら、上記のような従来の製造方
法ではシリコン基板１に予め所定深さまでエッチングが
行われるようエッチング時間を固定しておいても、エッ
チング装置の経時変化やコンディショニング状態等の運
転状況によって、シリコン基板１のエッチング速度が微
妙に変化し、シリコン基板１のエッチング量が安定した
ものとはならず、形成されるトレンチ４の深さにばらつ
きが生じる等していた。
法ではシリコン基板１に予め所定深さまでエッチングが
行われるようエッチング時間を固定しておいても、エッ
チング装置の経時変化やコンディショニング状態等の運
転状況によって、シリコン基板１のエッチング速度が微
妙に変化し、シリコン基板１のエッチング量が安定した
ものとはならず、形成されるトレンチ４の深さにばらつ
きが生じる等していた。
【０００８】その結果、量産過程においてはシリコン基
板１間及びロット間での加工ばらつきが生じ、これによ
って形成される半導体装置の素子特性の劣化及び製品歩
留の低下が生じる。
板１間及びロット間での加工ばらつきが生じ、これによ
って形成される半導体装置の素子特性の劣化及び製品歩
留の低下が生じる。
【０００９】
【発明が解決しようとする課題】上記のように従来の製
造方法ではエッチング装置の運転状況によって半導体基
板のエッチング量がばらつき、形成される半導体装置の
素子特性の劣化や製品歩留の低下が生じていた。このよ
うな状況に鑑みて本発明はなされたもので、その目的と
するところは半導体基板のエッチング加工のばらつきを
低減させて半導体装置の素子特性や製品歩留が向上する
ようにした半導体装置の製造方法を提供することにあ
る。
造方法ではエッチング装置の運転状況によって半導体基
板のエッチング量がばらつき、形成される半導体装置の
素子特性の劣化や製品歩留の低下が生じていた。このよ
うな状況に鑑みて本発明はなされたもので、その目的と
するところは半導体基板のエッチング加工のばらつきを
低減させて半導体装置の素子特性や製品歩留が向上する
ようにした半導体装置の製造方法を提供することにあ
る。
【００１０】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、シリコン基板の絶縁膜上に多結晶シリコン膜
を所定膜厚となるよう堆積する工程と、多結晶シリコン
膜上にレジスト層を堆積しパターニングした後、形成さ
れたレジストパターンをエッチングマスクとして前記多
結晶シリコン膜及び絶縁膜を異方性エッチングして被覆
パターンを形成する工程と、被覆パターンをエッチング
マスクとして多結晶シリコン膜の発光スペクトルを検出
しながらプラズマエッチングによりシリコン基板を異方
性エッチングする工程とを有することを特徴とするもの
であり、さらに、多結晶シリコン膜の発光スペクトルの
強度よりシリコン基板のエッチング速度を算出して、該
シリコン基板のエッチングを行うようにしたことを特徴
とするものであり、さらに、発光スペクトルの強度の変
化から多結晶シリコン膜のエッチング完了時点を算定
し、この完了時点からの経過時間を計測することによっ
てシリコン基板を所定深さまでエッチングするようにし
たことを特徴とするものである。
造方法は、シリコン基板の絶縁膜上に多結晶シリコン膜
を所定膜厚となるよう堆積する工程と、多結晶シリコン
膜上にレジスト層を堆積しパターニングした後、形成さ
れたレジストパターンをエッチングマスクとして前記多
結晶シリコン膜及び絶縁膜を異方性エッチングして被覆
パターンを形成する工程と、被覆パターンをエッチング
マスクとして多結晶シリコン膜の発光スペクトルを検出
しながらプラズマエッチングによりシリコン基板を異方
性エッチングする工程とを有することを特徴とするもの
であり、さらに、多結晶シリコン膜の発光スペクトルの
強度よりシリコン基板のエッチング速度を算出して、該
シリコン基板のエッチングを行うようにしたことを特徴
とするものであり、さらに、発光スペクトルの強度の変
化から多結晶シリコン膜のエッチング完了時点を算定
し、この完了時点からの経過時間を計測することによっ
てシリコン基板を所定深さまでエッチングするようにし
たことを特徴とするものである。
【００１１】また、半導体基板の絶縁膜上にエッチング
ガイドマスク膜を所定膜厚となるよう堆積する工程と、
絶縁膜及びエッチングガイドマスク膜を異方性エッチン
グすることにより被覆パターンを形成する工程と、被覆
パターンをエッチングマスクとして発光スペクトルの強
度を検出しながらエッチングガイドマスク膜及び半導体
基板を異方性エッチングし、発光スペクトルの強度の変
化からエッチングガイドマスク膜のエッチング完了時点
を算定すると共に、エッチングガイドマスク膜のエッチ
ング速度に基づいて半導体基板のエッチング速度を算出
し、完了時点からの経過時間により該半導体基板を所定
深さまでエッチングする工程とを有することを特徴とす
るものである。
ガイドマスク膜を所定膜厚となるよう堆積する工程と、
絶縁膜及びエッチングガイドマスク膜を異方性エッチン
グすることにより被覆パターンを形成する工程と、被覆
パターンをエッチングマスクとして発光スペクトルの強
度を検出しながらエッチングガイドマスク膜及び半導体
基板を異方性エッチングし、発光スペクトルの強度の変
化からエッチングガイドマスク膜のエッチング完了時点
を算定すると共に、エッチングガイドマスク膜のエッチ
ング速度に基づいて半導体基板のエッチング速度を算出
し、完了時点からの経過時間により該半導体基板を所定
深さまでエッチングする工程とを有することを特徴とす
るものである。
【００１２】
【作用】上記のように構成された半導体装置の製造方法
は、半導体基板であるシリコン基板上にエッチングガイ
ドマスク膜として多結晶シリコン膜を形成し、このエッ
チングガイドマスク膜をエッチングする速度から半導体
基板のエッチング速度を換算し、所定量のエッチングを
行うためのエッチング時間を得るようにしているので、
エッチング装置の経時変化及びコンディショニング状態
等で変化するエッチング速度が、先行してエッチングし
たエッチングガイドマスク膜のエッチング速度からの換
算によって補正でき、容易にエッチング時間が算出でき
て所定のエッチング量を得るためのエッチング終了時点
が正確に求められる。この結果、半導体基板のエッチン
グ量の制御がより正確なものとなって加工ばらつきが少
なくなり、形成する半導体装置の素子特性が良好なもの
となり、製品歩留も向上する。
は、半導体基板であるシリコン基板上にエッチングガイ
ドマスク膜として多結晶シリコン膜を形成し、このエッ
チングガイドマスク膜をエッチングする速度から半導体
基板のエッチング速度を換算し、所定量のエッチングを
行うためのエッチング時間を得るようにしているので、
エッチング装置の経時変化及びコンディショニング状態
等で変化するエッチング速度が、先行してエッチングし
たエッチングガイドマスク膜のエッチング速度からの換
算によって補正でき、容易にエッチング時間が算出でき
て所定のエッチング量を得るためのエッチング終了時点
が正確に求められる。この結果、半導体基板のエッチン
グ量の制御がより正確なものとなって加工ばらつきが少
なくなり、形成する半導体装置の素子特性が良好なもの
となり、製品歩留も向上する。
【００１３】
【実施例】以下、本発明の一実施例を図１乃至図５を参
照して説明する。図１は第１の工程における断面図であ
り、図２は第２の工程における断面図であり、図３は第
３の工程における断面図であり、図４は第４の工程にお
ける断面図で、図４（ａ）は多結晶シリコン膜のエッチ
ング完了時の断面図、図４（ｂ）はシリコン基板のエッ
チング完了時の断面図であり、図５は第４の工程のエッ
チングにおける発光スペクトル強度の特性図である。
照して説明する。図１は第１の工程における断面図であ
り、図２は第２の工程における断面図であり、図３は第
３の工程における断面図であり、図４は第４の工程にお
ける断面図で、図４（ａ）は多結晶シリコン膜のエッチ
ング完了時の断面図、図４（ｂ）はシリコン基板のエッ
チング完了時の断面図であり、図５は第４の工程のエッ
チングにおける発光スペクトル強度の特性図である。
【００１４】先ず、図１に示す第１の工程において、半
導体基板であるシリコン基板１１の表面に絶縁膜のＣＶ
Ｄ酸化膜（ＮＳＧ）１２を１００ｎｍ堆積する。そして
ＣＶＤ酸化膜１２上に、エッチングガイドマスク膜とし
て多結晶シリコン膜１３を所定膜厚の５００ｎｍとなる
ように堆積する。
導体基板であるシリコン基板１１の表面に絶縁膜のＣＶ
Ｄ酸化膜（ＮＳＧ）１２を１００ｎｍ堆積する。そして
ＣＶＤ酸化膜１２上に、エッチングガイドマスク膜とし
て多結晶シリコン膜１３を所定膜厚の５００ｎｍとなる
ように堆積する。
【００１５】次に、図２に示す第２の工程において、多
結晶シリコン膜１３上にフォトレジストによるレジスト
層１４を堆積する。そしてレジスト層１４を写真蝕刻法
によりパターニングして所定形状とし、レジストパター
ンのエッチングマスクを形成する。
結晶シリコン膜１３上にフォトレジストによるレジスト
層１４を堆積する。そしてレジスト層１４を写真蝕刻法
によりパターニングして所定形状とし、レジストパター
ンのエッチングマスクを形成する。
【００１６】次に、図３に示す第３の工程において、レ
ジスト層１４によるエッチングマスクによって多結晶シ
リコン膜１３及びＣＶＤ酸化膜１２をプラズマエッチン
グにて異方性エッチングし、開口部１５にシリコン基板
１１表面を露出させた後、レジスト層１４を除去する。
これにより所定形状としたエッチングガイドマスク膜の
多結晶シリコン膜１３と、ＣＶＤ酸化膜１２とでなる被
覆パターンのエッチングマスクがシリコン基板１１上に
形成される。
ジスト層１４によるエッチングマスクによって多結晶シ
リコン膜１３及びＣＶＤ酸化膜１２をプラズマエッチン
グにて異方性エッチングし、開口部１５にシリコン基板
１１表面を露出させた後、レジスト層１４を除去する。
これにより所定形状としたエッチングガイドマスク膜の
多結晶シリコン膜１３と、ＣＶＤ酸化膜１２とでなる被
覆パターンのエッチングマスクがシリコン基板１１上に
形成される。
【００１７】次に、図４に示す第４の工程に移行し、多
結晶シリコン膜１３とＣＶＤ酸化膜１２とでなる被覆パ
ターンをエッチングマスクにして、プラズマエッチング
にて異方性エッチングを開始する。この第４の工程での
エッチングは、後述するようにエッチングに伴う発光ス
ペクトルの強度の変化と経過時間を検知しながら実行す
る。
結晶シリコン膜１３とＣＶＤ酸化膜１２とでなる被覆パ
ターンをエッチングマスクにして、プラズマエッチング
にて異方性エッチングを開始する。この第４の工程での
エッチングは、後述するようにエッチングに伴う発光ス
ペクトルの強度の変化と経過時間を検知しながら実行す
る。
【００１８】そして図４（ａ）に示す第４の工程の前半
の工程においては、被覆パターンの上層であるエッチン
グガイドマスク膜の多結晶シリコン膜１３と、開口部１
５の底部に露出したシリコン基板１１のエッチングが時
間Ｔｓで同時に開始し、多結晶シリコン膜１３がエッチ
ングにより除去され、ＣＶＤ酸化膜１２の表面が露出す
るまで継続する。この多結晶シリコン膜１３のエッチン
グが行われる間に、シリコン基板１１の一部分１１ａも
エッチングされる。
の工程においては、被覆パターンの上層であるエッチン
グガイドマスク膜の多結晶シリコン膜１３と、開口部１
５の底部に露出したシリコン基板１１のエッチングが時
間Ｔｓで同時に開始し、多結晶シリコン膜１３がエッチ
ングにより除去され、ＣＶＤ酸化膜１２の表面が露出す
るまで継続する。この多結晶シリコン膜１３のエッチン
グが行われる間に、シリコン基板１１の一部分１１ａも
エッチングされる。
【００１９】さらに図４（ｂ）に示す第４の工程の後半
の工程においては、被覆パターンの下層のＣＶＤ酸化膜
１２をエッチングマスクとして、開口部１５の底部での
シリコン基板１１の異方性エッチングを時間Ｔｅまで所
定時間継続し、シリコン基板１１を所定深さ、例えば１
０μｍとなるまでエッチングする。これによりシリコン
基板１１の残り部分１１ｂがエッチングされ所定形状の
トレンチ１６が形成される。
の工程においては、被覆パターンの下層のＣＶＤ酸化膜
１２をエッチングマスクとして、開口部１５の底部での
シリコン基板１１の異方性エッチングを時間Ｔｅまで所
定時間継続し、シリコン基板１１を所定深さ、例えば１
０μｍとなるまでエッチングする。これによりシリコン
基板１１の残り部分１１ｂがエッチングされ所定形状の
トレンチ１６が形成される。
【００２０】一方、こうした一連のシリコン基板１１の
エッチングを行っている際の発光スペクトルの特性は、
横軸に経過時間を取り、縦軸に強度を取って図５に示す
ようなものとなっている。すなわち、図４（ａ）に示す
第４の工程の前半の工程では、時間Ｔｓでエッチングガ
イドマスク膜の多結晶シリコン膜１３と開口部１５の底
部に露出したシリコン基板１１のエッチングを同時に開
始しすることで発光スペクトル強度は強くなり始め、短
時間の後にほぼ一定の強度に達する。
エッチングを行っている際の発光スペクトルの特性は、
横軸に経過時間を取り、縦軸に強度を取って図５に示す
ようなものとなっている。すなわち、図４（ａ）に示す
第４の工程の前半の工程では、時間Ｔｓでエッチングガ
イドマスク膜の多結晶シリコン膜１３と開口部１５の底
部に露出したシリコン基板１１のエッチングを同時に開
始しすることで発光スペクトル強度は強くなり始め、短
時間の後にほぼ一定の強度に達する。
【００２１】そして、多結晶シリコン膜１３とシリコン
基板１１の一部１１ａをエッチングする間の発光スペク
トルの強度は、途中の時間Ｔ1 から時間Ｔ2 の間でほぼ
一様の強度で推移する。さらに、エッチングにより多結
晶シリコン膜１３が薄肉厚になってくると発光スペクト
ルの強度は低下し始める。なお、時間Ｔ3 は強度が所定
の度合だけ低下した時点を示し、薄肉厚となった多結晶
シリコン膜１３は短時間、例えば数秒間の間にエッチン
グされてしまう。また短時間のうちに多結晶シリコン膜
１３がエッチングされてしまうので、実用的には時間Ｔ
3 が多結晶シリコン膜１３のエッチング完了時点と見做
せる。
基板１１の一部１１ａをエッチングする間の発光スペク
トルの強度は、途中の時間Ｔ1 から時間Ｔ2 の間でほぼ
一様の強度で推移する。さらに、エッチングにより多結
晶シリコン膜１３が薄肉厚になってくると発光スペクト
ルの強度は低下し始める。なお、時間Ｔ3 は強度が所定
の度合だけ低下した時点を示し、薄肉厚となった多結晶
シリコン膜１３は短時間、例えば数秒間の間にエッチン
グされてしまう。また短時間のうちに多結晶シリコン膜
１３がエッチングされてしまうので、実用的には時間Ｔ
3 が多結晶シリコン膜１３のエッチング完了時点と見做
せる。
【００２２】また、図４（ｂ）に示す第４の工程の後半
の工程では、多結晶シリコン膜１３はなくなり開口部１
５の底部のシリコン基板１１のみのエッチングとなるた
め、エッチング部分が少なくなって発光スペクトルの強
度は弱くなり、エッチング部分の面積に応じた一定の強
さとなる。例えば図５に示したものでは多結晶シリコン
膜１３とシリコン基板１１をエッチングしている時間Ｔ
1 から時間Ｔ2 の間の発光スペクトルの強度を１００％
とすると、シリコン基板１１のみをエッチングしている
間の発光スペクトルの強度は約６５％程度となってい
る。
の工程では、多結晶シリコン膜１３はなくなり開口部１
５の底部のシリコン基板１１のみのエッチングとなるた
め、エッチング部分が少なくなって発光スペクトルの強
度は弱くなり、エッチング部分の面積に応じた一定の強
さとなる。例えば図５に示したものでは多結晶シリコン
膜１３とシリコン基板１１をエッチングしている時間Ｔ
1 から時間Ｔ2 の間の発光スペクトルの強度を１００％
とすると、シリコン基板１１のみをエッチングしている
間の発光スペクトルの強度は約６５％程度となってい
る。
【００２３】このように発光スペクトルの強度が変化す
ることから第４の工程では、先ずエッチングを開始した
時間Ｔｓから急激に増した後に一定となって推移した発
光スペクトルの強度が、所定の度合、例えば８５％に低
下した時点の時間Ｔ3 までの経過時間を測定する。測定
した時間Ｔ3 までの開始時間Ｔｓからの経過時間から使
用しているエッチング装置での所定膜厚の５００ｎｍの
エッチングガイドマスク膜である多結晶シリコン膜１３
のエッチング速度Ｖｐを算出する。
ることから第４の工程では、先ずエッチングを開始した
時間Ｔｓから急激に増した後に一定となって推移した発
光スペクトルの強度が、所定の度合、例えば８５％に低
下した時点の時間Ｔ3 までの経過時間を測定する。測定
した時間Ｔ3 までの開始時間Ｔｓからの経過時間から使
用しているエッチング装置での所定膜厚の５００ｎｍの
エッチングガイドマスク膜である多結晶シリコン膜１３
のエッチング速度Ｖｐを算出する。
【００２４】次に多結晶シリコン膜１３のエッチング速
度Ｖｐから、予め判明している多結晶シリコン膜とシリ
コン基板の間のエッチング速度の換算式により、シリコ
ン基板１１のみをエッチングするときのエッチング速度
Ｖｑを換算し、また所定深さのトレンチ１６を形成する
ためにシリコン基板１１の残り部分１１ｂをエッチング
するに要する時間を算出する。そして算出した時間だけ
時間Ｔ3 から経過した時間Ｔｅをエッチング終了時点と
してシリコン基板１１に所定形状のトレンチ１６を形成
する。
度Ｖｐから、予め判明している多結晶シリコン膜とシリ
コン基板の間のエッチング速度の換算式により、シリコ
ン基板１１のみをエッチングするときのエッチング速度
Ｖｑを換算し、また所定深さのトレンチ１６を形成する
ためにシリコン基板１１の残り部分１１ｂをエッチング
するに要する時間を算出する。そして算出した時間だけ
時間Ｔ3 から経過した時間Ｔｅをエッチング終了時点と
してシリコン基板１１に所定形状のトレンチ１６を形成
する。
【００２５】以上のように構成しているので、使用して
いるエッチング装置の運転状況によりシリコン基板１１
のエッチング速度Ｖｑが製造時期や加工ロット等で変化
するようなことがあっても、シリコン基板１１のエッチ
ングに先立って所定膜厚のエッチングガイド膜である多
結晶シリコン膜１３をエッチングすることにより、エッ
チング装置の変化が見込まれた多結晶シリコン膜１３の
エッチング速度Ｖｐが得られる。そしてエッチング速度
Ｖｐからの換算によって同じくエッチング装置の変化が
見込まれるように補正されたシリコン基板１１のエッチ
ング速度Ｖｑを得ることができる。
いるエッチング装置の運転状況によりシリコン基板１１
のエッチング速度Ｖｑが製造時期や加工ロット等で変化
するようなことがあっても、シリコン基板１１のエッチ
ングに先立って所定膜厚のエッチングガイド膜である多
結晶シリコン膜１３をエッチングすることにより、エッ
チング装置の変化が見込まれた多結晶シリコン膜１３の
エッチング速度Ｖｐが得られる。そしてエッチング速度
Ｖｐからの換算によって同じくエッチング装置の変化が
見込まれるように補正されたシリコン基板１１のエッチ
ング速度Ｖｑを得ることができる。
【００２６】このため、このエッチング速度Ｖｑで所定
深さとなるようシリコン基板１１をエッチングする正確
な時間が容易に算出でき、算出された時間後の時間Ｔｅ
をエッチング終了時点とすることにより、エッチング量
が安定し、形成されるトレンチ１６の深さのばらつきは
非常に少なくなる。さらに量産過程におけるシリコン基
板１１間及びロット間での加工ばらつきが少なくなっ
て、このリコン基板１１で形成される半導体装置の素子
特性は良好なものとなり、製品歩留も向上する。
深さとなるようシリコン基板１１をエッチングする正確
な時間が容易に算出でき、算出された時間後の時間Ｔｅ
をエッチング終了時点とすることにより、エッチング量
が安定し、形成されるトレンチ１６の深さのばらつきは
非常に少なくなる。さらに量産過程におけるシリコン基
板１１間及びロット間での加工ばらつきが少なくなっ
て、このリコン基板１１で形成される半導体装置の素子
特性は良好なものとなり、製品歩留も向上する。
【００２７】
【発明の効果】以上の説明から明らかなように本発明
は、半導体基板であるシリコン基板上にエッチングガイ
ドマスク膜として多結晶シリコン膜を形成し、このエッ
チングガイドマスク膜をエッチングする速度から半導体
基板のエッチング速度を換算し、所定量のエッチングを
行うためのエッチング時間を得るよう構成したことによ
り、エッチング装置の変化に対応した半導体基板のエッ
チング速度の補正が確実に行え、半導体基板のエッチン
グ量の制御がより正確なものとなって加工ばらつきが少
なくなり、形成する半導体装置の素子特性や製品歩留が
向上する等の効果が得られる。
は、半導体基板であるシリコン基板上にエッチングガイ
ドマスク膜として多結晶シリコン膜を形成し、このエッ
チングガイドマスク膜をエッチングする速度から半導体
基板のエッチング速度を換算し、所定量のエッチングを
行うためのエッチング時間を得るよう構成したことによ
り、エッチング装置の変化に対応した半導体基板のエッ
チング速度の補正が確実に行え、半導体基板のエッチン
グ量の制御がより正確なものとなって加工ばらつきが少
なくなり、形成する半導体装置の素子特性や製品歩留が
向上する等の効果が得られる。
【図１】本発明の一実施例の第１の工程における断面図
である。
である。
【図２】本発明の一実施例の第２の工程における断面図
である。
である。
【図３】本発明の一実施例の第３の工程における断面図
である。
である。
【図４】本発明の一実施例の第４の工程における断面図
で、図４（ａ）は多結晶シリコン膜のエッチング完了時
の断面図、図４（ｂ）はシリコン基板のエッチング完了
時の断面図である。
で、図４（ａ）は多結晶シリコン膜のエッチング完了時
の断面図、図４（ｂ）はシリコン基板のエッチング完了
時の断面図である。
【図５】本発明の一実施例の第４の工程のエッチングに
おける発光スペクトル強度の特性図である。
おける発光スペクトル強度の特性図である。
【図６】従来例の第１の工程における断面図である。
【図７】従来例の第２の工程における断面図である。
【図８】従来例の第３の工程における断面図である。
１１…シリコン基板（半導体基板） １２…ＣＶＤ酸化膜（絶縁膜） １３…多結晶シリコン膜（エッチングガイドマスク膜） １６…トレンチ
Claims (4)
- 【請求項１】 シリコン基板の絶縁膜上に多結晶シリコ
ン膜を所定膜厚となるよう堆積する工程と、前記多結晶
シリコン膜上にレジスト層を堆積しパターニングした
後、形成されたレジストパターンをエッチングマスクと
して前記多結晶シリコン膜及び絶縁膜を異方性エッチン
グして被覆パターンを形成する工程と、前記被覆パター
ンをエッチングマスクとして前記多結晶シリコン膜の発
光スペクトルを検出しながらプラズマエッチングにより
前記シリコン基板を異方性エッチングする工程とを有す
ることを特徴とする半導体装置の製造方法。 - 【請求項２】 多結晶シリコン膜の発光スペクトルの強
度よりシリコン基板のエッチング速度を算出して、該シ
リコン基板のエッチングを行うようにしたことを特徴と
する請求項１記載の半導体装置の製造方法。 - 【請求項３】 発光スペクトルの強度の変化から多結晶
シリコン膜のエッチング完了時点を算定し、この完了時
点からの経過時間を計測することによってシリコン基板
を所定深さまでエッチングするようにしたことを特徴と
する請求項１及び請求項２記載の半導体装置の製造方
法。 - 【請求項４】 半導体基板の絶縁膜上にエッチングガイ
ドマスク膜を所定膜厚となるよう堆積する工程と、前記
絶縁膜及びエッチングガイドマスク膜を異方性エッチン
グすることにより被覆パターンを形成する工程と、前記
被覆パターンをエッチングマスクとして発光スペクトル
の強度を検出しながら前記エッチングガイドマスク膜及
び半導体基板を異方性エッチングし、前記発光スペクト
ルの強度の変化から前記エッチングガイドマスク膜のエ
ッチング完了時点を算定すると共に、前記エッチングガ
イドマスク膜のエッチング速度に基づいて前記半導体基
板のエッチング速度を算出し、前記完了時点からの経過
時間により該半導体基板を所定深さまでエッチングする
工程とを有することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19841694A JPH0864579A (ja) | 1994-08-23 | 1994-08-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19841694A JPH0864579A (ja) | 1994-08-23 | 1994-08-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0864579A true JPH0864579A (ja) | 1996-03-08 |
Family
ID=16390756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19841694A Pending JPH0864579A (ja) | 1994-08-23 | 1994-08-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0864579A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005057287A (ja) * | 2003-07-31 | 2005-03-03 | Agilent Technol Inc | トレンチを形成する方法およびこのトレンチを含むデバイス |
| JP2007227892A (ja) * | 2005-12-23 | 2007-09-06 | Interuniv Micro Electronica Centrum Vzw | ソース／ドレイン領域の選択的エピタキシャル成長方法 |
| JP2007258693A (ja) * | 2006-03-21 | 2007-10-04 | Internatl Business Mach Corp <Ibm> | フィード・フォワード・データを用いてトレンチを目標の深さまで掘り込む方法。 |
| JP2009147000A (ja) * | 2007-12-12 | 2009-07-02 | Seiko Instruments Inc | 半導体装置の製造方法 |
| CN114171605A (zh) * | 2021-12-03 | 2022-03-11 | 杭州赛晶电子有限公司 | 一种p型杂质扩散结屏蔽栅硅二极管的制造方法 |
-
1994
- 1994-08-23 JP JP19841694A patent/JPH0864579A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005057287A (ja) * | 2003-07-31 | 2005-03-03 | Agilent Technol Inc | トレンチを形成する方法およびこのトレンチを含むデバイス |
| JP4667786B2 (ja) * | 2003-07-31 | 2011-04-13 | アバゴ・テクノロジーズ・ジェネラル・アイピー（シンガポール）プライベート・リミテッド | トレンチを形成する方法 |
| JP2007227892A (ja) * | 2005-12-23 | 2007-09-06 | Interuniv Micro Electronica Centrum Vzw | ソース／ドレイン領域の選択的エピタキシャル成長方法 |
| JP2007258693A (ja) * | 2006-03-21 | 2007-10-04 | Internatl Business Mach Corp <Ibm> | フィード・フォワード・データを用いてトレンチを目標の深さまで掘り込む方法。 |
| JP2009147000A (ja) * | 2007-12-12 | 2009-07-02 | Seiko Instruments Inc | 半導体装置の製造方法 |
| CN114171605A (zh) * | 2021-12-03 | 2022-03-11 | 杭州赛晶电子有限公司 | 一种p型杂质扩散结屏蔽栅硅二极管的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100290852B1 (ko) | 에칭 방법 | |
| JPH0135495B2 (ja) | ||
| JPH06177090A (ja) | 集積回路の製造方法およびこの方法により製造された集積回路 | |
| US5338703A (en) | Method for producing a recessed gate field effect transistor | |
| JPH0864579A (ja) | 半導体装置の製造方法 | |
| JPH07245291A (ja) | シリコン系基板のエッチング方法及びエッチング装置 | |
| JPH0766172A (ja) | エッチング量の管理方法 | |
| KR100213757B1 (ko) | 반도체 센서용 마이크로 빔의 제조방법 | |
| JPH0334426A (ja) | 埋め込み酸化膜の形成方法 | |
| JP2660128B2 (ja) | 位相変化マスクの製造方法 | |
| JPH0744174B2 (ja) | エツチング方法 | |
| US20050042837A1 (en) | Method of controlling depth of trench in shallow trench isolation and method of forming trench for isolation using the same | |
| KR100213759B1 (ko) | 반도체 센서용 마이크로 빔의 제조방법 | |
| JPH05129636A (ja) | ダイアフラムを有する素子およびその製造方法 | |
| KR100260243B1 (ko) | 압력센서 및 그 제조방법 | |
| JPH03278543A (ja) | 電界効果トランジスタの製造方法 | |
| KR100338091B1 (ko) | 반도체소자제조방법 | |
| JPH0645617A (ja) | 単結晶薄膜部材の製造方法 | |
| JPH1167716A (ja) | 酸化ケイ素を主成分とする基板のエッチング方法 | |
| JPH07106411A (ja) | 半導体装置の製造方法 | |
| JPH06318576A (ja) | ドライエッチング方法 | |
| JPH04365368A (ja) | 半導体装置及びその製造方法 | |
| JPH01206645A (ja) | 半導体装置の製造方法 | |
| JP2001217250A (ja) | 半導体装置の製造方法 | |
| JPH0669202A (ja) | 半導体装置の製造方法 |