JP2007227892A - ソース／ドレイン領域の選択的エピタキシャル成長方法 - Google Patents

ソース／ドレイン領域の選択的エピタキシャル成長方法 Download PDF

Info

Publication number
JP2007227892A
JP2007227892A JP2006347125A JP2006347125A JP2007227892A JP 2007227892 A JP2007227892 A JP 2007227892A JP 2006347125 A JP2006347125 A JP 2006347125A JP 2006347125 A JP2006347125 A JP 2006347125A JP 2007227892 A JP2007227892 A JP 2007227892A
Authority
JP
Japan
Prior art keywords
region
substrate
polycrystalline
top layer
epitaxial growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006347125A
Other languages
English (en)
Inventor
Peter Verheyen
ペーター・フェルハイェン
Rita Rooyackers
リタ・ローヤッケルス
Denis Shamiryan
デニス・シャミリアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2007227892A publication Critical patent/JP2007227892A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/924—To facilitate selective etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】簡略化されたＳ／Ｄ領域の選択的エピタキシャル方法を提供する。
【解決手段】ソース／ドレイン（Ｓ／Ｄ）領域の選択的エピタキシャル成長方法であって、基板は第１基板領域（Ｉ）と第２基板領域（ＩＩ）とからなり、第１領域は少なくとも１つのゲートスタックを含む、 基板上に、基板１と同じエッチング化学的特性でエッチング可能である、多結晶シリコンまたは多結晶ＳｉＧｅのトップ層を形成する工程と、 基板の第１領域（Ｉ）から、トップ層５を、第２基板領域（ＩＩ）の多結晶シリコンまたは多結晶ＳｉＧｅに対して選択的に除去する工程と、 第２基板領域（ＩＩ）のトップ層５と、第１基板領域（Ｉ）のＳ／Ｄ領域の基板の少なくとも一部とを、少なくとも１つのゲートスタックに対して選択的に、同時に除去する工程と、 第１基板領域（Ｉ）に、Ｓ／Ｄ領域の選択的エピタキシャル成長を行う工程とを含む。
【選択図】図２

Description

本発明は、ソース／ドレイン領域のエピタキシャル層の選択的な成長方法に関する。
半導体の製造工程において、ウエハの他の部分のエッチングからウエハの一部を保護するために、ハードマスク（ＨＭ）が適用される。ハードマスクは通常、後に除去されなければならない。一般に、エッチング耐性材料がハードマスクに使用される。
ＣＭＯＳＦＥＴトランジスタを製造するためのプロセスフローを考えた場合、ゲートスタックが形成され、ゲートスタックは、シリコン酸化物（２）とスペーサ（４）により覆われている（図１（Ａ）参照）。ゲート周辺のスペーサ（４）は、一般に、シリコン窒化物からなる。これはエピタキシャル成長中にゲートを保護するため、全体を包むことは非常に重要である。更なる処理工程は、図１に示されている。第１の工程では、１層のハードマスク（５）またはハードマスクスタックが堆積される（図１（Ｂ．１））。これらはソース／ドレインのエッチング中にはエッチングされない（図１（Ｂ．２）に、２層スタック（５、６）が記載されている）。次に、ソースおよびドレイン（Ｓ／Ｄ）とゲートスタックとを含む第１領域が開口される。ハードマスク（５）は、基板（１）の第１領域の（ゲートのキャップとして使用される）シリコン酸化物や（スペーサとして使用される）シリコン窒化物に対して選択的にエッチングされ、基板（１）の第２領域の上のハードマスクに対しても選択的にエッチングされる。もし、ハードマスクのエッチングが十分な選択性を持って行われない場合、シリコン酸化物／シリコン窒化物の消費量の正確な制御が必要となる。以下の工程（図１（Ｄ））では、ソース／ドレイン（Ｓ／Ｄ）のシリコンエッチングが、シリコン酸化物やシリコン窒化物に対して選択的に行われる。エッチング速度は、露出したシリコンの量に依存する。ハードマスク（５）の一部が、ブレークスルー（ＢＴ）エッチにより消費される。次に、エピタキシャル層が形成される。エピタキシャル成長は、シリコン酸化物やシリコン窒化物に対して選択的に行われる。最後に、第２領域のハードマスクが除去される（図１（Ｅ））。エピタキシャル層の成長前にハードマスクは除去できないことを注意すべきである。ウエハ（の少なくとも第２領域）を保護する必要があるからである。最先端のアプローチでは、第２領域上のハードマスクは、エッチング工程により後に除去され、これによりフィールド酸化膜が失われる。第１領域上に追加の保護マスクを形成することで、解決の可能性はあるが、これは明らかに複雑さを増加させる。
シリコン窒化物が、スペーサ（４）の典型的な材料である。シリコン窒化物はハードマスク（５）には適用できない。なぜなら、ハードマスクの除去中にスペーサ（４）も同様に除去されてしまうからである。代わりに、シリコン酸化物は使用可能である。しかしながら、シリコン酸化物は適当な材料ではない。シリコン酸化物は、ゲートの上部に使用されるからである。シリコン酸化物をハードマスクに使用した場合、（エピタキシャル成長中にゲートを保護するために）ゲート上の酸化物キャップ層を損傷させないように、ハードマスクを非常に注意深く除去しなければならない。シリコン酸化物のハードマスクを使用した場合、第２領域上の余剰の酸化物を除去する必要があり、これは第１領域のフィールドの消費を増加させる。後者は酸化物を２倍除去するからである。リソグラフィを使用し、第２領域のみをエッチングする選択もあるが、複雑性を増加させる。
最先端の解決法として、ハードマスクとして多結晶シリコンを使用することも不可能である。多結晶シリコンのハードマスクは、選択的な方法でのエピタキシャル成長を許容しないため、エピタキシャル成長前に除去する必要がある。エピタキシャル層は、第１領域のＳ／Ｄ領域を満たすだけでなく、ウエハ全体を覆う。しかしながら、窒化物や酸化物（例えば、酸化物ゲートキャップ層やフィールド酸化物）に対してエッチングの選択性を有し、歪の導入が少ないため、多結晶シリコンのハードマスクを用いることが望まれ、有用である。
本発明は、従来技術の解決法の欠点を克服するＳ／Ｄ領域の選択的エピタキシャル方法を提供することを目的とする。
本発明は、ソース／ドレイン領域の選択的エピタキシャル成長方法に関する。かかる方法は、最初の工程として、半導体材料の基板を提供する工程を含み、基板は第１基板領域と第２基板領域とからなる。第１領域は少なくとも１つのゲートスタックを含む。かかる成長方法は、更に、
基板上に少なくとも多結晶シリコンのトップ層を提供する工程であって、トップ層は、所定のエッチング化学的特性でエッチング可能である工程と、
基板の第１領域から、多結晶シリコンのトップ層を、第２基板領域の多結晶シリコンに対して選択的に除去する工程と、
第２基板領域の多結晶シリコンのトップ層と、第１基板領域の基板の少なくとも一部とを、所定の溶液で同時に除去する工程と、
第１基板領域に、Ｓ／Ｄ領域の選択的エピタキシャル成長を行う工程とを含む。
好適には、第１領域から多結晶シリコンのトップ層を除去する工程が、スペーサライナ、スペーサ材料、または第２領域が露出するまで行われる。
特定の具体例では、同時に除去する工程が、スペーサライナまたは第２領域を除去するブレークスルーエッチング工程を含む。
好適には、第１領域から多結晶シリコンのトップ層を除去する工程と、同時に除去する工程との間に、第２領域の上のレジストを除去する工程が行われる。
他の具体例では、第２領域が、少なくとも１つのゲートスタックを含む。
他の好適な具体例では、更に、最終点を引き起こす工程を含む。
基板は、好適には、シリコン、ゲルマニウム、ＳｉＧｅまたは他の好適な半導体材料からなる。
所定のエッチング化学的特性は、好適にはＳＦ６とＨＢｒの混合物で得られる。シリコン酸化物およびシリコン窒化物に対してＳ／Ｄ領域を選択的にエッチングするのに適した他のエッチング化学的特性が用いられても構わない。
第２層は、好適には酸化物である。選択的に窒化物であっても良い。
本発明の方法は、Ｓ／Ｄ領域の選択的エピタキシャル成長と、エッチングされるＳ／Ｄ材料と同じエッチング化学的特性でエッチング可能なハードマスクの特徴的な使用と、を組み合わせる。好ましい具体例は、多結晶シリコンのハードマスクである。選択的に、（多結晶の）ＳｉＧｅでも良い。一般には、スペーサ処理の後、ゲートスタックは完全に覆われても構わない（図２（Ａ））。次に、方法の異なった工程が、図２（Ｂ）〜（Ｅ）に示されるように行われる。
最初に、少なくとも多結晶シリコンまたは多結晶ＳｉＧｅのトップ層（５）と、例えば更なる酸化物層（６）とを含む、多結晶シリコンまたは多結晶ＳｉＧｅのハードマスク層（図２（Ｂ．１））またはハードマスク層スタックが、堆積される。ハードマスク（５）のトップ層は、（例えばゲートの上の）シリコン酸化物やシリコン窒化物に対して選択的にエッチングできなければならない。トップ層（５）は、このように、例えばゲート上のシリコン酸化物（２）をエッチングしない化学的特性を有するようにエッチングされる。多結晶シリコンまたは多結晶ＳｉＧｅのハードマスクが使用された場合、シリコン酸化物やシリコン窒化物に対して選択的に多結晶シリコンや多結晶ＳｉＧｅをエッチングすることが可能となる。この方法は、ゲート上の酸化物に歪をかけにくい。
次の工程（図２（Ｃ））では、トップ層、スペーサ材料上のストッピング、およびスペーサライナ（３）（マスキング材料スタックの場合には、追加の堆積材料（６））を除去することにより、基板上の第１領域（Ｉ）が開口される。第２領域（ＩＩ）上のトップ層（５）は、この工程では変化せずに残る。
中間工程では第２領域上のレジストがレジストストリップ手段により除去される。
次の工程（図２（Ｄ））では、第１領域の基板の一部と同様に、第２領域上の多結晶シリコンまたは多結晶ＳｉＧｅのトップ層（５）が、所定に溶液でエッチングされる。この工程は、ブレークスルー（ＢＴ）エッチ工程の適用を含んでも良い。かかる工程により、追加の堆積材料（６）中の、残りのスペーサライナ（３）またはストップ層が除去される。残ったスペーサライナ（３）および追加の堆積材料（６）の双方は、ストップ層として機能してもよい。ＢＴエッチ工程は、酸化物ストップ層（３、６）を通ってエッチングされ、一般には、次の工程に先だってストップ層が数秒間クリーニングされる。この処理工程中、多結晶シリコンまたは多結晶ＳｉＧｅのハードマスク（５）が消費されるため、全体にエッチング速度は減少し、エッチング深さの制御性が改良される。
多結晶シリコンまたは多結晶ＳｉＧｅのハードマスクの除去中、最終点（エンドポイント）のきっかけが行われる。これは、多結晶シリコンまたは多結晶ＳｉＧｅを使用しない従来の方法では不可能であった。最終点は、エッチング処理中の、材料のエッチングが完了する時点として決定される。終了点を超えてエッチングを続けると、オーバーエッチングとなる。本件の場合、図２（Ｅ）に示すように、多結晶シリコンまたは多結晶ＳｉＧｅ（５）からシリコン酸化物（３、６）への移行が検出された時に、終了点に到達する。移行は、同時に、Ｓ／Ｄ材料のエッチングのための終了点の検出としても使用できる。露出したシリコン酸化物（堆積されたスペーサリニア（３）または追加の酸化物のいずれか）は、エピタキシャル成長前に、プレエピクリーニングに耐えなければなければならない。ハードマスク材料のエッチング速度は、エッチング深さを得るために、同じ／より高い／より低い、となるように選択されなければならない。これは、Ｓ／Ｄ材料のエッチング深さと同じ／より低い／より高い。
本発明にかかる方法では、エッチング速度の制御性がより良くなる（Ｓ／Ｄモジュール中のリセスエッチのパターン依存性がより少なくなる）。更に、エッチングが選択性を有する層（３、６）の厚みが低減できる。なぜなら、ＢＴエッチングに耐える必要がないからである。フィールド酸化材の消費は、この方法では制限することができる。更なる特徴として、第１領域のＨＭの開口が、第１領域のゲートスタックの上のシリコン酸化物でより穏やかに行われる。これにより、ゲートの上に必要となる酸化物の厚みを低減することができる。
この発明の１つの具体例では、多結晶シリコンまたは多結晶ＳｉＧｅのハードマスク層（５）の厚みは、２０ｎｍ〜１５０ｎｍの間であることが好ましく、好適には７０ｎｍである。
他の具体例では、多結晶ＳｉＧｅハードマスク層（５）のＧｅ濃度は、０％〜０．５％の間であることが好ましく、好適には０％である。この場合、ウエットエッチングが、好適にはＧｅ濃度が０．５％である、残った多結晶ＳｉＧｅの除去に用いられる。
他の具体例では、多結晶シリコンまたは多結晶ＳｉＧｅのハードマスクの下の、追加の酸化物層（６）の厚みは、０ｎｍ〜３０ｎｍの間であることが好ましく、好適には１０ｎｍである。酸化物層の厚みは、エピタキシャル成長前のクリーニングと関連する。
好ましい具体例では、多結晶シリコンまたは多結晶ＳｉＧｅのハードマスク（５）の厚みは、２０ｎｍ〜１５０ｎｍの間であることが好ましく、好適には７０ｎｍである。多結晶シリコンまたは多結晶ＳｉＧｅの下の、追加の酸化物層（６）の厚みは、０ｎｍ〜３０ｎｍの間であることが好ましく、好適には１０ｎｍである。多結晶ＳｉＧｅハードマスク層（５）のＧｅ濃度は、０％〜０．５％との間であることが好ましく、好適には０％である。
従来の解決法の方法工程を示す。 本発明にかかる解決法の方法工程を示す。
符号の説明
１ 基板、２ シリコン酸化物層、３ ストップ層、４ スペーサ、５ トップ層、６ ストップ層。

Claims (14)

  1. ソース／ドレイン（Ｓ／Ｄ）領域の選択的エピタキシャル成長方法であって、半導体材料の基板（１）を提供する工程を含み、該基板は第１基板領域（Ｉ）と第２基板領域（ＩＩ）とからなり、該第１領域は少なくとも１つのゲートスタックを含む該成長方法が、更に、
    該基板上に少なくとも多結晶シリコンまたは多結晶ＳｉＧｅのトップ層（５）を提供する工程であって、該トップ層は、該基板（１）と同じエッチング化学的特性でエッチング可能である工程と、
    該基板（１）の該第１領域（Ｉ）から、該多結晶シリコンまたは多結晶ＳｉＧｅのトップ層（５）を、該第２基板領域（ＩＩ）の該多結晶シリコンまたは多結晶ＳｉＧｅに対して選択的に除去する工程と、
    該第２基板領域（ＩＩ）の該多結晶シリコンまたは多結晶ＳｉＧｅのトップ層（５）と、該第１基板領域（Ｉ）のＳ／Ｄ領域の該基板の少なくとも一部とを、該少なくとも１つのゲートスタックに対して選択的に、同時に除去する工程と、
    該第１基板領域（Ｉ）に、Ｓ／Ｄ領域の選択的エピタキシャル成長を行う工程と、を含む選択的エピタキシャル成長方法。
  2. 上記多結晶シリコンまたは多結晶ＳｉＧｅのトップ層（５）と上記基板との間に、ストップ層（３、６）が形成され、該ストップ層は、該トップ層（５）と同じエッチング化学的特性でエッチングされない請求項１にかかる選択的エピタキシャル成長方法。
  3. 上記第１領域（Ｉ）から、上記多結晶シリコンまたは多結晶ＳｉＧｅのトップ層（５）を除去する工程が、上記ストップ層（３、６）が露出するまで行われる請求項２にかかる選択的エピタキシャル成長方法。
  4. 上記同時に除去する工程が、上記ストップ層（３、６）を除去するブレークスルーエッチング工程を含む請求項３にかかる選択的エピタキシャル成長方法。
  5. 更に、上記第２領域（ＩＩ）を覆い上記第１領域（Ｉ）を露出させるために、上記多結晶シリコンまたは多結晶ＳｉＧｅのトップ層（５）の上にレジスト層を堆積する工程とパターニングする工程とを含む請求項１にかかる選択的エピタキシャル成長方法。
  6. 上記第１領域（Ｉ）から上記多結晶シリコンまたは多結晶ＳｉＧｅのトップ層（５）を除去する工程と、同時に除去する工程との間に、上記第２領域（ＩＩ）の上のレジストを除去する工程が行われる請求項５にかかる選択的エピタキシャル成長方法。
  7. 上記第２領域が、少なくとも１つのゲートスタックを含む請求項１にかかる方法。
  8. 更に、最終点を引き起こす工程を含む請求項３にかかる方法。
  9. 上記基板が、シリコン、ゲルマニウム、またはＳｉＧｅからなる請求項１にかかる方法。
  10. 上記基板と上記多結晶シリコンのトップ層が、ＳＦ６とＨＢｒの混合物でエッチングされる請求項１にかかる方法。
  11. 上記多結晶シリコンまたは多結晶ＳｉＧｅのトップ層（５）が、２０ｎｍから１５０ｎｍの間の厚みを有する請求項１にかかる選択的エピタキシャル成長方法。
  12. 上記多結晶ＳｉＧｅのトップ層（５）が、０％から０．５％の間のＧｅ濃度を有する請求項１にかかる選択的エピタキシャル成長方法。
  13. 上記ストップ層が、シリコン酸化物からなる請求項２にかかる選択的エピタキシャル成長方法。
  14. 上記シリコン酸化物のストップ層が、０ｎｍから３０ｎｍの間の厚みを有する請求項１３の方法。
JP2006347125A 2005-12-23 2006-12-25 ソース／ドレイン領域の選択的エピタキシャル成長方法 Pending JP2007227892A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP05447290A EP1801864B1 (en) 2005-12-23 2005-12-23 Method for selective epitaxial growth of source/drain areas

Publications (1)

Publication Number Publication Date
JP2007227892A true JP2007227892A (ja) 2007-09-06

Family

ID=36636404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006347125A Pending JP2007227892A (ja) 2005-12-23 2006-12-25 ソース／ドレイン領域の選択的エピタキシャル成長方法

Country Status (5)

Country Link
US (1) US7799664B2 (ja)
EP (1) EP1801864B1 (ja)
JP (1) JP2007227892A (ja)
AT (1) ATE449418T1 (ja)
DE (1) DE602005017806D1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8877596B2 (en) * 2010-06-24 2014-11-04 International Business Machines Corporation Semiconductor devices with asymmetric halo implantation and method of manufacture
CN103871902A (zh) 2014-03-24 2014-06-18 上海华力微电子有限公司 半导体处理工艺及半导体器件的制备方法
CN105869991B (zh) 2015-01-23 2018-05-11 上海华力微电子有限公司 用于改善SiGe厚度的均匀性的方法和系统
CN105990172B (zh) 2015-01-30 2018-07-31 上海华力微电子有限公司 嵌入式SiGe外延测试块的设计
CN105990342B (zh) 2015-02-13 2019-07-19 上海华力微电子有限公司 具有用于嵌入锗材料的成形腔的半导体器件及其制造工艺
CN104851884A (zh) 2015-04-14 2015-08-19 上海华力微电子有限公司 用于锗硅填充材料的成形腔
CN104821336B (zh) 2015-04-20 2017-12-12 上海华力微电子有限公司 用于使用保形填充层改善器件表面均匀性的方法和系统
CN105097554B (zh) 2015-08-24 2018-12-07 上海华力微电子有限公司 用于减少高浓度外延工艺中的位错缺陷的方法和系统

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5242375A (en) * 1975-09-30 1977-04-01 Matsushita Electric Ind Co Ltd Process for production of semiconductor device
JPS62120028A (ja) * 1985-11-20 1987-06-01 Toshiba Corp 半導体基板のエツチング方法
JPH04370929A (ja) * 1991-06-20 1992-12-24 Sharp Corp ドライエッチング方法
JPH0864579A (ja) * 1994-08-23 1996-03-08 Toshiba Corp 半導体装置の製造方法
JP2000299462A (ja) * 1999-04-15 2000-10-24 Toshiba Corp 半導体装置及びその製造方法
JP2003109969A (ja) * 2001-09-28 2003-04-11 Toshiba Corp 半導体装置及びその製造方法
WO2005017964A2 (en) * 2003-08-04 2005-02-24 International Business Machines Corporation Structure and method of making strained semiconductor cmos transistors having lattice-mismatched source and drain regions
WO2005043591A2 (en) * 2003-10-20 2005-05-12 International Business Machines Corporation HIGH PERFORMANCE STRESS-ENHANCED MOSFETs USING Si:C AND SiGe EPITAXIAL SOURCE/DRAIN AND METHOD OF MANUFACTURE
JP2005197474A (ja) * 2004-01-07 2005-07-21 Oki Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0430518A (ja) * 1990-05-28 1992-02-03 Fujitsu Ltd 半導体装置の製造方法
US6632718B1 (en) * 1998-07-15 2003-10-14 Texas Instruments Incorporated Disposable spacer technology for reduced cost CMOS processing
KR20030090411A (ko) * 2002-05-23 2003-11-28 삼성전자주식회사 선택적 성장을 이용한 씨모스 게이트 및 그 제조방법
US6872610B1 (en) * 2003-11-18 2005-03-29 Texas Instruments Incorporated Method for preventing polysilicon mushrooming during selective epitaxial processing
JP2006019577A (ja) * 2004-07-02 2006-01-19 Fujitsu Ltd 露光用マスクおよび半導体装置の製造方法
US7288802B2 (en) * 2005-07-27 2007-10-30 International Business Machines Corporation Virtual body-contacted trigate

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5242375A (en) * 1975-09-30 1977-04-01 Matsushita Electric Ind Co Ltd Process for production of semiconductor device
JPS62120028A (ja) * 1985-11-20 1987-06-01 Toshiba Corp 半導体基板のエツチング方法
JPH04370929A (ja) * 1991-06-20 1992-12-24 Sharp Corp ドライエッチング方法
JPH0864579A (ja) * 1994-08-23 1996-03-08 Toshiba Corp 半導体装置の製造方法
JP2000299462A (ja) * 1999-04-15 2000-10-24 Toshiba Corp 半導体装置及びその製造方法
JP2003109969A (ja) * 2001-09-28 2003-04-11 Toshiba Corp 半導体装置及びその製造方法
WO2005017964A2 (en) * 2003-08-04 2005-02-24 International Business Machines Corporation Structure and method of making strained semiconductor cmos transistors having lattice-mismatched source and drain regions
WO2005043591A2 (en) * 2003-10-20 2005-05-12 International Business Machines Corporation HIGH PERFORMANCE STRESS-ENHANCED MOSFETs USING Si:C AND SiGe EPITAXIAL SOURCE/DRAIN AND METHOD OF MANUFACTURE
JP2005197474A (ja) * 2004-01-07 2005-07-21 Oki Electric Ind Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
EP1801864B1 (en) 2009-11-18
US7799664B2 (en) 2010-09-21
ATE449418T1 (de) 2009-12-15
US20070148860A1 (en) 2007-06-28
EP1801864A1 (en) 2007-06-27
DE602005017806D1 (de) 2009-12-31

Similar Documents

Publication Publication Date Title
JP2007227892A (ja) ソース／ドレイン領域の選択的エピタキシャル成長方法
JP5296672B2 (ja) ストレッサを備える構造及びその製造方法
US7265013B2 (en) Sidewall image transfer (SIT) technologies
JP4982382B2 (ja) リセス型ソース／ドレイン領域をｓｏｉウェハに含む半導体形成プロセス
US6673635B1 (en) Method for alignment mark formation for a shallow trench isolation process
JP2007110043A (ja) 半導体装置の製造方法
US8106423B2 (en) Method and structure using a pure silicon dioxide hardmask for gate patterning for strained silicon MOS transistors
US20030211730A1 (en) Method for forming contact hole in semiconductor device
US20080214008A1 (en) Method of manufacturing semiconductor device
KR20050068748A (ko) 반도체 소자 분리막 형성 방법
KR101503535B1 (ko) 반도체 장치의 제조 방법
US20080105899A1 (en) Semiconductor device with epitaxially grown layer and fabrication method
US20080113515A1 (en) Methods of Forming Semiconductor Devices
US6764947B1 (en) Method for reducing gate line deformation and reducing gate line widths in semiconductor devices
US20200135898A1 (en) Hard mask replenishment for etching processes
US6905943B2 (en) Forming a trench to define one or more isolation regions in a semiconductor structure
US6852472B2 (en) Polysilicon hard mask etch defect particle removal
US6245643B1 (en) Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution
JP7074045B2 (ja) 窒化物半導体デバイスの製造方法及び窒化物半導体デバイス
JPH0744214B2 (ja) 半導体装置の製造方法
JP2006269521A (ja) 半導体記憶装置の製造方法
JPH0338733B2 (ja)
KR100575361B1 (ko) 플래시 게이트 및 고전압 게이트 형성 방법
KR100282338B1 (ko) 반도체장치의 소자분리방법
KR100417195B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100609

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100708

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111013

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111020

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20111111

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120613

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120619