JP2005197474A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2005197474A
JP2005197474A JP2004002407A JP2004002407A JP2005197474A JP 2005197474 A JP2005197474 A JP 2005197474A JP 2004002407 A JP2004002407 A JP 2004002407A JP 2004002407 A JP2004002407 A JP 2004002407A JP 2005197474 A JP2005197474 A JP 2005197474A
Authority
JP
Japan
Prior art keywords
film
silicon
trench
semiconductor device
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2004002407A
Other languages
English (en)
Inventor
Norimitsu Shimizu
則光 清水
Osamu Koike
理 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Miyagi Oki Electric Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Miyagi Oki Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd, Miyagi Oki Electric Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2004002407A priority Critical patent/JP2005197474A/ja
Priority to US10/866,032 priority patent/US20050148191A1/en
Publication of JP2005197474A publication Critical patent/JP2005197474A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】トレンチの形成方法を制御良くおこなう。
【解決手段】シリコン基板１１上に、パッド酸化膜１２、シリコン窒化膜１３の積層膜が堆積され、さらに積層膜上にポリシリコン膜１４が形成されており、レシストマスク１５にてポリシリコン膜１４、シリコン窒化膜１３、パッド酸化膜１２が順次エッチングされる。そして、ポリシリコン膜１４をマスクとしてシリコン基板１１をエッチングしてトレンチ１６を形成する。
【選択図】 図５

Description

本発明は半導体装置の製造方法に関し、特に、半導体基板に形成される素子分離領域であるトレンチの形成方法に関するものである。
ＬＳＩデバイスにおいては、高集積化が進んでおり、そのためには更なる微細化技術が必要となっている。近年のＬＳＩデバイス製造技術において、素子分離技術としては、従来のＬＯＣＯＳ分離構造に代わり、素子分離領域を微細に、しかも、精度良く形成できるシャロウ・トレンチ・アイソレーション（ＳＴＩ）構造が採用されるようになってきている。
まず、従来のＳＴＩ構造の形成方法について、図１及び図２を用いて簡単に説明する。シリコン基板１上に、熱酸化法によりパッド酸化膜２を形成し、さらに、シリコン窒化膜３をＣＶＤ法により堆積させる。次に、レジストパターン４を形成し（図１）、これをマスクとして、シリコン窒化膜３、パッド酸化膜２及びシリコン基板１を順次エッチングし、レジスト４を除去すれば素子分離溝であるトレンチ５が形成される（図２）。
そして、図示はしないが、通常の方法により、シリコン窒化膜３及びパッド酸化膜２を順次除去し、全面にトレンチ５が完全に埋め込まれるようにCVD法によりシリコン酸化膜を形成し、ＣＭＰ法により平坦化してトレンチ５のみにシリコン酸化膜を埋め込めば、ＳＴＩ構造が形成される。
特開２００１−３４５３７５ 特開２００１−２６７４１０ 特開平９−２７４８３
ＳＴＩ構造は、素子分離領域であるため、素子間を完全分離するために、トレンチの深さを制御することが重要である。従来のトレンチ形成方法では、目標とするトレンチの深さを確保するために、特にエッチングレートを制御しエッチング特性を均一化させることに重点が置かれていた。
しかし、従来の形成方法においては、レジストマスクにより、シリコン酸化膜、シリコン窒化膜及びシリコン基板を一括エッチングするために、各被エッチング膜種の差及びエッチング装置の機差によるエッチングレートへの変動を考慮しなければならず、目標とするトレンチ深さを確保するためには、被エッチング膜が変る毎にエッチング装置状態を確認しなければならなかった。
また、レジストをマスクとしてエッチングするために、レジストから発生するカーボンを含有するエッチング反応生成物が形成され、この反応生成物がシリコン基板に堆積するために、シリコン基板のエッチングが阻害するといった問題もあった。
上記問題を解決するために、本発明は、レジストマスクによりシリコン基板をエッチングせずに、ポリシリコンマスクを用いてシリコン基板をエッチングして、トレンチを形成するようにしたものである。
つまり、シリコン基板上にシリコン系でない絶縁膜、例えばシリコン酸化膜と上層がシリコン窒化膜の積層膜を形成し、積層膜上にポリシリコン膜を形成後、レジストによりポリシリコン膜をパターニングし、レジストを除去してポリシリコン膜をマスクとしてシリコン基板をエッチングするものである。そして、エッチングの終点をシリコン窒化膜が露出したことにより検出することが可能となる。
本発明においては、レジストマスクを用いることなくシリコン基板をエッチングしているので、カーボン含有の反応生成物がシリコン基板に堆積することもなく、シリコン基板のエッチングレートを均一に維持することができる。また、ポリシリコン膜とシリコン基板のエッチングレートは、ほほ等しく制御できるので、トレンチの深さをポリシリコン膜厚と一致させることにより、トレンチの深さの制御が正確となる。
図３乃至図６は本発明の実施の形態における半導体装置の製造方法を示す図であり、トレンチ深さが２５０ｎｍである場合を例にとって説明する。
まず、シリコン基板１１に熱酸化法によりパッド酸化膜１２を１５ｎｍ、ＣＶＤ法によりシリコン窒化膜１３を１５０ｎｍを形成し、続いて、ポリシリコン膜１４を２５０ｎｍ堆積する。次に、ポリシリコン膜１４上にフォトリソグラフィ技術によりレジストパターン１５を形成する(図３)。
そして、レジストパターン１５をマスクとして、ポリシリコン膜１４をエッチングする。例えば、ICP型ドライエッチング装置を用いて、圧力１．３Pa、RF出力４００W、ガスはCl2/HBr/O2であり、流量は５０／１５０／１０ｓｃｃｍの条件でおこなう。
さらに、レジストパターン１５をマスクとして、パッド酸化膜１２及びシリコン窒化膜１３のエッチングがおこなわれる（図４）。エッチング条件は、例えば、ICP型ドライエッチング装置により、圧力８．０Pa、RF出力４００W、ガスCHF3/Ar/O2、流量１５／７５／３ｓｃｃｍである。
そして、レジスト１５を灰化（アッシング）除去した後、ポリシリコン膜１４をマスクにシリコン基板１１のエッチングがおこなわれ、トレンチ１６が形成できる（図５）。エッチング条件は、ICP型ドライエッチング装置により、圧力１．３Pa、RF出力４００W、ガスCl2/HBr/O2、流量は５０／１５０／１０ｓｃｃｍである。
このエッチングは、シリコン基板１１とほぼ同じエッチングレートでポリシリコン膜１４がエッチングされる条件となっているので、ポリシリコン膜１４が完全に除去された時を終点検出すれば、ポリシリコン膜１４の膜厚と同じ深さのトレンチ１６を形成することができる。
本実施の形態において、ポリシリコンの下層の積層膜を２層膜として説明したが、シリコン酸化膜／シリコン窒化膜／シリコン酸化膜等の２層以上の多層膜でも良し、また、マスク膜はシリコン系であればアモルファスシリコン膜であっても構わない。これらの膜の種類等の設定は、他のプロセス条件、特にエッチング条件に合わせて決定することができる。
以上説明したように、本発明によれば、シリコン基板に反応生成物が堆積することもなくトレンチエッチング可能であり、また、マスク膜とシリコン基板のエッチングレートを等しくエッチングするため、正確な深さのトレンチを形成することができる。
従来技術におけるトレンチの形成方法の工程断面図である。 図１に引き続く従来技術におけるトレンチの形成方法の工程断面図である。 本発明の実施の形態におけるトレンチの形成方法の工程断面図である。 図３に引き続く本発明の実施の形態におけるトレンチの形成方法の工程断面図である。 図４に引き続く本発明の実施の形態におけるトレンチの形成方法の工程断面図である。
符号の説明
１、１１ シリコン基板
２、１２ パッド酸化膜
３、１３ シリコン窒化膜
４、」５ レジストパターン
５、１６ トレンチ
１４ ポリシリコン膜

Claims (6)

  1. シリコン基板上に絶縁膜及び該絶縁膜上にシリコン系の膜を形成する工程と、レジストをマスクとして前記シリコン系の膜及び前記絶縁膜をエッチングする工程と、前記レジストを除去した後前記シリコン系の膜をマスクとしてシリコン基板をエッチングしトレンチを形成する工程を含むことを特徴とする半導体装置装置の製造方法。
  2. 前記シリコン系の膜は、多結晶シリコンあるいはアモルファスシリコンの何れかであることを特徴とする請求項１記載の半導体装置装置の製造方法。
  3. 前記トレンチの深さは前記シリコン系の膜厚に等しいことを特徴とする請求項１、２記載の半導体装置装置の製造方法。
  4. 前記絶縁膜はシリコン酸化膜及びシリコン窒化膜の多層膜であることを特徴とする請求項１乃至３記載の半導体装置装置の製造方法。
  5. 前記多層膜は下層膜がシリコン酸化膜であり、上層膜がシリコン窒化膜である２層膜であることを特徴とする請求項４記載の半導体装置装置の製造方法。
  6. 前記トレンチのエッチング終点は前記絶縁膜表面の露出を検出することによりおこなわれることを特徴とする請求項１乃至５記載の半導体装置装置の製造方法。
JP2004002407A 2004-01-07 2004-01-07 半導体装置の製造方法 Abandoned JP2005197474A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004002407A JP2005197474A (ja) 2004-01-07 2004-01-07 半導体装置の製造方法
US10/866,032 US20050148191A1 (en) 2004-01-07 2004-06-14 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004002407A JP2005197474A (ja) 2004-01-07 2004-01-07 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005197474A true JP2005197474A (ja) 2005-07-21

Family

ID=34709047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004002407A Abandoned JP2005197474A (ja) 2004-01-07 2004-01-07 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20050148191A1 (ja)
JP (1) JP2005197474A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227892A (ja) * 2005-12-23 2007-09-06 Interuniv Micro Electronica Centrum Vzw ソース／ドレイン領域の選択的エピタキシャル成長方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100399531C (zh) * 2005-11-03 2008-07-02 上海华虹Nec电子有限公司 一种特殊结构的硅片
CN204760384U (zh) * 2015-05-18 2015-11-11 华天科技（昆山）电子有限公司 高像素影像传感芯片的晶圆级封装结构
CN109920734A (zh) * 2019-03-13 2019-06-21 德淮半导体有限公司 半导体器件的形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5562801A (en) * 1994-04-28 1996-10-08 Cypress Semiconductor Corporation Method of etching an oxide layer
US6015757A (en) * 1997-07-02 2000-01-18 Taiwan Semiconductor Manufacturing Co. Ltd. Method of oxide etching with high selectivity to silicon nitride by using polysilicon layer
US5811345A (en) * 1997-09-18 1998-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Planarization of shallow- trench- isolation without chemical mechanical polishing
US6140206A (en) * 1999-06-14 2000-10-31 Chartered Semiconductor Manufacturing Ltd. Method to form shallow trench isolation structures
JP2001345375A (ja) * 2000-05-31 2001-12-14 Miyazaki Oki Electric Co Ltd 半導体装置および半導体装置の製造方法
US6737316B2 (en) * 2001-10-30 2004-05-18 Promos Technologies Inc. Method of forming a deep trench DRAM cell
US6613649B2 (en) * 2001-12-05 2003-09-02 Chartered Semiconductor Manufacturing Ltd Method for buffer STI scheme with a hard mask layer as an oxidation barrier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227892A (ja) * 2005-12-23 2007-09-06 Interuniv Micro Electronica Centrum Vzw ソース／ドレイン領域の選択的エピタキシャル成長方法

Also Published As

Publication number Publication date
US20050148191A1 (en) 2005-07-07

Similar Documents

Publication Publication Date Title
US20090068838A1 (en) Method for forming micropatterns in semiconductor device
JP2007134668A (ja) 半導体素子のトレンチ形成方法及びそれを利用した半導体素子の素子分離方法
JP2008060517A (ja) マスク構造物の形成方法及びこれを利用した微細パターン形成方法
JP3757213B2 (ja) 半導体装置の製造方法
JP2010225899A (ja) 半導体装置の製造方法
JP5100198B2 (ja) 半導体素子の微細パターンの形成方法
JP4737953B2 (ja) 半導体装置の製造方法
KR100574999B1 (ko) 반도체소자의 패턴 형성방법
JP2009071306A (ja) 半導体素子の微細パターン形成方法
JP2010087300A (ja) 半導体装置の製造方法
US20110254142A1 (en) Stacked structure
JP2008218999A (ja) 半導体装置の製造方法
US7829472B2 (en) Method of forming at least an opening using a tri-layer structure
KR100714287B1 (ko) 반도체 소자의 패턴 형성방법
JP2008010724A (ja) 半導体装置及びその製造方法
JP2007110077A (ja) 半導体素子のコンタクトホール形成方法
JP2006245198A (ja) 半導体装置の製造方法
JP2005197474A (ja) 半導体装置の製造方法
JP2008124399A (ja) 半導体装置の製造方法
JP2003282700A (ja) ホール形成方法
JP2003158179A (ja) 半導体装置およびその製造方法
JP2017535075A (ja) フォトリソグラフィを用いない自己整合逆活性エッチングのための方法
JP2006261341A (ja) 半導体装置の製造方法
KR100935251B1 (ko) 반도체 소자의 나노 스페이스 제조 방법
JP2008016852A (ja) フラッシュメモリ素子の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051227

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20051227

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20060919

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060923

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061013

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061121