JP2017535075A - フォトリソグラフィを用いない自己整合逆活性エッチングのための方法 - Google Patents

フォトリソグラフィを用いない自己整合逆活性エッチングのための方法 Download PDF

Info

Publication number
JP2017535075A
JP2017535075A JP2017520461A JP2017520461A JP2017535075A JP 2017535075 A JP2017535075 A JP 2017535075A JP 2017520461 A JP2017520461 A JP 2017520461A JP 2017520461 A JP2017520461 A JP 2017520461A JP 2017535075 A JP2017535075 A JP 2017535075A
Authority
JP
Japan
Prior art keywords
oxide
duo
etching
depositing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017520461A
Other languages
English (en)
Other versions
JP2017535075A5 (ja
Inventor
ジャスティン ヒロキ サトウ，
ジャスティン ヒロキ サトウ，
グレゴリー アレン ストム，
グレゴリー アレン ストム，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of JP2017535075A publication Critical patent/JP2017535075A/ja
Publication of JP2017535075A5 publication Critical patent/JP2017535075A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

部分的に平坦化された有機ケイ酸塩（ＤＵＯ）の層が、シャロートレンチアイソレーション（ＳＴＩ）がＨＤＰ酸化物で充填された後、シリコンウエハ上の高密度プラズマ（ＨＤＰ）酸化物の層上にスピンコーティングされる。次いで、ＤＵＯ層は、特定の選択性においてＤＵＯおよび高密度プラズマ（ＨＤＰ）酸化物をエッチングするように具体的に調整された特殊プロセスを使用してエッチングされる。ウエハトポグラフィのより高い区域（活性Ｓｉ区域）は、より薄いＤＵＯを有し、エッチングプロセスが進むにつれて、これらの区域（活性Ｓｉ区域）内のＨＤＰ酸化物を通してエッチングし始める。エッチングプロセスは、特定の深度に達した後、窒化ケイ素酸化層に触れる前に停止される。ＤＵＯは、除去され、標準的化学機械研磨（ＣＭＰ）が、シリコンウエハ上で行われる。ＣＭＰステップ後、窒化ケイ素は、除去され、フィールド酸化物間のシリコン基板を露出する。

Description

（技術分野）
本開示は、半導体集積回路の加工に関し、より具体的には、フォトリソグラフィを用いない自己整合逆活性エッチングを使用して半導体集積回路を加工する方法に関する。
（背景）
すでにパターン形成された活性シャロートレンチアイソレーション（ＳＴＩ）に逆活性エッチングフォトマスクを整合させようとする際、固有の問題が存在する。リソグラフィプロセスにおけるわずかな変動および誤差のため、蓄積重複が存在する。リソグラフィマージンに加え、本プロセスステップにおける典型的高密度プラズマ（ＨＤＰ）酸化物充填は、ＨＤＰ酸化物プロセスの性質に起因して傾けられる。この傾きは、特定の量の重複に、ＨＤＰ充填の角度付けられた部分上にフォトレジストを印刷することを妨害させる。
（概要）
したがって、フォトリソグラフィを使用せずに、正確な逆活性エッチングパターン形成を行うための改良された方法が必要とされる。
ある実施形態によると、半導体ウエハのフォトリソグラフィを用いない自己整合逆活性エッチングのための方法は、パッド酸化物を半導体ウエハのシリコン基板上に堆積させるステップと、活性窒化ケイ素をパッド酸化物上に堆積させるステップと、シャロートレンチアイソレーション（ＳＴＩ）ウェルをシリコン基板内に形成するステップと、酸化ライナをＳＴＩウェル内に形成するステップであって、酸化ライナは、シリコン基板が露出され得る場所のみに形成され得る、ステップと、酸化物を窒化ケイ素およびＳＴＩウェルを覆って堆積させるステップと、部分的に平坦化された有機ケイ酸塩（ＤＵＯ）層を酸化物を覆って堆積させるステップと、乾式プラズマエッチングを行うことにより、ＤＵＯ層を酸化物から除去するステップと、化学機械研磨（ＣＭＰ）を行うことにより、活性窒化ケイ素を被覆する酸化物の全てを除去するステップと、活性窒化ケイ素を除去するステップであって、シリコン基板の一部は、残りの酸化物間に露出され、シリコン基板内における活性トランジスタ要素ドーピングのステップのための準備ができ得る、ステップとを含んでもよい。
本方法のさらなる実施形態によると、パッド酸化物は、窒化ケイ素であってもよい。本方法のさらなる実施形態によると、ＳＴＩウェルを形成するステップは、シリコン基板をエッチングすることにより、ＳＴＩウェルを形成するステップを含んでもよい。本方法のさらなる実施形態によると、酸化ライナは、酸化ケイ素であってもよい。本方法のさらなる実施形態によると、酸化物を酸化ライナを覆って堆積させるステップは、高密度プラズマ（ＨＤＰ）酸化物を酸化ライナを覆って堆積させるステップを含んでもよい。本方法のさらなる実施形態によると、ＤＵＯ層を酸化物を覆って堆積させるステップは、ＤＵＯ層を酸化物上にスピンコーティングするステップを含んでもよい。本方法のさらなる実施形態によると、ＤＵＯ層を酸化物から除去するステップは、調整エッチングを行うことにより、ＤＵＯ層を開放するステップと、短い選択的エッチングをＤＵＯ層にエッチングするステップとを含んでもよく、半導体ウエハは、酸化物エッチング装置内でエッチングされてもよい。本方法のさらなる実施形態によると、ＤＵＯ層を酸化物から除去するステップは、複数の乾式プラズマエッチングのステップを含んでもよい。本方法のさらなる実施形態によると、複数の乾式プラズマエッチングのステップは、酸化物に対して非選択的にエッチングするステップと、酸化物に対して部分的にエッチングするステップとを含んでもよい。本方法のさらなる実施形態によると、酸化物に対して非選択的にエッチングするステップは、ＣＦ４、Ｏ２、およびＡｒから成る群から選択されたガスを使用してもよい。本方法のさらなる実施形態によると、酸化物に対して部分的にエッチングするステップは、Ｃ５Ｆ８、Ｏ２、Ｎ２、およびＡｒから成る群から選択されたガスを使用してもよい。本方法のさらなる実施形態によると、ＤＵＯ層を酸化物から除去するステップは、乾式プラズマエッチングを行うステップが完了され得るまで行われてもよい。
別の実施形態によると、半導体集積回路は、パッド酸化物を半導体ウエハのシリコン基板上に堆積させるステップと、活性窒化ケイ素をパッド酸化物上に堆積させるステップと、シャロートレンチアイソレーション（ＳＴＩ）ウェルをシリコン基板内に形成するステップと、酸化ライナをＳＴＩウェル内に形成するステップであって、酸化ライナは、シリコン基板が露出され得る場所のみに形成され得る、ステップと、酸化物を窒化ケイ素およびＳＴＩウェルを覆って堆積させるステップと、部分的に平坦化された有機ケイ酸塩（ＤＵＯ）層を酸化物を覆って堆積させるステップと、乾式プラズマエッチングを行うことにより、ＤＵＯ層を酸化物から除去するステップと、化学機械研磨（ＣＭＰ）を行うことにより、活性窒化ケイ素を被覆する酸化物の全てを除去するステップと、活性窒化ケイ素を除去するステップであって、シリコン基板の一部は、残りの酸化物間に露出され、シリコン基板内における活性トランジスタ要素ドーピングのステップのための準備ができ得る、ステップとを含むプロセスによって作成されてもよい。
本プロセスのさらなる実施形態によると、酸化物を酸化ライナを覆って堆積させるステップは、高密度プラズマ（ＨＤＰ）酸化物を酸化ライナを覆って堆積させるステップを含んでもよい。本プロセスのさらなる実施形態によると、ＤＵＯ層を酸化物から除去するステップは、調整エッチングを行うことにより、ＤＵＯ層を開放するステップと、短い選択的エッチングをＤＵＯ層にエッチングするステップとを含んでもよく、半導体ウエハは、酸化物エッチング装置内でエッチングされてもよい。本プロセスのさらなる実施形態によると、ＤＵＯ層を酸化物から除去するステップは、複数ステップの乾式プラズマエッチングを含んでもよい。本プロセスのさらなる実施形態によると、複数ステップの乾式プラズマエッチングは、酸化物に対して非選択的にエッチングするステップと、酸化物に対して部分的にエッチングするステップとを含んでもよい。本プロセスのさらなる実施形態によると、酸化物に対して非選択的にエッチングするステップは、ＣＦ４、Ｏ２、およびＡｒから成る群から選択されたガスを使用してもよい。本プロセスのさらなる実施形態によると、酸化物に対して部分的にエッチングするステップは、Ｃ５Ｆ８、Ｏ２、Ｎ２、およびＡｒから成る群から選択されたガスを使用してもよい。
さらに別の実施形態によると、半導体ウエハは、パッド酸化物を半導体ウエハのシリコン基板上に堆積させるステップと、活性窒化ケイ素をパッド酸化物上に堆積させるステップと、シャロートレンチアイソレーション（ＳＴＩ）ウェルをシリコン基板内に形成するステップと、酸化ライナをＳＴＩウェル内に形成するステップであって、酸化ライナは、シリコン基板が露出され得る場所のみに形成され得る、ステップと、酸化物を窒化ケイ素およびＳＴＩウェルを覆って堆積させるステップと、部分的に平坦化された有機ケイ酸塩（ＤＵＯ）層を酸化物を覆って堆積させるステップと、乾式プラズマエッチングを行うことにより、ＤＵＯ層を酸化物から除去するステップと、化学機械研磨（ＣＭＰ）を行うことにより、活性窒化ケイ素を被覆する酸化物の全てを除去するステップと、活性窒化ケイ素を除去するステップであって、シリコン基板の一部は、残りの酸化物間に露出され、シリコン基板内における活性トランジスタ要素ドーピングのステップのための準備ができ得る、ステップとに従って処理された表面を有してもよい。
本開示のより完全な理解は、付随の図面と関連して検討される以下の説明を参照することによって得られ得る。
図１は、フィールド酸化物を形成し、シリコン基板内における活性トランジスタ要素ドーピングのさらなる処理のためにシリコン基板を露出させるために使用される、先行技術のプロセス加工ステップの概略流れ図を図示する。 図２は、本開示の特定の例示的実施形態による、フィールド酸化物を形成し、シリコン基板内における活性トランジスタ要素ドーピングのさらなる処理のためにシリコン基板を露出させるために使用される、プロセス加工ステップの概略流れ図を図示する。 図３は、本開示の教示による、酸化物の薄層および窒化ケイ素の層を上に堆積させられたシリコンウエハの概略立面断面図を図示する。 図３Ａは、図３に示されるシリコンウエハのシャロートレンチアイソレーション（ＳＴＩ）エッチングのステップ後のシリコンウエハの概略立面断面図を図示する。 図３Ｂは、図３および図３Ａに示されるシリコンウエハのシャロートレンチアイソレーション（ＳＴＩ）エッチング、ライナ酸化、および高密度プラズマ（ＨＤＰ）堆積のプロセスステップを行った後のシリコンウエハの概略立面断面図を図示する。 図４は、本開示の特定の例示的実施形態による、部分的に平坦化された有機ケイ酸塩（ＤＵＯ）の層を図３に示されるシリコンウエハ上にスピンコーティングするプロセスステップを行った後のシリコンウエハの概略立面断面図を図示する。 図５は、本開示の特定の例示的実施形態による、図４に示されるシリコンウエハ上のＤＵＯをエッチングするプロセスステップを行った後のシリコンウエハの概略立面断面図を図示する。 図６は、本開示の特定の例示的実施形態による、図５に示されるシリコンウエハ上のＤＵＯを除去するプロセスステップを行った後のシリコンウエハの概略立面断面図を図示する。 図７は、本開示の特定の例示的実施形態による、シャロートレンチアイソレーション（ＳＴＩ）化学機械研磨（ＣＭＰ）のプロセスステップを行った後のシリコンウエハの概略立面断面図を図示する。 図８は、本開示の特定の例示的実施形態による、窒化ケイ素を除去し、シリコン基板の一部を露出させるプロセスステップを行った後のシリコンウエハの概略立面断面図を図示する。
本開示は、種々の修正および代替形態が可能であるが、その特定の例示的実施形態が、図面に示されており、本明細書で詳細に説明される。しかしながら、特定の例示的実施形態の本明細書の説明は、本開示を本明細書で開示される特定の形態に限定することを目的としておらず、反対に、本開示は、添付の特許請求の範囲によって定義されるような全ての修正および均等物を対象とするものであることを理解されたい。
（詳細な説明）
本開示の実施形態によると、リソグラフィは、逆活性レベルパターン形成を行うために要求されない。代わりに、部分的に平坦化された有機ケイ酸塩（ＤＵＯ）の層が、シャロートレンチアイソレーション（ＳＴＩ）充填後、ウエハ上にスピンコーティングされる。次いで、ＤＵＯ層は、特定の選択性においてＤＵＯおよび高密度プラズマ（ＨＤＰ）酸化物をエッチングするように具体的に調整された特殊プロセスを使用してエッチングされる。ウエハトポグラフィのより高い区域（活性Ｓｉ区域）は、より薄いＤＵＯを有し、エッチングプロセスが進むにつれて、これらの区域（活性Ｓｉ区域）内のＨＤＰ酸化物を通してエッチングし始める。エッチングプロセスは、特定の深度が達成された後、停止される。これらの区域（活性Ｓｉ区域）は、逆マスクフォトリソグラフィによって開放され、続いて、エッチングされる区域と同一区域である（図１、ステップ１１０参照）。ＤＵＯの材料特性は、本開示の特定の例示的実施形態による、前述のプロセスのフロントエンドオブライン（ＦＥＯＬ）適用を可能にする。エッチング選択性の類似制御が得られ得る場合、他の材料がＤＵＯの代わりに使用されてもよいことが検討され、これは、本開示の範囲内である。
ここで図面を参照すると、特定の例示的実施形態の詳細が概略的に図示されている。図面中の類似要素は、類似番号によって表され、類似する要素は、異なる小文字添字を伴う類似番号によって表される。
図１を参照すると、フィールド酸化物を形成し、シリコン基板内における活性トランジスタ要素ドーピングのさらなる処理のためにシリコン基板を露出させるために使用される、先行技術のプロセス加工ステップの概略流れ図が描写される。シャロートレンチアイソレーション（ＳＴＩ）フィールド酸化物（ＦＯＸ）ウェルを伴い、シリコン基板内における活性トランジスタ要素ドーピングのための準備ができたシリコンウエハを生成するための先行技術のフロントエンドオブライン（ＦＥＯＬ）のプロセス加工は、以下のステップを含んでもよい。ステップ１０２において、シリコンウエハ３２０が、酸化物の薄層３２１および窒化ケイ素の層３２２をその上に堆積させられた後、シリコンウエハの表面は、パターン形成およびエッチングされ、シャロートレンチアイソレーション（ＳＴＩ）ウェルを生成する。ステップ１０４において、シリコンウエハの表面およびＳＴＩウェルが、酸化され、その上にライナを生成する。ステップ１０６において、高密度プラズマ（ＨＤＰ）酸化物が、酸化されたライナ上に堆積される。ステップ１０８において、逆活性マスクが、行われる。ステップ１１０において、逆活性エッチングが、行われる。ステップ１１２において、逆活性灰化（Ｏ２）が、行われる。ステップ１１４において、シリコンウエハ上で逆酸剥離が、行われる。ステップ１１６において、シャロートレンチアイソレーション（ＳＴＩ）化学機械研磨（ＣＭＰ）が、シリコンウエハの表面上で行われる。ステップ１１８において、上部酸化物エッチングが、行われる。ステップ１２０において、シリコンウエハの窒化物剥離が、行われ、フィールド酸化物をＳＴＩウェル内に残し、シリコンウエハの一部を露出し、シリコンウエハ基板内における活性トランジスタ要素ドーピングのステップのための準備ができた状態にする。
図２を参照すると、本開示の特定の例示的実施形態による、フィールド酸化物を形成し、シリコン基板内における活性トランジスタ要素ドーピングのさらなる処理のためにシリコン基板を露出させるために使用される、プロセス加工ステップの概略流れ図が描写される。本開示の特定の例示的実施形態によると、シャロートレンチアイソレーション（ＳＴＩ）フィールド酸化物（ＦＯＸ）ウェルを伴い、シリコン基板内における活性トランジスタ要素ドーピングのための準備ができたシリコンウエハを生成するための新しく、新規、かつ非自明のフロントエンドオブライン（ＦＥＯＬ）プロセス加工は、以下のステップを含んでもよい。ステップ１０２、１０４、および１０６は、上記の図１に説明されるものと実質的に同一である。また、以下に参照される要素番号を示す図３〜８も参照されたい。本発明に特有のこととして、逆マスクのためのフォトリソグラフィステップは、排除される。代わりに、高密度プラズマ（ＨＤＰ）酸化物３２４上に堆積される部分的に平坦化された有機ケイ酸塩（ＤＵＯ）４２６をコーティングすることによって、ステップ２０８が、行われる。ステップ２１０において、ＤＵＯ４２６は、例えば、限定ではないが、一般的プロセスガス、例えば、ＣＦ４、Ｃ４Ｆ６、Ｃ５Ｆ８、Ｃ４Ｆ８、Ｏ２、Ｎ２、Ａｒ等を使用した複数ステップの乾式プラズマエッチングを用いてエッチングされてもよい。第１のサブステップ２１０ａは、酸化物に対して非選択的（ＣＦ４、Ｏ２、Ａｒ）であってもよく、第２のサブステップ２１０ｂは、酸化物に対して部分的（Ｃ５Ｆ８、Ｏ２、Ｎ２、Ａｒ）であってもよい。次いで、ステップ２１２および２１４において、ＤＵＯ４２６は、例えば、限定ではないが、それぞれ酸化灰化（Ｏ２）およびＨＦ剥離を使用して、全ての残りの区域の窒化ケイ素から剥離される。エッチングおよびＤＵＯ除去後の残りのＨＤＰ３２４の外形は、従来の逆マスクプロセスに類似する。ウエハは、次いで、他の現在の技術の半導体集積回路加工プロセスにおいて行われるものと全く同様に、ＣＭＰ、ＴＯＰ ＯＸＩＤＥ ＥＴＣＨ、およびＮＩＴＲＩＤＥ ＳＴＲＩＰを受けてもよい。
図３を参照すると、本開示の教示による、酸化物の薄層３２１および窒化ケイ素の層３２２を上に堆積させられたシリコンウエハ３２０の概略立面断面図が描写される。図３Ａを参照すると、シャロートレンチアイソレーション（ＳＴＩ）エッチング３２３のステップ後のシリコンウエハ３２０の概略立面断面図が描写される。
図３Ｂを参照すると、図３および図３Ａに示されるシリコンウエハのシャロートレンチアイソレーション（ＳＴＩ）エッチング、ライナ酸化および高密度プラズマ（ＨＤＰ）堆積のプロセスステップを行った後のシリコンウエハの概略立面断面図が描写される。ＳＴＩエッチング３２３が終了後（図３Ａ）、ＨＤＰ酸化物３２４の層が、シリコン基板３２０および窒化ケイ素３２２上に堆積されてもよい。ライナ酸化は、ＳＴＩエッチング３２３によって露出されたシリコン基板３２０の一部を酸化させて行われる。集積回路加工における当業者および本開示の利益を有する者は、他の酸化材料が使用されてもよいことを理解する。ＨＤＰ酸化物以外の他の酸化物も、それらの酸化物が良好な充填特性を有する限り、使用されてもよく、本明細書で検討される。例えば、スピンオンガラスさえも、使用され得る。ＳＴＩエッチング外形およびＨＤＰ酸化物３２４堆積は、不規則なトポグラフィをシリコンウエハの上部に残す。
図４を参照すると、本開示の特定の例示的実施形態による、部分的に平坦化された有機ケイ酸塩（ＤＵＯ）の層を図３に示されるシリコンウエハ上にスピンコーティングするプロセスステップを行った後のシリコンウエハの概略立面断面図が描写される。フォトリソグラフィマスクをウエハ上に印刷することにより、逆活性開口部を露出させる代わりに、ＤＵＯ４２６の層が、ＨＤＰ酸化物３２４上にスピンコーティングされ得、幾分か平坦化効果をそこにもたらしてもよい。より重要なこととして、ＤＵＯ４２６の層は、エッチングプロセスガス混合に基づいて、酸化ケイ素に対して選択的または非選択的であってもよい。好ましい特性は、ＤＵＯエッチング率が、エッチングされている酸化物に対して選択的または非選択的であるように調整され得ることである。これは、エッチングのみを使用して（マスクを用いず）、酸化物スタックを平坦化する能力を可能にする。
図５を参照すると、本開示の特定の例示的実施形態による、図４に示されるシリコンウエハ上のＤＵＯをエッチングするプロセスステップを行った後のシリコンウエハの概略立面断面図が描写される。シリコンウエハは、最初に、ＣＦ４、Ｏ２、およびＡｒの混合物を使用してＤＵＯ４２６を非選択的にエッチングするプラズマエッチングを用いて、酸化物エッチング装置内でエッチングされてもよい。第２のステップは、次いで、Ｃ４Ｆ６、Ｃ５Ｆ８、Ｃ４Ｆ８、Ｏ２、Ｎ２、および／またはＡｒ等のガスを使用して、ＤＵＯ４２６を超えてＨＤＰ酸化物３２４を選択的にエッチングしてもよい。エッチングプロセスは、特定の深度に到達し、窒化ケイ素３２２と接触する前に、停止する。この第１のエッチングは、ＤＵＯ４２６を活性区域（窒化ケイ素の上方）から取り除き、スタックをより平面にすることに役立つ。第２のエッチングは、次いで、活性区域にわたるＨＤＰをＣＭＰに最適な近似厚さまでエッチングすることを試みる。
図６は、本開示の特定の例示的実施形態による、図５に示されるシリコンウエハ上のＤＵＯを除去するプロセスステップを行った後のシリコンウエハの概略立面断面図を図示する。ＤＵＯ４２６は、乾燥Ｏ２灰化およびＨＦ洗浄によって除去されてもよい。
図７を参照すると、本開示の特定の例示的実施形態による、シャロートレンチアイソレーション（ＳＴＩ）化学機械研磨（ＣＭＰ）のプロセスステップを行った後のシリコンウエハの概略立面断面図が描写される。ＳＴＩ ＣＭＰは、半導体集積回路製造の当業者に周知の標準的半導体集積回路プロセスである。本ステップでは、ＨＤＰ酸化物３２４は、実質的に平坦化され、窒化ケイ素の層３２２から除去される。
図８を参照すると、本開示の特定の例示的実施形態による、窒化ケイ素を除去することにより、シリコン基板の一部を露出させるプロセスステップを行った後のシリコンウエハの概略立面断面図が描写される。窒化ケイ素３２２は、熱リン酸浴を使用することによって除去され、フィールド酸化物（ＦＯＸ）６２４間のシリコン基板３２０を露出させ、シリコン基板内における活性トランジスタ要素ドーピングのステップに備えてもよい。
前述の集積回路加工プロセスは、酸化物ＣＭＰ等の他の加工ステップでも使用され得ることが検討され、これは、本開示の範囲内である。本プロセスは、他のステップにコストを追加するため、経済的ではない場合がある。ライナ酸化物は、窒化ケイ素ではなく、それは、熱的に成長した二酸化ケイ素から作製される。任意の酸化物堆積または充填が、使用されてもよいが、所与のＳＴＩプロセスのための充填要件を満たすことを条件とする。ＤＵＯは、充填のために設計され、異なるプラズマエッチングプロセスを用いて選択性を変化させる能力を伴うため、非常に独特である。底部反射防止コーティングＢＡＲＣが、いくつかの処理のために、ＤＵＯの代わりに使用されており、本明細書に開示される本プロセス用途においても適用可能であり得る。
本開示の実施形態が、本開示の例示的実施形態を参照することによって、描写、説明、および定義されたが、そのような参照は、本開示の限定を含意するものではなく、そのような限定も、推測されない。開示される主題は、当該技術分野の当業者および本開示の利点を有する者に想起されるように、形態および機能において相当な修正、改変、および均等物が可能である。本開示の描写および説明される実施形態は、実施例にすぎず、本開示の範囲の包括ではない。

Claims (20)

  1. 半導体ウエハのフォトリソグラフィを用いない自己整合逆活性エッチングのための方法であって、前記方法は、
    パッド酸化物を半導体ウエハのシリコン基板上に堆積させるステップと、
    活性窒化ケイ素を前記パッド酸化物上に堆積させるステップと、
    シャロートレンチアイソレーション（ＳＴＩ）ウェルを前記シリコン基板内に形成するステップと、
    酸化ライナを前記ＳＴＩウェル内に形成するステップであって、前記酸化ライナは、前記シリコン基板が露出される場所のみに形成される、ステップと、
    酸化物を前記窒化ケイ素および前記ＳＴＩウェルを覆って堆積させるステップと、
    部分的に平坦化された有機ケイ酸塩（ＤＵＯ）層を前記酸化物を覆って堆積させるステップと、
    乾式プラズマエッチングを行うことにより、前記ＤＵＯ層を前記酸化物から除去するステップと、
    化学機械研磨（ＣＭＰ）を行うことにより、前記活性窒化ケイ素を被覆する前記酸化物の全てを除去するステップと、
    前記活性窒化ケイ素を除去するステップであって、前記シリコン基板の一部は、残りの酸化物間に露出され、前記シリコン基板内での活性トランジスタ要素ドーピングのステップのための準備ができている、ステップと
    を含む、方法。
  2. 前記パッド酸化物は、窒化ケイ素である、請求項１に記載の方法。
  3. 前記ＳＴＩウェルを形成するステップは、前記シリコン基板をエッチングすることにより、前記ＳＴＩウェルを形成するステップを含む、請求項１に記載の方法。
  4. 前記酸化ライナは、酸化ケイ素である、請求項１に記載の方法。
  5. 酸化物を前記酸化ライナを覆って堆積させるステップは、高密度プラズマ（ＨＤＰ）酸化物を前記酸化ライナを覆って堆積させるステップを含む、請求項１に記載の方法。
  6. 前記ＤＵＯ層を前記酸化物を覆って堆積させるステップは、前記ＤＵＯ層を前記酸化物上にスピンコーティングするステップを含む、請求項１に記載の方法。
  7. 前記ＤＵＯ層を前記酸化物から除去するステップは、調整エッチングを行うことにより、前記ＤＵＯ層を開放するステップと、短い選択的エッチングを前記ＤＵＯ層にエッチングするステップとを含み、前記半導体ウエハは、酸化物エッチング装置内でエッチングされる、請求項１に記載の方法。
  8. 前記ＤＵＯ層を前記酸化物から除去するステップは、複数の乾式プラズマエッチングのステップを含む、請求項１に記載の方法。
  9. 前記複数の乾式プラズマエッチングのステップは、酸化物に対して非選択的にエッチングするステップと、酸化物に対して部分的にエッチングするステップとを含む、請求項８に記載の方法。
  10. 前記酸化物に対して非選択的にエッチングするステップは、ＣＦ４、Ｏ２、およびＡｒから成る群から選択されたガスを使用する、請求項９に記載の方法。
  11. 酸化物に対して部分的にエッチングするステップは、Ｃ５Ｆ８、Ｏ２、Ｎ２、およびＡｒから成る群から選択されたガスを使用する、請求項９に記載の方法。
  12. 前記ＤＵＯ層を前記酸化物から除去するステップは、前記乾式プラズマエッチングを行うステップが完了されるまで行われる、請求項１に記載の方法。
  13. 半導体集積回路であって、
    パッド酸化物を半導体ウエハのシリコン基板上に堆積させるステップと、
    活性窒化ケイ素を前記パッド酸化物上に堆積させるステップと、
    シャロートレンチアイソレーション（ＳＴＩ）ウェルを前記シリコン基板内に形成するステップと、
    酸化ライナを前記ＳＴＩウェル内に形成するステップであって、前記酸化ライナは、前記シリコン基板が露出される場所のみに形成される、ステップと、
    酸化物を前記窒化ケイ素および前記ＳＴＩウェルを覆って堆積させるステップと、
    部分的に平坦化された有機ケイ酸塩（ＤＵＯ）層を前記酸化物を覆って堆積させるステップと、
    乾式プラズマエッチングを行うことにより、前記ＤＵＯ層を前記酸化物から除去するステップと、
    化学機械研磨（ＣＭＰ）を行うことにより、前記活性窒化ケイ素を被覆する前記酸化物の全てを除去するステップと、
    前記活性窒化ケイ素を除去するステップであって、前記シリコン基板の一部は、残りの酸化物間に露出され、前記シリコン基板内での活性トランジスタ要素ドーピングのステップのための準備ができている、ステップと
    を含むプロセスによって作成される、半導体集積回路。
  14. 酸化物を前記酸化ライナを覆って堆積させるステップは、高密度プラズマ（ＨＤＰ）酸化物を前記酸化ライナを覆って堆積させるステップを含む、請求項１３に記載のプロセス。
  15. 前記ＤＵＯ層を前記酸化物から除去するステップは、調整エッチングを行うことにより、前記ＤＵＯ層を開放するステップと、短い選択的エッチングを前記ＤＵＯ層にエッチングするステップとを含み、前記半導体ウエハは、酸化物エッチング装置内でエッチングされる、請求項１３に記載のプロセス。
  16. 前記ＤＵＯ層を前記酸化物から除去するステップは、複数の乾式プラズマエッチングのステップを含む、請求項１３に記載のプロセス。
  17. 前記複数の乾式プラズマエッチングのステップは、酸化物に対して非選択的にエッチングするステップと、酸化物に対して部分的にエッチングするステップとを含む、請求項１６に記載のプロセス。
  18. 前記酸化物に対して非選択的にエッチングするステップは、ＣＦ４、Ｏ２、およびＡｒから成る群から選択されたガスを使用する、請求項１７に記載のプロセス。
  19. 前記酸化物に対して部分的にエッチングするステップは、Ｃ５Ｆ８、Ｏ２、Ｎ２、およびＡｒから成る群から選択されたガスを使用する、請求項１７に記載のプロセス。
  20. 請求項１３に記載のプロセスに従って処理された表面を有する半導体ウエハ。
JP2017520461A 2014-10-28 2015-10-27 フォトリソグラフィを用いない自己整合逆活性エッチングのための方法 Pending JP2017535075A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/525,543 US9589828B2 (en) 2014-10-28 2014-10-28 Method for photolithography-free self-aligned reverse active etch
US14/525,543 2014-10-28
PCT/US2015/057469 WO2016069531A1 (en) 2014-10-28 2015-10-27 A method for photolithography-free self-aligned reverse active etch

Publications (2)

Publication Number Publication Date
JP2017535075A true JP2017535075A (ja) 2017-11-24
JP2017535075A5 JP2017535075A5 (ja) 2018-11-22

Family

ID=54477334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017520461A Pending JP2017535075A (ja) 2014-10-28 2015-10-27 フォトリソグラフィを用いない自己整合逆活性エッチングのための方法

Country Status (8)

Country Link
US (1) US9589828B2 (ja)
EP (1) EP3213343B1 (ja)
JP (1) JP2017535075A (ja)
KR (1) KR20170075716A (ja)
CN (1) CN107078022B (ja)
SG (1) SG11201702042YA (ja)
TW (1) TW201631650A (ja)
WO (1) WO2016069531A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019169581A (ja) * 2018-03-23 2019-10-03 株式会社東芝 半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6395620B1 (en) 1996-10-08 2002-05-28 Micron Technology, Inc. Method for forming a planar surface over low density field areas on a semiconductor wafer
US5874345A (en) 1996-11-18 1999-02-23 International Business Machines Corporation Method for planarizing TEOS SiO2 filled shallow isolation trenches
US5728621A (en) 1997-04-28 1998-03-17 Chartered Semiconductor Manufacturing Pte Ltd Method for shallow trench isolation
US5976982A (en) * 1997-06-27 1999-11-02 Siemens Aktiengesellschaft Methods for protecting device components from chemical mechanical polish induced defects
US6146975A (en) * 1998-07-10 2000-11-14 Lucent Technologies Inc. Shallow trench isolation
TW413883B (en) * 1999-02-26 2000-12-01 Vanguard Int Semiconduct Corp Method for using nitride hard mask for local reversed back-etching and CMP to solve the dishing effect encountered during CMP plantarization process
US6444581B1 (en) 1999-07-15 2002-09-03 International Business Machines Corporation AB etch endpoint by ABFILL compensation
US6391781B1 (en) 2000-01-06 2002-05-21 Oki Electric Industry Co., Ltd. Method of making a semiconductor device
TW436975B (en) * 2000-03-23 2001-05-28 United Microelectronics Corp Shallow trench isolation process
US6593208B1 (en) * 2001-02-14 2003-07-15 Cypress Semiconductor Corp. Method of uniform polish in shallow trench isolation process
US6617251B1 (en) * 2001-06-19 2003-09-09 Lsi Logic Corporation Method of shallow trench isolation formation and planarization
US6638866B1 (en) * 2001-10-18 2003-10-28 Taiwan Semiconductor Manufacturing Company Chemical-mechanical polishing (CMP) process for shallow trench isolation
US8426300B2 (en) * 2010-12-02 2013-04-23 International Business Machines Corporation Self-aligned contact for replacement gate devices

Also Published As

Publication number Publication date
SG11201702042YA (en) 2017-04-27
WO2016069531A1 (en) 2016-05-06
EP3213343B1 (en) 2021-03-03
US9589828B2 (en) 2017-03-07
KR20170075716A (ko) 2017-07-03
US20160118293A1 (en) 2016-04-28
TW201631650A (zh) 2016-09-01
EP3213343A1 (en) 2017-09-06
CN107078022A (zh) 2017-08-18
CN107078022B (zh) 2021-01-15

Similar Documents

Publication Publication Date Title
TW201539744A (zh) 一種在基底上製造半導體裝置之鰭結構的方法
US7786017B1 (en) Utilizing inverse reactive ion etching lag in double patterning contact formation
CN110211919B (zh) 浅沟槽隔离结构的形成方法及半导体器件的形成方法
JP4663694B2 (ja) 半導体素子の製造方法
US9384994B2 (en) Method of forming multiple patterning spacer structures
US9472413B2 (en) Method for producing a pattern in an integrated circuit and corresponding integrated circuit
JP2017535075A (ja) フォトリソグラフィを用いない自己整合逆活性エッチングのための方法
CN111799150A (zh) 半导体结构及其制备方法
JP2000323564A (ja) 半導体装置の製造方法
KR101006508B1 (ko) 반도체 소자의 소자분리막 형성방법
JP2002164426A (ja) 半導体装置の製造方法
JP2005197474A (ja) 半導体装置の製造方法
JP2000260871A (ja) 半導体装置の製造方法
JP2017535075A5 (ja)
JP2003158179A (ja) 半導体装置およびその製造方法
KR100920000B1 (ko) 반도체 소자의 컨택 형성 방법
KR100758494B1 (ko) 반도체 장치의 소자 분리 영역 및 그 형성 방법
KR20050011487A (ko) 반도체 소자의 소자분리막 형성방법
KR100815962B1 (ko) 반도체 소자의 제조 방법
JP2000021971A (ja) 半導体装置の製造方法
JP2003318166A (ja) ハードマスク除去方法、トレンチ形成方法、コンタクト形成方法
KR20070115290A (ko) 반도체 장치의 비활성 영역 형성방법
JP2009117777A (ja) パターン形成方法および半導体装置の製造方法
KR20050067316A (ko) 소자 분리막 형성 방법
JP2007129037A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181010

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190729

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200306