KR20050067316A - 소자 분리막 형성 방법 - Google Patents

소자 분리막 형성 방법 Download PDF

Info

Publication number
KR20050067316A
KR20050067316A KR1020030098197A KR20030098197A KR20050067316A KR 20050067316 A KR20050067316 A KR 20050067316A KR 1020030098197 A KR1020030098197 A KR 1020030098197A KR 20030098197 A KR20030098197 A KR 20030098197A KR 20050067316 A KR20050067316 A KR 20050067316A
Authority
KR
South Korea
Prior art keywords
layer
substrate
forming
insulating layer
film
Prior art date
Application number
KR1020030098197A
Other languages
English (en)
Other versions
KR100561524B1 (ko
Inventor
김진환
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030098197A priority Critical patent/KR100561524B1/ko
Publication of KR20050067316A publication Critical patent/KR20050067316A/ko
Application granted granted Critical
Publication of KR100561524B1 publication Critical patent/KR100561524B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 소자 분리막의 밀도가 높은 지역에서 패드 산화막이 제거되지 않아 하부의 질화막 역시 제거되지 않아 잔류 질화물을 남기는 것을 방지하기 위한 방법으로 희생 질화막을 형성하여 소자 분리막을 형성하는 방법에 관한 것이다.
본 발명의 소자 분리막 형성 방법은 기판상에 제1절연막 및 제2절연막을 순차적으로 형성하고 식각하여 트렌치를 형성한 후, 제3절연막으로 상기 트렌치를 매립하는 단계; 상기 기판을 제1평탄화하는 단계; 상기 제1평탄화된 기판에 제4절연막을 증착하는 단계; 상기 기판상에 패턴을 형성하여 소자 분리막의 밀도가 높은 지역의 제4절연막을 제거하는 단계; 상기 기판을 제2평탄화하는 단계; 및 상기 기판을 습식 식각하여 제1절연막, 제2절연막 및 제4절연막을 제거하는 단계를 포함하여 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 소자 분리막 형성 방법은 희생 질화막을 형성한 후 패턴을 이용하여 소자 분리막의 밀도가 높은 곳을 오픈하여 습식 식각하고, 제2평탄화 공정을 실행함으로써 잔류 질화막을 생성되지 않도록 하고 결함이 없는 소자 분리막을 형성할 수 있도록 하는 효과가 있다.

Description

소자 분리막 형성 방법{Method for fabricating shallow trench isolation}
본 발명은 소자 분리막 형성 방법에 관한 것으로, 보다 자세하게는 제1평탄화 공정후 희생 질화막을 형성한 후 소자 분리막의 밀도가 높은 영역에서 희생 질화막을 제거하고 제2평탄화를 실시하여 소자 분리막을 형성하는 방법에 관한 것이다.
최근 반도체 소자의 고밀도, 고집적화에 따라 소자와 소자 사이에 존재하는 소자 분리 영역의 확보와 배선 구조의 다층화에 따른 미세패턴 형성의 측면에서 소자 분리 공정으로 기존의 선택적 산화 대신 소자 분리막(Shallow Trench Isolation) 공정이 도입되었다. 이러한 미세 패턴으로 이루어진 소자의 분리는 화학적 기계적 연마 (Chemical Mechanical Polishing)를 통하여 이루어지는데, 이 기술은 회전 운동을 하고 있는 피가공 기판의 표면과 연마포의 접촉한 부위에 슬러리를 공급하여 피가공 기판의 단차를 지닌 요철부위를 제거하여 평탄화시키는 기술이다. 소자 분리막의 평탄화 공정은 피가공 기판 중 실리콘 산화막의 연마 공정이 하부막(SiN막)의 연마 스토퍼(Stopper) 작용에 의하여 이루어지며, 특히 하부의 질화막은 트랜지스터 소자가 패터닝되어질 영역이므로 실리콘 산화막의 완전한 제거 작업이 필요하다. 그러나 웨이퍼 표면 전체적으로 STI 영역의 패터닝된 부위의 다양한 밀도차와 실리콘 산화막과 SiN막 간의 낮은 선택비는 질화막 상부에 실리콘 산화막을 잔존시키고, 이는 SiN막 제거시 악영향을 미쳐서 트랜지스터에 치명적인 결함을 유발시키는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 제1평탄화 공정후 희생 질화막을 형성한 후 소자 분리막의 밀도가 높은 영역에서 희생 질화막을 제거하고 제2평탄화를 실시하여 잔류 질화막을 생성되지 않도록 하고 결함이 없는 소자 분리막을 형성할 수 있도록 하는 소자 분리막을 형성하는 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 기판상에 제1절연막 및 제2절연막을 순차적으로 형성하고 식각하여 트렌치를 형성한 후, 제3절연막으로 상기 트렌치를 매립하는 단계; 상기 기판을 제1평탄화하는 단계; 상기 제1평탄화된 기판에 제4절연막을 증착하는 단계; 상기 기판상에 패턴을 형성하여 소자 분리막의 밀도가 높은 지역의 제4절연막을 제거하는 단계; 상기 기판을 제2평탄화하는 단계; 및 상기 기판을 습식 식각하여 제1절연막, 제2절연막 및 제4절연막을 제거하는 단계를 포함하여 이루어진 소자 분리막 형성 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 1 내지 도 7은 본 발명에 의한 소자 분리막 형성 방법의 공정 단면도이다.
먼저, 도 1는 기판상에 제1절연막 및 제2절연막을 순차적으로 형성하고 식각하여 트렌치를 형성한 후, 제3절연막으로 상기 트렌치를 매립하는 단계이다. 도에서 보는 바와 같이 기판상(11)에 제1절연막(12) 및 제2절연막(13)을 순차적으로 형성한다. 이때 상기 제1절연막은 질화막이고 제2절연막은 산화막으로 형성한다. 이어서, 상기 제2절연막 상부에 포토레지스트를 코팅한 후 노광 및 현상 공정으로 패턴을 형성하고 상기 제2절연막, 제1절연막 및 기판을 순차적으로 식각하여 트렌치(14)를 형성한다. 이어서, 상기 패턴을 제거하고, 상기 트렌치가 매립되로록 제3절연막을 형성한다.
다음, 도 2는 상기 기판을 제1평탄화하는 단계이다. 도에서 보는 바와 같이 상기 기판을 제1평탄화한다. 그러나 소자 분리막의 밀도가 높은 지역(16)은 소자 분리막의 밀도가 낮은 지역(17)에는 제거되어지고 없는 제1절연막 및 제2절연막이 잔류하게 된다. 상기 잔류된 제1절연막 및 제2절연막이 소자의 특성을 나쁘게 하므로 필히 제거되어야 한다.
다음, 도 3는 상기 제1평탄화된 기판에 제4절연막을 증착하는 단계이다. 도에서 보는 바와 같이 제1평탄화된 기판에 제4절연막(18)을 증착한다. 상기 제4절연막은 질화막으로 형성한다.
다음, 도 4는 상기 기판상에 패턴을 형성하여 소자 분리막의 밀도가 높은 지역의 제4절연막을 제거하는 단계이다. 도에서 보는 바와 같이 소자 분리막의 밀도가 높은 영역을 오픈시킨 후, 식각 공정을 이용하여 소자 분리막의 밀도가 높은 지역의 제4절연막을 식각하여 제거한다.
다음, 도 5는 상기 기판을 제2평탄화하는 단계이다. 도에서 보는 바와 같이 상기 기판을 제2평탄화한다. 이때 상기 밀도가 낮은 소자 분리막은 상기 제4절연막 때문에 디싱(dishing) 및 스크래치(scratch)가 발생하지 않는다. 그리고, 제1평탄화 및 제2평탄화의 두 번의 평탄화 공정에 의해 상기 소자 분리막의 밀도가 높은 지역의 제1절연막 및 제2절연막이 제거(19)된다.
다음, 도 6는 상기 기판을 습식 식각하여 제1절연막, 제2절연막 및 제4절연막을 완전히 제거하는 단계이다. 도에서 보는 바와 같이 인산과 같은 식각 용액을 이용한 습식 식각으로 제1절연막, 제2절연막 및 제4절연막을 완전히 제거하여 소자 분리막을 완성하다. 상기 소자 분리막은 평탄화 공정시 데미지가 모두 제거되어 결함없는 소자 분리막이 형성가능하다. 또한 인산 습식 식각 후 DHF(Dilute Hydrofluoric Acid, 이하 DHF)를 이용한 산화물 습식 식각을 결합함으로써 소자 분리막의 제3절연막의 산화물 높이를 조절하는 것도 가능하다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 소자 분리막 형성 방법은 제1평탄화 공정 후 희생 질화막을 형성한 후 소자 분리막의 밀도가 높은 영역에서 희생 질화막을 제거하고 제2평탄화를 실시하여 잔류 질화막이 생성되지 않도록 하고 결함이 없는 소자 분리막을 형성할 수 있도록 하는 효과가 있다.
도 1 내지 도 6은 본 발명에 의한 소자 분리막 형성 방법의 공정 단면도.

Claims (5)

  1. 소자 분리막 형성 방법에 있어서,
    기판상에 제1절연막 및 제2절연막을 순차적으로 형성하고 식각하여 트렌치를 형성한 후, 제3절연막으로 상기 트렌치를 매립하는 단계;
    상기 기판을 제1평탄화하는 단계;
    상기 제1평탄화된 기판에 제4절연막을 증착하는 단계;
    상기 기판상에 패턴을 형성하여 소자 분리막의 밀도가 높은 지역의 제4절연막을 제거하는 단계;
    상기 기판을 제2평탄화하는 단계; 및
    상기 기판을 습식 식각하여 제1절연막, 제2절연막 및 제4절연막을 제거하는 단계
    를 포함하여 이루어짐을 특징으로 하는 소자 분리막 형성 방법.
  2. 제 1항에 있어서,
    상기 제1절연막 및 제4절연막은 산화막임을 특징으로 하는 소자 분리막 형성 방법.
  3. 제 1항에 있어서,
    상기 제2절연막 및 제3절연막은 질화막임을 특징으로 하는 소자 분리막 형성 방법.
  4. 제 1항에 있어서,
    상기 습식 식각은 인산 또는 인산 및 DHF를 이용하여 식각함을 특징으로 하는 소자 분리막 형성 방법.
  5. 제 4항에 있어서,
    상기 DHF를 이용한 식각은 소자 분리막의 제3절연막의 산화막의 높이를 제어함을 특징으로 하는 소자 분리막 형성 방법.
KR1020030098197A 2003-12-27 2003-12-27 소자 분리막 형성 방법 KR100561524B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030098197A KR100561524B1 (ko) 2003-12-27 2003-12-27 소자 분리막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030098197A KR100561524B1 (ko) 2003-12-27 2003-12-27 소자 분리막 형성 방법

Publications (2)

Publication Number Publication Date
KR20050067316A true KR20050067316A (ko) 2005-07-01
KR100561524B1 KR100561524B1 (ko) 2006-03-16

Family

ID=37258056

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030098197A KR100561524B1 (ko) 2003-12-27 2003-12-27 소자 분리막 형성 방법

Country Status (1)

Country Link
KR (1) KR100561524B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724197B1 (ko) * 2005-12-28 2007-05-31 동부일렉트로닉스 주식회사 반도체소자의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724197B1 (ko) * 2005-12-28 2007-05-31 동부일렉트로닉스 주식회사 반도체소자의 제조 방법

Also Published As

Publication number Publication date
KR100561524B1 (ko) 2006-03-16

Similar Documents

Publication Publication Date Title
JPH11340317A (ja) 分離構造形成方法
KR100726746B1 (ko) 반도체 장치의 제조 방법
CN109461696B (zh) 一种浅沟槽隔离结构的制作方法
KR100561524B1 (ko) 소자 분리막 형성 방법
JP2009032872A (ja) 半導体装置の製造方法
KR20010046153A (ko) 반도체장치의 트렌치 구조의 소자분리막 형성방법
CN113830726A (zh) 一种半导体器件的制造方法和半导体器件
CN111354675A (zh) 浅沟槽隔离结构的形成方法及浅沟槽隔离结构
KR100613342B1 (ko) 반도체 소자 및 그 제조방법
KR100923760B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100509811B1 (ko) Ｓｔｉ 제조 방법
KR100500926B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100712983B1 (ko) 반도체 소자의 평탄화 방법
KR100570233B1 (ko) 화학 기계적 연마 이후 평탄화를 균일하게 유지하는반도체 및 그 제조방법
KR100829375B1 (ko) 반도체 소자의 트렌치 형성 방법
KR100277869B1 (ko) 반도체 소자의 격리영역 형성방법
KR100922074B1 (ko) 반도체 소자의 소자 분리막 형성방법
KR100984854B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100561974B1 (ko) 반도체 소자의 제조방법
KR100760829B1 (ko) 액티브 영역 식각 공정을 이용한 듀얼 트랜치 소자 분리공정 및 플래쉬 메모리 소자의 제조 방법
JP2000340646A (ja) 半導体装置の製造方法
JP2001267410A (ja) 半導体装置の製造方法
KR20060075104A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20040105980A (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법
KR20020088718A (ko) 트렌치를 이용한 소자 분리 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee