JP2009117777A - パターン形成方法および半導体装置の製造方法 - Google Patents
パターン形成方法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009117777A JP2009117777A JP2007292421A JP2007292421A JP2009117777A JP 2009117777 A JP2009117777 A JP 2009117777A JP 2007292421 A JP2007292421 A JP 2007292421A JP 2007292421 A JP2007292421 A JP 2007292421A JP 2009117777 A JP2009117777 A JP 2009117777A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- pattern
- layer
- forming
- adjustment layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】 一回のエッチングで、深さの異なる複数のパターンを形成することができる、反射防止膜を用いてパターンを形成する工程を含む半導体装置の製造方法を提供すること。
【解決手段】 パターン形成方法は、被加工膜上にエッチング調整層からなるパターンを形成する工程と、前記調整層パターンを少なくとも覆うように反射防止膜を形成し、レジスト塗布、露光現像によりレジストパターンを形成する工程とを有し、前記被加工膜のエッチング条件下で、前記エッチング調整層がエッチングされることにより、前記エッチング調整層の有無で、異なる深さのパターンが形成されることを特徴とする。
【選択図】 図12
【解決手段】 パターン形成方法は、被加工膜上にエッチング調整層からなるパターンを形成する工程と、前記調整層パターンを少なくとも覆うように反射防止膜を形成し、レジスト塗布、露光現像によりレジストパターンを形成する工程とを有し、前記被加工膜のエッチング条件下で、前記エッチング調整層がエッチングされることにより、前記エッチング調整層の有無で、異なる深さのパターンが形成されることを特徴とする。
【選択図】 図12
Description
本発明は、反射防止膜を用いてパターンを形成する工程を含むパターン形成方法および半導体装置の製造方法に関する。
段差のついたレジストパターンを形成した後エッチングを行うことにより、一回のエッチングで段差のある被加工膜パターンを形成することが提案されている(特許文献1)。これは被加工膜エッチング時にレジストパターンもエッチングされ、低段差部分のレジストの消失によって低段差部における被加工膜のエッチングが開始されることで、被加工膜の段差を形成する。したがってレジストパターンのエッチングと被加工膜のエッチングが同時に起こり、被加工膜エッチング時に低段差部のレジストが消失し、高段差部のレジストが被加工膜エッチング終了時に残っていなければならない。
微細化の進展に伴い、下地基板からの反射を抑えるため、下層反射防止膜をレジストパターンの下に形成することが近年では普通になっている。しかし下層反射防止膜の上に上記に述べたような段差のあるレジストパターンを形成しても、下層反射防止膜の材質によっては、被加工膜エッチング条件では下層反射防止膜のエッチング速度が遅く、被加工膜エッチング終了時でも下層反射防止膜が残存してしまい、段差のある被加工膜パターンを形成できないという問題があった。
さらに、下層反射防止膜として単層有機下層反射防止膜を使用する代わりに、高解像性能とエッチング耐性の両立を目指して、2層反射防止膜が多用されるようになっている。高解像性能を得るためにはレジスト膜厚を薄くした方がよい。しかし、レジスト膜厚が薄くなると、エッチング時にレジストパターンが消失してしまい、エッチング耐性がなくなってしまう。これを解決するため、2層反射防止膜の上層はレジストとの選択比が取れる材料、例えばSi酸化物やスピンオングラス(SOG)を用い、2層反射防止膜の下層は2層反射防止膜の上層と選択比が取れる材料、例えばC膜やスピンオンカーボン(SOC)を用いる。エッチング時のガスは2層反射防止膜の上層をエッチングする工程と2層反射防止膜の下層をエッチングする工程、被加工膜をエッチングする工程で各々最適なものを選ぶため、工程ごとにガスが異なる。
しかし、上記のような2層反射防止膜では、2層反射防止膜の上層をエッチングする工程ではレジストパターンが反射防止膜の上層に転写され、2層反射防止膜の下層をエッチングする工程では反射防止膜の上層のパターンが反射防止膜の下層に転写されるというように、各々の工程で、上層のパターンが下層の膜に転写されていく。このため、パターンが転写されるかされないかという二者択一しかなく、深さ情報は反映されない。2層反射防止膜上に段差のついた2層のレジストパターンを形成しても、段差のついた被加工膜パターンを形成できないという問題があった。
特開平9−69561号公報
本発明の目的は、一回のエッチングで、深さの異なる複数のパターンを形成することができる、反射防止膜を用いてパターンを形成する工程を含むパターン形成方法および半導体装置の製造方法を提供することにある。
本発明に係るパターン形成方法は、被加工膜上にエッチング調整層からなるパターンを形成する工程と、前記調整層パターンを少なくとも覆うように反射防止膜を形成し、レジスト塗布、露光現像によりレジストパターンを形成する工程とを有し、前記被加工膜のエッチング条件下で、前記エッチング調整層がエッチングされることにより、前記エッチング調整層の有無で、異なる深さのパターンが形成されることを特徴とする。
本発明に係るパターン形成方法は、被加工膜上に、前記被加工膜エッチング条件においてエッチングされるエッチング調整層からなるパターンを形成する工程と、その上方に炭素を主成分とする膜とシリコン酸化物を主成分とする膜の2層からなる反射防止膜を形成する工程と、前記反射防止膜上にレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記反射防止膜をエッチングする工程と、前記反射防止膜により形成されたパターンをマスクとして、前記エッチング調整層の有無で、異なる深さのパターンを一回のエッチングで形成する工程とを含むことを特徴とする。
本発明に係る半導体装置の製造方法は、半導体基板上に形成された導電性材料からなる第一の回路パターン上に絶縁性材料を形成し、該絶縁性材料を加工、導電材を埋め込むことで第二の回路パターンを形成する工程を含む半導体装置の製造方法において、前記第一の回路パターンの密集部上に対応する前記絶縁性材料上にエッチング調整層パターンを形成する工程と、前記エッチング調整層を覆うように、反射防止膜およびレジスト膜を形成し、露光によってレジストパターンを形成する工程と、前記レジストパターンによって前記絶縁性材料を加工して第二の回路パターンを形成する際に、前記エッチング調整層と前記絶縁性材料を同時にエッチングする工程とを有し、該工程により深さの異なる溝を前記絶縁性材料に形成し、導電材膜厚の異なる前記第二の回路パターンを形成することを特徴する。
本発明に係る半導体装置の製造方法は、半導体基板上に素子領域と素子分離により形成された第一の回路パターンを形成し、その上にゲート電極を含む第二の回路パターンを形成した後、前記第一および第二の回路パターン上に絶縁性材料を形成して、該絶縁性材料を加工、導電材を埋め込むことで形成する第三の回路パターンと前記第一、第二の回路パターンとを接続するためのコンタクトホールパターンを含む第四の回路パターンとを含む半導体装置の製造方法において、前記第四の回路パターンのうち前記第二の回路パターンと接続するパターンに対応する部分にエッチング調整パターンを形成する工程と、前記エッチング調整層と前記絶縁性材料を同時にエッチングすることにより穴深さの異なるパターンを形成する工程とを含むことを特徴とする。
本発明によれば、一回のエッチングで、深さの異なる複数のパターンを形成することができる、反射防止膜を用いてパターンを形成する工程を含むパターン形成方法および半導体装置の製造方法を実現できるようになる。
以下、図面を参照しながら本発明の実施形態を説明する。
先ず、本願発明者等が検討したパターン形成方法(比較例)について説明する。
図1−図3は、第1の比較例を説明するための断面図である。
第1の比較例は、反射防止膜を用いずに、ゲートコンダクタ(GC)に対してのコンタクトホール(浅いコンタクトホール(第1のホールパターン))と、不純物拡散層(アクティブエリア(AA))に対するコンタクトホール(深いコンタクトホール(第2のホールパターン))を一回のエッチングで形成するという、パターン形成方法である。
[図1]
半導体基板1上に素子分離領域(素子分離絶縁膜)2、不純物拡散層3、GC4、被加工膜としてのシリコン酸化膜5(層間絶縁膜)が形成される。ここでは、半導体基板1はシリコン基板である。素子分離領域2は、STI(Shallow Trench Isolation)によるものである。
半導体基板1上に素子分離領域(素子分離絶縁膜)2、不純物拡散層3、GC4、被加工膜としてのシリコン酸化膜5(層間絶縁膜)が形成される。ここでは、半導体基板1はシリコン基板である。素子分離領域2は、STI(Shallow Trench Isolation)によるものである。
[図2]
シリコン酸化膜5上にエッチング調整層6が形成される。
シリコン酸化膜5上にエッチング調整層6が形成される。
エッチング調整層6は、GC4に対してのコンタクトプラグが形成される領域(第1の領域)のシリコン酸化膜5上には形成されるが、不純物拡散層3に対してのコンタクトプラグが形成される領域(第2の領域)のシリコン酸化膜5上には形成されない。
エッチング調整層6は、被加工膜であるシリコン酸化膜5と一緒にエッチングされてエッチング(コンタクトホール)の深さを調整するためのものであるので、エッチング調整層6の材料はレジストでもよいし、他の材質でもよい。レジストの場合、エッチング調整層6は、段差のあるレジストパターンとなる。
全面上にレジストを塗布し、該レジストに対して露光および現像を行うことにより、レジストパターン7が形成される。レジストパターン7は、GC4に対するコンタクトホールに対応する開口8と、不純物拡散層3に対するコンタクトホールに対応する開口9とからなる開口パターンを含む。
[図3]
レジストパターン7をマスクにして、シリコン酸化膜5およびエッチング調整層6をエッチングすることにより、GC4に対するコンタクトホール10および不純物拡散層3に対するコンタクトホールより11が形成される。このエッチングには、例えば、フッ素系のガスが用いられる。
レジストパターン7をマスクにして、シリコン酸化膜5およびエッチング調整層6をエッチングすることにより、GC4に対するコンタクトホール10および不純物拡散層3に対するコンタクトホールより11が形成される。このエッチングには、例えば、フッ素系のガスが用いられる。
ここで、開口8下にはエッチング調整層6が存在するので、始めのうちは、開口9下のシリコン酸化膜5のみがエッチングされる。しかし、エッチングが進み、開口8下のエッチング調整層6が消滅すると、開口8下のシリコン酸化膜5もエッチングされる。このようにして、一回のエッチングで、深さの異なるコンタクトホール10,11がシリコン酸化膜5に形成される。
図4−図7は、第2の比較例を説明するための断面図である。
第2の比較例は、反射防止膜およびエッチング調整層を用いて、CGに対してのコンタクトホールと、不純物拡散層に対するコンタクトホールを一回のエッチングで形成するという、パターン形成方法である。
ここでは、反射防止膜は、上層であるSOG(Sin On Glass)層と下層であるSOC(Sin On Carbon)層とで構成された2層反射防止膜である。この2層反射防止膜は、レジストの下に形成され、2層BARC(Bottom Anti Reflective Coating)と呼ばれる。以下、2層BARCについてさらに説明する。
BARCとしては、単層有機BARCもあるが、高解像性能とエッチング耐性の両立を目指して、2層BARCが多用されるようになっている。高解像性能を得るためにはレジストは薄くした方がよいが、レジストが薄くなると、エッチング時にレジストパターンが消失してしまい、エッチング耐性がなくなる。これを解決するため、2層BARCの上層の材料には、レジストとの選択比が取れる材料、例えば、Si酸化物やSOGが用いられる。一方、2層BARCの下層の材料には、2層BARCの上層と選択比が取れる材料、例えば、炭素(C)やSOCが用いられる。エッチングガスは、2層BARCの上層をエッチングする工程と、2層BARCの下層をエッチングする工程と、被加工膜をエッチングする工程とで各々最適なガスが選択されるため、一般には、エッチング工程ごとにガスは異なる。
[図4]
半導体基板1上に素子分離領域2、不純物拡散層3、GC4、シリコン酸化膜5が形成される。ここまでは、第1の比較例と同じである。
半導体基板1上に素子分離領域2、不純物拡散層3、GC4、シリコン酸化膜5が形成される。ここまでは、第1の比較例と同じである。
シリコン酸化膜5上に、2層BARCとして、SOC層20、SOG層21が順次形成される。SOC層20、SOG層21は塗布法により形成される。SOG層21上にエッチング調整層6が形成され、その後、レジストパターン7が形成される。
[図5]
レジストパターン7をマスクにして、エッチング調整層6およびSOG層21がエッチングされる。
レジストパターン7をマスクにして、エッチング調整層6およびSOG層21がエッチングされる。
SOG層21のエッチングの面内均一性をあげるために、SOG層21のオーバーエッチングが行われることが多々ある。このとき、SOG層21のエッチング条件でのエッチング調整層6のエッチング速度が速い場合、エッチング調整層6下のSOG層21もオーバーエッチング中に除去される。したがって、レジストパターン7の開口8,9下のSOC層20の表面が露出されることになる。図5には、このような状態が示されている。
[図6]
SOC層20をエッチングすることにより、シリコン酸化膜5に達するホールがSOC層20に形成される。このとき、最初のうちは、レジストパターン7をマスクとしてSOC層20はエッチングされるが、レジストパターン7はエッチングの最中に消滅し、その後は、エッチング調整層6およびSOG層21をマスクにしてSOC層20はエッチングされる。
SOC層20をエッチングすることにより、シリコン酸化膜5に達するホールがSOC層20に形成される。このとき、最初のうちは、レジストパターン7をマスクとしてSOC層20はエッチングされるが、レジストパターン7はエッチングの最中に消滅し、その後は、エッチング調整層6およびSOG層21をマスクにしてSOC層20はエッチングされる。
[図7]
シリコン酸化膜5をエッチングすることにより、コンタクトホール10,11が形成される。このとき、コンタクトホール11は不純物拡散層3でエッチングが停止する。コンタクトホール10ではGCでエッチングが停止するが、GCの幅はコンタクトホールの径に比べて小さいので、GC4からはずれた部分のコンタクトホール10は、素子分離領域2を貫通して、半導体基板1まで突き抜けてしまう。このような状態を示したのが図7である。このように半導体基板1までコンタクトホールが突き抜けていると、コンタクトホール10内にW等の金属を埋め込むことは、信頼性低下の原因となる。
シリコン酸化膜5をエッチングすることにより、コンタクトホール10,11が形成される。このとき、コンタクトホール11は不純物拡散層3でエッチングが停止する。コンタクトホール10ではGCでエッチングが停止するが、GCの幅はコンタクトホールの径に比べて小さいので、GC4からはずれた部分のコンタクトホール10は、素子分離領域2を貫通して、半導体基板1まで突き抜けてしまう。このような状態を示したのが図7である。このように半導体基板1までコンタクトホールが突き抜けていると、コンタクトホール10内にW等の金属を埋め込むことは、信頼性低下の原因となる。
第2の比較例の場合、SOG層21(2層BARCの上層)のエッチング工程(図5)で、エッチング調整層6でエッチングが止まらず、エッチング調整層6にスルーホールが形成され、エッチング調整層6はその機能を果たせなくなる。その結果、2層BARC上20,21に段差があるレジストパターン7を形成しても、その段差(深さ)はシリコン酸化膜5に形成されるコンタクトホール10,11には反映されない。
図8−図10は、第3の比較例のパターン形成方法を示す断面図である。
[図8]
第2の比較例の図4の工程が行われ、続いて、レジストパターン7をマスクにして、SOG層21をエッチングがエッチングされる。その結果、不純物拡散層3上のSOG層21にはスルーホールが形成される。
第2の比較例の図4の工程が行われ、続いて、レジストパターン7をマスクにして、SOG層21をエッチングがエッチングされる。その結果、不純物拡散層3上のSOG層21にはスルーホールが形成される。
ここでは、SOG層21のエッチングにはF系のガス(例えばCHF3 ガス)を使用した。この場合、エッチング調整層6は、エッチングされないか、もしくは、わずかにエッチングされる材料を使用している。したがって、エッチング調整層6にはスルーホールは形成されない。図8には、エッチング調整層6がわずかにエッチングされた場合が示されている。
[図9]
SOC層20のエッチングが行われる。その結果、不純物拡散層3上のSOC層20にはスルーホールが形成される。
SOC層20のエッチングが行われる。その結果、不純物拡散層3上のSOC層20にはスルーホールが形成される。
この時、SOC層20のエッチングにはO系のガス(例えばO2 ガス)が使用される。この場合、SOG層21はエッチングされないため、SOG層21で覆われている、GC4上のSOC層20には、スルーホールは形成されない。
[図10]
シリコン酸化膜5のエッチングが行われる。その結果、不純物拡散層3上のシリコン酸化膜5にはコンタクトホール11が形成される。しかし、GC4上のシリコン酸化膜5はSOC層20で覆われているので、シリコン酸化膜5はエッチングされず、GC4に対するコンタクトホールは形成されない。
シリコン酸化膜5のエッチングが行われる。その結果、不純物拡散層3上のシリコン酸化膜5にはコンタクトホール11が形成される。しかし、GC4上のシリコン酸化膜5はSOC層20で覆われているので、シリコン酸化膜5はエッチングされず、GC4に対するコンタクトホールは形成されない。
したがって、図8の工程で、エッチング調整層6がエッチングされないか、もしくは、わずかにエッチングされる条件で、SOG層21のエッチングを行うという、第3の比較例のパターン形成方法は、GC4に対するコンタクトホールが形成されないという問題がある。
以下、上記の各比較例の検討結果を経て想到された本発明に係る実施形態について説明する。
(第1の実施形態)
図11−図18は、上記の各比較例の検討を考慮した、第1の実施形態の半導体装置の製造方法を示す断面図である。なお、図1−図1710と対応する部分には図1−図1710と同一符号を付してあり、詳細な説明は省略する。
図11−図18は、上記の各比較例の検討を考慮した、第1の実施形態の半導体装置の製造方法を示す断面図である。なお、図1−図1710と対応する部分には図1−図1710と同一符号を付してあり、詳細な説明は省略する。
[図11]
半導体基板1上に素子分離領域2、不純物拡散層3、GC4、シリコン酸化膜5が形成される。ここまでは、比較例と同じである。
半導体基板1上に素子分離領域2、不純物拡散層3、GC4、シリコン酸化膜5が形成される。ここまでは、比較例と同じである。
シリコン酸化膜5上にエッチング調整層6が形成され、続いて、シリコン酸化膜5およびエッチング調整層6の上にSOC層20が形成され、さらに、SOC層20上にSOG層21が形成される。このように本実施形態では、エッチング調整層6は、2層BARC(SOC層20、SOG層21)下に形成される。前述の第2および第3の比較例では、エッチング調整層6は、2層BARC上に形成される。
[図12]
SOG層21上にレジストパターン7が形成される。
SOG層21上にレジストパターン7が形成される。
[図13]
レジストパターン7をマスクにしてSOG層21をエッチングすることにより、レジストパターン7の開口8,9に対応したスルーホールがSOG層21に形成される。
レジストパターン7をマスクにしてSOG層21をエッチングすることにより、レジストパターン7の開口8,9に対応したスルーホールがSOG層21に形成される。
このとき、SOG層21のエッチング速度がSOC層20のエッチング速度よりも十分に大きくなる条件で、SOG層21のエッチングは行われる。例えば、SOG層21のエッチングには、F系のガスが使用される。F系のガスとしては、例えば、CHF3 を含むガスがあげられる。
[図14]
レジストパターン7およびSOG層21をマスクにして、SOC層20がエッチングされる。
レジストパターン7およびSOG層21をマスクにして、SOC層20がエッチングされる。
このとき、最初のうちは、レジストパターン7をマスクとしてSOC層20はエッチングされるが、レジストパターン7はエッチングの最中に消滅し、その後は、SOG層21をマスクにしてSOC層20はエッチングされる。
また、SOC層20のエッチング速度がシリコン酸化膜5およびエッチング調整層6のエッチング速度よりも十分に大きくなる条件で、SOC層20のエッチングは行われ、エッチング調整層6にはスルーホールは形成されない。そのためには、例えば、SOC層20のエッチングには、O系のガスが使用される。O系のガスとしては、例えば、O2 を含むガスがあげられる。
[図15]
SOG層21およびSOC層20をマスクにして、シリコン酸化膜5がエッチングされる。
SOG層21およびSOC層20をマスクにして、シリコン酸化膜5がエッチングされる。
このとき、最初のうちは、SOG層21をマスクとしてシリコン酸化膜5はエッチングされるが、SOG層21はエッチングの最中に消滅し、その後は、SOC層20をマスクにしてSOC層20はエッチングされる。
また、エッチング調整層6にスルーホールが形成されたとき、不純物拡散層3上のシリコン酸化膜5はその途中の深さまでエッチングされている。
シリコン酸化膜5のエッチングには、例えば、F系のガスが使用される。F系のガスとしては、例えば、CHF3 を含むガスがあげられる。ここでは、シリコン酸化膜5のエッチング速度はエッチング調整層6のエッチング速度の2倍の場合を示している。
[図16]
SOC層20をマスクにして、シリコン酸化膜5をさらにエッチングすることにより、不純物拡散層3に対するコンタクトホール11が形成される。
SOC層20をマスクにして、シリコン酸化膜5をさらにエッチングすることにより、不純物拡散層3に対するコンタクトホール11が形成される。
コンタクトホール11が形成された直後には、GC4に対するコンタクトホールは形成されていない。
[図17]
シリコン酸化膜5のエッチングがさらに行われ、GC4に対するコンタクトホール10が形成される。
シリコン酸化膜5のエッチングがさらに行われ、GC4に対するコンタクトホール10が形成される。
ここでは、コンタクトホール10を形成するためのシリコン酸化膜5のオーバーエッチング量が7%、コンタクトホール11を形成するためのシリコン酸化膜5のオーバーエッチング量が33%の場合を示している。オーバーエッチング量はこの値には限定されず、使用する装置やプロセスにより異なる。均一性がよいプロセスや装置を使用すれば、GC4の上面でエッチングを停止させることも可能である。
コンタクトホール11内の不純物拡散層3(Si)のエッチング速度は、シリコン酸化膜5(SiO2 )のエッチング速度よりも十分に小さいので、コンタクトホール11の深さは変わらない。すなわち、不純物拡散層3がエッチングされることに起因する問題は生じない。
コンタクトホール10の一部はGC4からはずれて形成されるが、GC4からはずれた部分のコンタクトホール10は、半導体基板1の表面内部には達しない。したがって、コンタクトホール10の基板の突き抜けに起因する信頼性の低下は生じない。
[図18]
W等の金属をCVDプロセスにより堆積し、その後、CMP(Chemical Mechanical Polishing)プロセスにより、コンタクトホール10,11外の金属を除去するともに表面を平坦化することにより、コンタクトホール10,11内にそれぞれコンタクトプラグ12,13が形成される。
W等の金属をCVDプロセスにより堆積し、その後、CMP(Chemical Mechanical Polishing)プロセスにより、コンタクトホール10,11外の金属を除去するともに表面を平坦化することにより、コンタクトホール10,11内にそれぞれコンタクトプラグ12,13が形成される。
次に、エッチング調整層6の厚さをどう決めたらよいのかについて述べる。
オーバーエッチング量も含めて不純物拡散層3上のコンタクトホール11の深さ:a
オーバーエッチング量も含めてGC4上のコンタクトホール10の深さ:b
トータルのシリコン酸化膜5のエッチング時間:t
エッチング調整層6にスルーホールが形成されるまでのエッチング時間:t1
GC4部分のシリコン酸化膜5のエッチング時間:t2
シリコン酸化膜5のエッチング速度:vox
酸化膜エッチング条件におけるエッチング調整層6のエッチング速度:vet
エッチング調整層6の厚さ:T
とすると、
不純物拡散層3上においては、
vox×t=a
が成立し、
GC4上においては、
vet×t1=T
vox×t2=b
t1+t2=t
が成立する。
オーバーエッチング量も含めてGC4上のコンタクトホール10の深さ:b
トータルのシリコン酸化膜5のエッチング時間:t
エッチング調整層6にスルーホールが形成されるまでのエッチング時間:t1
GC4部分のシリコン酸化膜5のエッチング時間:t2
シリコン酸化膜5のエッチング速度:vox
酸化膜エッチング条件におけるエッチング調整層6のエッチング速度:vet
エッチング調整層6の厚さ:T
とすると、
不純物拡散層3上においては、
vox×t=a
が成立し、
GC4上においては、
vet×t1=T
vox×t2=b
t1+t2=t
が成立する。
上記4つの式から
T/vet=(a−b)/vox …(1)
が導出される。
T/vet=(a−b)/vox …(1)
が導出される。
式(1)からエッチング調整層6の厚さを決定することができる。
本実施形態では、図14のSOC層20のエッチング工程で、エッチング調整層6がエッチングされない場合について説明したが、エッチング調整層6がエッチングされる方法を採用しても構わない。この方法を採用する場合、エッチング調整層6の厚さは、SOC層20のエッチング中にエッチングされる分だけ厚くする必要がある。それ以外は本実施形態と同じである。
エッチング調整層6の材料が、シリコン酸化膜5のエッチング条件でエッチングされ、かつ、シリコン酸化膜5に形成されるコンタクトホール(GC4に対するコンタクトホールおよび不純物拡散層3に対するコンタクトホール)の深さを調整できるようなエッチング速度を持つ材料であれば、エッチング調整層6はその目的を果たすことができる。
エッチング調整層6のエッチング速度が速すぎると、エッチング調整層6を厚くせざるを得ず、エッチング調整層6とシリコン酸化膜5との高低差(段差)が大きくなる。このような大きな段差は露光の際に望ましくない(例えば、露光裕度が低下する)。逆に、エッチング調整層6のエッチング速度が遅すぎると、わずかなエッチング調整層6の厚さのばらつきやエッチングのばらつきで、GC4に対するコンタクトホールの深さが変わってしまうため、これも望ましくない。所望のエッチング深さや2層BARCの厚さ、プロセス、装置で条件は変わるが、最適のエッチング速度は存在する。
エッチング調整層6の材料(主成分)としてレジストを用いると、レジストのパターニング(露光・現像)工程のみで、エッチング調整層6を形成することができる。したがって、エッチング調整層6の材料のエッチング工程、レジストパターンの剥離工程が不要となり、エッチング調整層6を容易に形成することができる。
また、レジストを用いた場合には、露光量によりエッチング調整層6の厚さも調整できる。この場合、塗布法によりSOC層20(2層BARCの下層)を形成するときに使用される溶媒で、レジストが溶解されないことがこと(レジストの不溶化)が必要となる。
レジストの不溶化方法としては、ベーク、EBキュア、UVキュア、イオン注入等の方法があげられる。これらの方法でレジストを不溶化した後、塗布法によりSOC層20は形成される。
レジストとして、特にSi含有レジストを用いた場合には、図14のSOC層20のエッチング工程の際に、SOC層20に対するエッチング調整層6のエッチング速度比を大きく取ることができる。したがって、エッチング調整層6の厚さを、SOC層20のエッチング中にエッチングされる分だけ上乗せする必要がなくなり、段差を小さくすることができ、露光裕度等のリソグラフィ性能の低下を避けることができる。
さらに、表面が平坦になるようにSOC層20が形成された場合でも、SOC層20のエッチング工程の後でも、エッチング調整層6はほとんど残存するため、エッチング調整層6はその機能を果たすことができる。
また、Si含有レジストのSi/C含有比を調整すれば、シリコン酸化膜5のエッチング時における、エッチング調整層6とシリコン酸化膜5のエッチング選択比を調整できるようになる。これによりエッチング調整層の膜厚を、前述のように、段差が十分小さく、かつ、エッチング後のホールの深さのばらつきも小さくなるような最適値に調整することが可能となる。
以上述べたように本実施形態によれば、エッチングにより、レジストパターン7の開口パターンを、シリコン酸化膜5に転写し、コンタクトホール10,11を形成する際に、不純物拡散層3上においては、BARC(SOC層20、SOG層21)およびシリコン酸化膜5がエッチングされることにより、コンタクトホール11が形成される。
一方、GC4上においては、不純物拡散層3上のシリコン酸化膜5のエッチングの最中に、エッチング調整層6およびシリコン酸化膜5がエッチングされ、エッチング調整層6の分だけシリコン酸化膜5のエッチング量が減るため、コンタクトホール11よりも浅いコンタクトホール10が形成される。
(第2の実施形態)
図19−図21は、第2の実施形態の半導体装置の製造方法を示す断面図である。
図19−図21は、第2の実施形態の半導体装置の製造方法を示す断面図である。
第1の実施形態では2層BARC(SOC層20、SOG層21)を使用したが、本実施形態では単層BARCを使用する。
[図19]
半導体基板1上に素子分離領域2、不純物拡散層3、ゲートコンダクタ(GC)4、シリコン酸化膜5、エッチング調整層6が形成される。ここまでは、第1の実施形態と同じである。
半導体基板1上に素子分離領域2、不純物拡散層3、ゲートコンダクタ(GC)4、シリコン酸化膜5、エッチング調整層6が形成される。ここまでは、第1の実施形態と同じである。
シリコン酸化膜5およびエッチング調整層6の上に単層BARC22が形成される。ここでは、単層BARC22として、有機BARCが使用される。
[図20]
単層BARC22上にレジストパターン7が形成され、レジストパターン7をマスクに用いて、単層BARC22がエッチングされる。このエッチングには、F系のガス(例えば、CHF3 を含むガス)が使用される。
単層BARC22上にレジストパターン7が形成され、レジストパターン7をマスクに用いて、単層BARC22がエッチングされる。このエッチングには、F系のガス(例えば、CHF3 を含むガス)が使用される。
[図21]
レジストパターン7をマスクに用いて、シリコン酸化膜5をエッチングすることにより、コンタクトホール10,11が形成される。
レジストパターン7をマスクに用いて、シリコン酸化膜5をエッチングすることにより、コンタクトホール10,11が形成される。
その後、第1の実施形態と同様に、W等の金属をCVDプロセスにより堆積し、CMPプロセスにより、コンタクトホール10,11の外の金属を除去するともに表面を平坦化することにより、コンタクトホール10,11内にそれぞれコンタクトプラグ12,13が形成される(図18)。
(第3の実施形態)
図22−図24は、第3の実施形態の半導体装置の製造方法を示す断面図である。
図22−図24は、第3の実施形態の半導体装置の製造方法を示す断面図である。
第2の実施形態ではエッチング調整層を単層BARCの下に設けたが、本実施形態ではエッチング調整層を単層BARCの上に設ける。また、単層BARCは有機BARCである。単層有機BARCの場合は、レジストパターンをBARCに転写してこれをマスクにさらに下層をエッチングするということを行わないので、BARCの上にエッチング調整層を設けても同様の効果を得ることができる。
[図21]
半導体基板1上に素子分離領域2、不純物拡散層3、GC4、シリコン酸化膜5が形成される。ここまでは、第2の実施形態と同じである。
半導体基板1上に素子分離領域2、不純物拡散層3、GC4、シリコン酸化膜5が形成される。ここまでは、第2の実施形態と同じである。
シリコン酸化膜5上に有機系の単層BARC22が形成され、続いて、単層BARC22上にエッチング調整層6が形成される。
[図23]
エッチング調整層6および単層BARC22の上にレジストパターン7が形成され、レジストパターン7をマスクに用いて、単層BARC22がエッチングされる。このエッチングには、F系のガス(例えば、CHF3 を含むガス)が使用される。単層BARC22のエッチングの際に、エッチング調整層6(レジスト)の表面が多少エッチングされる。
エッチング調整層6および単層BARC22の上にレジストパターン7が形成され、レジストパターン7をマスクに用いて、単層BARC22がエッチングされる。このエッチングには、F系のガス(例えば、CHF3 を含むガス)が使用される。単層BARC22のエッチングの際に、エッチング調整層6(レジスト)の表面が多少エッチングされる。
[図24]
レジストパターン7をマスクに用いて、シリコン酸化膜5、エッチング調整層6をエッチングすることにより、コンタクトホール10,11が形成される。
レジストパターン7をマスクに用いて、シリコン酸化膜5、エッチング調整層6をエッチングすることにより、コンタクトホール10,11が形成される。
その後、第1の実施形態と同様に、W等の金属をCVDプロセスにより堆積し、CMPプロセスにより、コンタクトホール10,11の外の金属を除去するともに表面を平坦化することにより、コンタクトホール10,11内にそれぞれコンタクトプラグ12,13が形成される(図18)。
次に、エッチング調整層6の厚さをどう決めたらよいのかについて述べる。
オーバーエッチング量も含めて不純物拡散層3上のコンタクトホール11の深さ:a
オーバーエッチング量も含めてGC4上のコンタクトホール10の深さ:b
トータルのシリコン酸化膜5のエッチング時間:t
酸化膜エッチングによりエッチング調整層6にスルーホールが形成されるまでのエッチング時間:t1
単層BARC22にスルーホールが形成されるまでのエッチング時間:t2
GC4部分のシリコン酸化膜5のエッチング時間:t3
シリコン酸化膜5のエッチング速度:vox
酸化膜エッチング条件におけるエッチング調整層6のエッチング速度:vet
酸化膜エッチング条件における単層BARC22のエッチング速度:vB
エッチング調整層6の厚さ:Tet
単層BARC22の厚さ:TB
BARCエッチング時間:t0
BARCエッチング条件でのエッチング調整層6のエッチング速度:v0
とすると、
不純物拡散層3上においては、
vox×t=a
が成立し、
GC4上においては、
v0 ×t0 +vet×t1 =Tet
vB ×t2 =TB
vox×t3 =b
t1 +t2 +t3 =t
が成立する。
オーバーエッチング量も含めてGC4上のコンタクトホール10の深さ:b
トータルのシリコン酸化膜5のエッチング時間:t
酸化膜エッチングによりエッチング調整層6にスルーホールが形成されるまでのエッチング時間:t1
単層BARC22にスルーホールが形成されるまでのエッチング時間:t2
GC4部分のシリコン酸化膜5のエッチング時間:t3
シリコン酸化膜5のエッチング速度:vox
酸化膜エッチング条件におけるエッチング調整層6のエッチング速度:vet
酸化膜エッチング条件における単層BARC22のエッチング速度:vB
エッチング調整層6の厚さ:Tet
単層BARC22の厚さ:TB
BARCエッチング時間:t0
BARCエッチング条件でのエッチング調整層6のエッチング速度:v0
とすると、
不純物拡散層3上においては、
vox×t=a
が成立し、
GC4上においては、
v0 ×t0 +vet×t1 =Tet
vB ×t2 =TB
vox×t3 =b
t1 +t2 +t3 =t
が成立する。
上記5つの式から
(Tet−v0 ×t0 )/vet+TB /vB =(a−b)/vox …(2)
が導出される。
(Tet−v0 ×t0 )/vet+TB /vB =(a−b)/vox …(2)
が導出される。
(2)式からエッチング調整層6の厚さを決定することができる。
以上、本発明の第1−第3の実施形態について説明したが、本発明は第1−第3の実施形態に限定されるものではない。
例えば、第1−第3の実施形態では、深さの異なる2種類のホールパターンとして、CGに対するコンタクトホールおよび不純物拡散層に対するコンタクトホールを例にあげて説明したが、本発明はコンタクトホール以外にも適用できる。
コンタクトホール以外の例としては、メモリセル部および周辺回路部の配線溝があげられる。図25に、メモリセル部および周辺回路部の断面図を示す。
図25において、31はメモリセル部の配線層を示している。配線層31が浅い配線溝内に形成されている理由は、配線層31とその下層の微細配線30との間の距離Lを大きくして、配線層31と微細配線30との間の容量(線間容量)を減らすためである。
図25において、32は周辺回路部の配線層を示している。配線層32下には微細配線は存在せず、配線層32を厚くしても線間容量の問題は生じないので、配線層32を厚くして、配線抵抗を下げている。
上記の浅い配線溝および深い配線溝は、第1−第3の実施形態のいずれかの方法を用いることにより形成することができる。
例えば、第1の実施形態の方法を用いる場合には、図26に示すように、第1の実施形態と同様に、エッチング調整層6、SOC層20、SOG層21が形成され、続いて、SOG層21上にレジストパターン7が形成される。レジストパターン7は、浅い配線溝および深い配線溝に対応する開口パターンを含む。その後、第1の実施形態と同様にエッチングを行うことにより(図12−図17)、図27に示すように、一回のエッチングで、浅い配線溝41および深い配線溝42が形成される。その後、レジストパターン7を除去し、配線溝41,42内に導電材料を埋め込むことにより、図25に示した配線層31,32が得られる。
さらに、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
1…半導体基板、2…素子分離領域(素子分離絶縁膜)、3…不純物拡散層、4…ゲートコンダクタ(ゲート電極)、5…シリコン酸化膜(層間絶縁膜)、6…エッチング調整層、7…レジストパターン、8,9…ホール、10,11…コンタクトホール、12,13…コンタクトプラグ、14…、15…、16…、17…、18…、19…、20…SOC層(BARC)、21…SOG層(BARC)、22…単層BARC、30…微細配線、31…メモリセル部の配線層、32…周辺回路部の配線層、41…浅い配線溝、42…深い配線溝。
Claims (5)
- 被加工膜上にエッチング調整層からなるパターンを形成する工程と、
前記調整層パターンを少なくとも覆うように反射防止膜を形成し、レジスト塗布、露光現像によりレジストパターンを形成する工程とを有し、
前記被加工膜のエッチング条件下で、前記エッチング調整層がエッチングされることにより、前記エッチング調整層の有無で、異なる深さのパターンが形成されることを特徴とするパターン形成方法。 - 被加工膜上に、前記被加工膜エッチング条件においてエッチングされるエッチング調整層からなるパターンを形成する工程と、
その上方に炭素を主成分とする膜とシリコン酸化物を主成分とする膜の2層からなる反射防止膜を形成する工程と、
前記反射防止膜上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記反射防止膜をエッチングする工程と、
前記反射防止膜により形成されたパターンをマスクとして、前記エッチング調整層の有無で、異なる深さのパターンを一回のエッチングで形成する工程とを
含むことを特徴とするパターン形成方法。 - 前記エッチング調整層はレジストであることを特徴とする請求項2記載のパターン形成方法。
- 半導体基板上に形成された導電性材料からなる第一の回路パターン上に絶縁性材料を形成し、該絶縁性材料を加工、導電材を埋め込むことで第二の回路パターンを形成する工程を含む半導体装置の製造方法において、
前記第一の回路パターンの密集部上に対応する前記絶縁性材料上にエッチング調整層パターンを形成する工程と、
前記エッチング調整層を覆うように、反射防止膜およびレジスト膜を形成し、露光によってレジストパターンを形成する工程と、
前記レジストパターンによって前記絶縁性材料を加工して第二の回路パターンを形成する際に、前記エッチング調整層と前記絶縁性材料を同時にエッチングする工程とを有し、
該工程により深さの異なる溝を前記絶縁性材料に形成し、導電材膜厚の異なる前記第二の回路パターンを形成することを特徴とする半導体装置の製造方法。 - 半導体基板上に素子領域と素子分離により形成された第一の回路パターンを形成し、その上にゲート電極を含む第二の回路パターンを形成した後、前記第一および第二の回路パターン上に絶縁性材料を形成して、該絶縁性材料を加工、導電材を埋め込むことで形成する第三の回路パターンと前記第一、第二の回路パターンとを接続するためのコンタクトホールパターンを含む第四の回路パターンとを含む半導体装置の製造方法において、
前記第四の回路パターンのうち前記第二の回路パターンと接続するパターンに対応する部分にエッチング調整パターンを形成する工程と、
前記エッチング調整層と前記絶縁性材料を同時にエッチングすることにより穴深さの異なるパターンを形成する工程と
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007292421A JP2009117777A (ja) | 2007-11-09 | 2007-11-09 | パターン形成方法および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007292421A JP2009117777A (ja) | 2007-11-09 | 2007-11-09 | パターン形成方法および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009117777A true JP2009117777A (ja) | 2009-05-28 |
Family
ID=40784531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007292421A Withdrawn JP2009117777A (ja) | 2007-11-09 | 2007-11-09 | パターン形成方法および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009117777A (ja) |
-
2007
- 2007-11-09 JP JP2007292421A patent/JP2009117777A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070166648A1 (en) | Integrated lithography and etch for dual damascene structures | |
JP3757213B2 (ja) | 半導体装置の製造方法 | |
US7687403B2 (en) | Method of manufacturing flash memory device | |
JP2010087300A (ja) | 半導体装置の製造方法 | |
US7923375B2 (en) | Method for manufacturing semiconductor device | |
JP4663694B2 (ja) | 半導体素子の製造方法 | |
US8071487B2 (en) | Patterning method using stacked structure | |
US8241512B2 (en) | Ion implantation mask forming method | |
JP5090667B2 (ja) | フラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法 | |
KR20080022387A (ko) | 반도체 메모리 소자의 비트라인 형성 방법 | |
US7691741B2 (en) | Method of forming bit line in semiconductor device | |
JP2006222208A (ja) | 半導体装置の製造方法 | |
JP2006344815A (ja) | 半導体装置の製造方法 | |
JP2009117777A (ja) | パターン形成方法および半導体装置の製造方法 | |
KR100244303B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
KR100356478B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
KR19990060819A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR20010003687A (ko) | 반도체소자에서의 개선된 듀얼 대머신 공정 | |
JPH11145285A (ja) | 配線形成方法 | |
KR20000043099A (ko) | 반도체 소자의 도전층 배선 형성 방법 | |
KR20030092525A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
KR100895230B1 (ko) | 반도체 장치 및 그 제조 방법, 건식 에칭 방법 및 건식 에칭 장치, 그리고 배선 재료의 제작 방법 | |
KR100356482B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
JP2010087298A (ja) | 半導体装置の製造方法 | |
KR20020046681A (ko) | 반도체 소자의 콘택홀 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110201 |