CN102120561A - 形成晶圆穿通孔的方法 - Google Patents
形成晶圆穿通孔的方法 Download PDFInfo
- Publication number
- CN102120561A CN102120561A CN2010100225774A CN201010022577A CN102120561A CN 102120561 A CN102120561 A CN 102120561A CN 2010100225774 A CN2010100225774 A CN 2010100225774A CN 201010022577 A CN201010022577 A CN 201010022577A CN 102120561 A CN102120561 A CN 102120561A
- Authority
- CN
- China
- Prior art keywords
- wafer
- hard mask
- dielectric layer
- reach
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
一种形成晶圆穿通孔的方法,所述方法包括:提供晶圆;在所述晶圆的两个相对表面上分别形成第一硬掩模和第二硬掩模,所述第一硬掩模和第二硬掩模的图形关于所述晶圆对称;以第一硬掩模为掩模蚀刻所述晶圆,在所述晶圆内形成凹槽,所述凹槽的深度小于晶圆厚度;在所述凹槽底部形成第一介质层;以第二硬掩模为掩模蚀刻所述晶圆,直到露出所述第一介质层;去除第一介质层及所述第一硬掩模和第二硬掩模。其中第一介质层起到了蚀刻停止层的作用,可以防止离子束穿透硅片穿通孔到达晶圆底部引起溅射,造成底切。
Description
技术领域
本发明涉及半导体形成领域,尤其涉及一种形成晶圆穿通孔的方法。
背景技术
随着半导体技术的发展,集成电路向着高集成度的方向发展。高集成度的要求使半导体器件的线宽越来越小,线宽的减小对集成电路的形成工艺提出了更高的要求。
蚀刻是集成电路形成工艺中最重要的步骤之一,在蚀刻过程中由于蚀刻方法、光刻胶的性质等原因,蚀刻出的图形与理想图形之间会有所偏离。以“孔”的图形为例,参考图1A,示出了理想的孔的图形,理想图形中,孔002的侧壁垂直于衬底001表面。参考图1B和1C,示出了实际蚀刻出的图形,在蚀刻过程中由于对孔侧壁有蚀刻,孔的侧壁并不垂直于衬底001表面,而是形成了一个斜面003(004)。这种在蚀刻过程中产生的斜面003(004)称为底切(undercut),底切使蚀刻出的图形不符合制造工艺要求。
在专利号是ZL200410088040的中国专利公开了一种防止在有源区侧壁下方产生底切的方法。参考图2,示出了所述方法形成的半导体器件的剖面图。所述方法包括,提供衬底602;在衬底602上依次形成深埋绝缘层604和外延层;图案化所述外延层,形成多个有源区606,并暴露出位于所述外延层下的深埋绝缘层604;在所述有源区606和暴露出的所述深埋绝缘层604上覆盖第一绝缘层;各向异性蚀刻所述第一绝缘层,在有源区606的侧壁上形成第一绝缘间隙壁610b;之后,在有源区606上形成栅极介电层、栅极,在栅极间的有源区形成源漏区。其中,所述在有源区606侧壁上形成的绝缘间隙壁610b,可以防止后续各种蚀刻步骤对暴露出的深埋绝缘层604产生的横向蚀刻,进而避免在有源区606的侧壁下方形成底切。
目前,在晶圆穿通孔工艺中,也发现了底切现象。晶圆穿通孔(throughwafer hole)常用于微电子机械系统(MEMS,Micro-Electro-Mechanical Systems)工艺中,采用深反应离子蚀刻(DRIE,Deep Reactive Ion Etching)形成。晶圆穿通孔是微电子机械系统工艺中最为关键的步骤之一。参考图3,示出了采用现有技术形成的晶圆穿通孔的剖面示意图,可以看出,形成的晶圆穿通孔的底部出现底切101。
发明内容
本发明解决的是提供一种形成晶圆穿通孔的方法,防止在形成晶圆穿通孔过程中产生底切。
为解决上述问题,本发明提供一种形成晶圆穿通孔的方法,所述方法包括:提供晶圆;在所述晶圆的两个相对表面上分别形成第一硬掩模和第二硬掩模,所述第一硬掩模和第二硬掩模的图形关于所述晶圆对称;以第一硬掩模为掩模蚀刻所述晶圆,在所述晶圆内形成凹槽,所述凹槽的深度小于晶圆厚度;在所述凹槽底部形成第一介质层;以第二硬掩模为掩模蚀刻所述晶圆,直到露出所述第一介质层;去除第一介质层及所述第一硬掩模和第二硬掩模。
可选的,在所述晶圆的两个相对表面上分别形成第一硬掩模和第二硬掩模步骤包括:在晶圆的两个相对表面上分别形成第二介质层;图形化所述第二介质层,在所述第二介质层中形成多个第一开口。
可选的,所述第二介质层的材料为二氧化硅,所述在晶圆的两个相对表面上分别形成第二介质层步骤包括:对晶圆进行热氧化,在晶圆的两个相对表面上分别形成二氧化硅层。
可选的,所述晶圆是双面晶圆。
可选的,所述第一介质层通过等离子体化学气相沉积在凹槽底部形成。
可选的,所述第一介质层的材料是二氧化硅、氮化硅或氮氧化硅。
可选的,所述蚀刻是深反应离子蚀刻。
可选的,通过湿法蚀刻去除所述第一介质层。
可选的,所述凹槽的深度大于晶圆厚度的一半。
可选的,还包括:在所述凹槽底部形成第一介质层之后,在第一硬掩模表面贴敷胶带;以及在去除第一介质层及所述第一硬掩模和第二硬掩模之前,先去除胶带。
与现有技术相比,本发明形成硅片穿通孔的方法中,通过从晶圆相对的两面进行蚀刻形成品圆穿通孔,先从晶圆的一面进行蚀刻形成凹槽,之后在凹槽底部形成第一介质层,之后从晶圆相对的另一面进行蚀刻,此时,所述第一介质层起到了蚀刻停止层(stop layer)的作用,可以防止离子束穿过晶圆穿通孔到达承载晶圆的吸盘(chuck)上引起溅射,造成底切。
附图说明
图1A是理想的孔的示意图;
图1B是现有技术一种具有底切的孔的示意图;
图1C是现有技术另一种具有底切的孔的示意图;
图2是现有技术中防止在有源区侧壁下方产生底切的方法所形成的半导体器件的剖面示意图;
图3是现有技术形成的晶圆穿通孔的一种实施例的示意图;
图4是本发明形成晶圆穿通孔方法第一种实施方式的流程示意图;
图5至图10是本发明形成晶圆穿通孔方法一种实施例示意图;
图11是本发明形成晶圆穿通孔方法第二种实施方式的流程示意图。
具体实施方式
设计人发现通过现有技术形成晶圆穿通孔会出现底切现象,经过研究发现是由于离子束透过晶圆穿通孔打到用于承载晶圆的吸盘上发生溅射,会横向蚀刻晶圆穿通孔的侧壁,在晶圆穿通孔底部产生底切。设计人考虑在形成晶圆穿通孔过程中在晶圆穿通孔中形成蚀刻停止层,所述蚀刻停止层可以避免离子束穿透晶圆穿通孔打到吸盘上,防止产生底切。
本发明提供的形成晶圆穿通孔的方法采用两面蚀刻方法(dual-side etch),即分别从晶圆两面进行蚀刻形成晶圆穿通孔。参考图4,示出了本发明形成晶圆穿通孔方法第一种实施方式的流程示意图,所述方法包括以下步骤:
步骤1,提供晶圆;
步骤2,在所述晶圆的两个表面上分别形成第一硬掩模和第二硬掩模,所述第一硬掩模和第二硬掩模的图形关于晶圆对称;
步骤3,以第一硬掩模为掩模蚀刻所述晶圆,在晶圆内形成凹槽,所述凹槽的深度小于晶圆厚度;
步骤4,在所述凹槽底部形成第一介质层;
步骤5,以第二硬掩模为掩模蚀刻所述晶圆,直到露出所述第一介质层;
步骤6,去除第一介质层及所述第一硬掩模和第二硬掩模。
上述步骤顺序提供了依照本发明实施例的一种方法。其他的例如增加步骤,移除一个或多个步骤,或者以不同顺序排列的一个或多个步骤的实施例不会背离权利要求所限定的范围。在本说明书下文中可以发现本方法和结构更详细和具体的描述。
参考图5至图10,示出了依照本发明形成晶圆穿通孔的剖面结构示意图。示意图仅仅是示例,不能用于限定权利要求的范围。本领域技术人员可识别出更多变形,替代和修改。
参考图5,执行步骤1,提供晶圆102,所述晶圆102可以是双面晶圆,在其两个表面上均可以形成半导体器件。
参考图6,执行步骤2,在所述晶圆102的两个表面上分别形成第一硬掩模103和第二硬掩模104,所述第一硬掩模103和第二硬掩模104的图形关于晶圆102对称。在所述晶圆102的两个表面上分别形成第一硬掩模103和第二硬掩模104包括:先在晶圆102的两个表面上形成第二介质层,之后分别图形化两个表面上的第二介质层。
所述第二介质层的材料为是二氧化硅,在晶圆102的两个表面上形成第二介质层包括:通过反应炉对晶圆102进行热氧化处理,在晶圆102的两个表面上均形成二氧化硅。
图形化所述晶圆102两个表面上的第二介质层包括:通过涂胶、曝光、显影等的步骤在一个第二介质层上形成图形化的光刻胶,再以所述图形化的光刻胶为掩膜刻蚀该第二介质层,在所述第二介质层上形成多个第一开口,所述第一开口的位置、形状和尺寸与晶圆穿通孔的设计规格值相符合,例如,晶圆穿通孔开口尺寸设计规格值和第一开口的开口尺寸均为40μm。所述包括多个第一开口的第二介质层形成第一硬掩模103。通过同样的方法,在晶圆102另一表面上形成第二硬掩模104,其中,所述第二硬掩模104的图形与第一硬掩模103的图形关于晶圆102对称。
参考图7,执行步骤3,以第一硬掩模103为掩模蚀刻所述晶圆102,在晶圆102内形成凹槽105,所述凹槽105的深度小于晶圆102厚度。所述蚀刻采用深反应离子蚀刻法。所述凹槽105的深度是几百微米。较佳的,凹槽105的深度大于晶圆102厚度的一半,例如,若晶圆102厚度是725μm,凹槽105深度为450μm~550μm,这样后续从晶圆102另一面蚀刻的深度为175μm~275μm,后续蚀刻深度较小则蚀刻时离子束强度较小,避免大强度离子束引起的溅射。
参考图8,执行步骤4,在凹槽105底部形成第一介质层106。所述第一介质层106的材料是二氧化硅,氮化硅或者氮氧化硅。具体地,通过等离子体化学气相沉积(PECVD)向第一硬掩模103表面沉积介质材料。由于所述凹槽105为高深宽比的凹槽,所以在等离子体化学气相沉积中,有较少的材料能进入凹槽105沉积到凹槽105的底部,所以在凹槽105底部形成的第一介质层106比较薄。若第一介质层厚度太薄,不能起到蚀刻停止层的作用;若第一介质层厚度太厚,则会增加材料成本。根据凹槽的开口尺寸、凹槽的深度、第一介质层材料的不同,第一介质层的厚度有所不同,通常第一介质层106的厚度是20~60nm。由于凹槽较深不容易测量第一介质层的厚度,可以通过多次实验,获得在不同凹槽105的开口尺寸和深度的情况下,第一硬掩模103表面的介质层和凹槽105底部第一介质层106之间厚度的关系,从而通过控制第一硬掩模103表面介质层的厚度获得所需的凹槽105底部第一介质层106厚度。例如,在凹槽105的开口尺寸是40μm,深度是500μm凹槽105的情况下,当第一硬掩模103表面介质层厚度是2.7μm~2.9μm时,在凹槽105上形成的第一介质层106厚度是0.04μm~0.06μm。
参考图9,执行步骤5,以第二硬掩模104为掩模从晶圆102的另一面蚀刻所述晶圆102,直到露出所述第一介质层106。所述蚀刻采用深反应离子蚀刻,由于所述深反应离子蚀刻可以采用对于第一介质层106和双面晶圆102有较好选择性的蚀刻气体,位于凹槽105底部的第一介质层106不易被蚀刻,所以在蚀刻过程中,第一介质层106不易被蚀刻。所述第一介质层106起到了蚀刻停止层的作用,可以阻挡离子束透过晶圆穿通孔打到吸盘上产生溅射,进而避免在晶圆穿通孔的侧壁上产生底切。更进一步的,离子束打到位于承载晶圆102的吸盘上,会对吸盘造成损伤,而本发明中,第一介质层106可以阻挡离子束,保护吸盘。
参考图10,执行步骤6,去除第一介质层106及所述第一硬掩模103和第二硬掩模104。通过湿法蚀刻去除第一介质层106及第一硬掩模103和第二硬掩模104,最终形成晶圆穿通孔。
设计人还发现在蚀刻双面晶圆过程中会产生硅碎片,所述硅碎片透过晶圆穿通孔会落到吸盘上,损伤吸盘。为此,设计人对上述实施方式进行了优化。
参考图11,示出了本发明形成晶圆穿通孔方法第二种实施方式的流程示意图,所述方法包括以下步骤:
步骤11,提供晶圆;
步骤12,在所述晶圆的两个表面上分别形成第一硬掩模和第二硬掩模,所述第一硬掩模和第二硬掩模的图形关于晶圆对称;
步骤13,以第一硬掩模为掩模蚀刻所述晶圆,在晶圆内形成凹槽,所述凹槽的深度小于晶圆厚度;
步骤14,在所述凹槽底部形成第一介质层;
步骤15,在第一硬掩模表面贴敷胶带;
步骤16,以第二硬掩模为掩模从晶圆的另一面蚀刻所述晶圆,直到露出所述第一介质层;
步骤17,去除胶带,再去除第一介质层及所述第一硬掩模和第二硬掩模。
本发明第二实施方式与第一实施方式的区别在于,在第一硬掩模表面贴敷胶带,所述胶带一方面用于固定双面晶圆,另一方面可以接住在蚀刻过程中跌落的硅碎片,防止硅碎片对吸盘造成损伤。
现有技术中,胶带贴敷于双面晶圆表面上,由于蚀刻过程会温度升高,硅的导热系数(157W/m·K)较高,胶带和高温的双面晶圆之间粘性很强,这样,去除胶带比较困难,并且容易在双面晶圆表面留下胶带残渣。在本发明中,胶带贴敷于第一硬掩模上,以二氧化硅材料的第一硬掩模为例,二氧化硅的导热系数(1.4W/m·K)较低,这样二氧化硅的表面温度较低,与胶带之间粘性较弱,从而便于去除胶带,可以得到干净的双面晶圆表面。
虽然本发明己以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种形成晶圆穿通孔的方法,其特征在于,所述方法包括:
提供晶圆;
在所述晶圆的两个相对表面上分别形成第一硬掩模和第二硬掩模,所述第一硬掩模和第二硬掩模的图形关于所述晶圆对称;
以第一硬掩模为掩模蚀刻所述晶圆,在所述晶圆内形成凹槽,所述凹槽的深度小于晶圆厚度;
在所述凹槽底部形成第一介质层;
以第二硬掩模为掩模蚀刻所述晶圆,直到露出所述第一介质层;
去除第一介质层及所述第一硬掩模和第二硬掩模。
2.如权利要求1所述形成晶圆穿通孔的方法,其特征在于,在所述晶圆的两个相对表面上分别形成第一硬掩模和第二硬掩模步骤包括:在晶圆的两个相对表面上分别形成第二介质层;图形化所述第二介质层,在所述第二介质层中形成多个第一开口。
3.如权利要求2所述形成晶圆穿通孔的方法,其特征在于,所述第二介质层的材料为二氧化硅,所述在晶圆的两个相对表面上分别形成第二介质层步骤包括:对晶圆进行热氧化,在晶圆的两个相对表面上分别形成二氧化硅层。
4.如权利要求1所述形成晶圆穿通孔的方法,其特征在于,所述晶圆是双面晶圆。
5.如权利要求1所述形成晶圆穿通孔的方法,其特征在于,所述第一介质层通过等离子体化学气相沉积在凹槽底部形成。
6.如权利要求1所述形成晶圆穿通孔的方法,其特征在于,所述第一介质层的材料为二氧化硅、氮化硅或氮氧化硅。
7.如权利要求1所述形成晶圆穿通孔的方法,其特征在于,所述蚀刻是深反应离子蚀刻。
8.如权利要求1所述形成晶圆穿通孔的方法,其特征在于,通过湿法蚀刻去除所述第一介质层。
9.如权利要求1所述形成晶圆穿通孔的方法,其特征在于,所述凹槽的深度大于晶圆厚度的一半。
10.如权利要求1所述形成晶圆穿通孔的方法,其特征在于,还包括:在所述凹槽底部形成第一介质层之后,在第一硬掩模表面贴敷胶带;以及在去除第一介质层及所述第一硬掩模和第二硬掩模之前,先去除胶带。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010100225774A CN102120561B (zh) | 2010-01-08 | 2010-01-08 | 形成晶圆穿通孔的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010100225774A CN102120561B (zh) | 2010-01-08 | 2010-01-08 | 形成晶圆穿通孔的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102120561A true CN102120561A (zh) | 2011-07-13 |
CN102120561B CN102120561B (zh) | 2012-07-11 |
Family
ID=44249247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010100225774A Active CN102120561B (zh) | 2010-01-08 | 2010-01-08 | 形成晶圆穿通孔的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102120561B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102285636A (zh) * | 2011-08-03 | 2011-12-21 | 中国人民解放军国防科学技术大学 | 一种多边形截面硅梁的湿法腐蚀制备工艺 |
WO2014161462A1 (zh) * | 2013-04-02 | 2014-10-09 | 无锡华润上华半导体有限公司 | 微机电系统器件在制造过程中的加固方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006062002A (ja) * | 2004-08-25 | 2006-03-09 | Oki Electric Ind Co Ltd | 半導体装置の個片化方法 |
JP3880602B2 (ja) * | 2005-02-17 | 2007-02-14 | シャープ株式会社 | 半導体装置の製造方法、半導体装置 |
US7262134B2 (en) * | 2005-09-01 | 2007-08-28 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
WO2008026455A1 (en) * | 2006-08-31 | 2008-03-06 | Konica Minolta Holdings, Inc. | Method for manufacturing nozzle plate for liquid ejection head, nozzle plate for liquid ejection head, and liquid ejection head |
-
2010
- 2010-01-08 CN CN2010100225774A patent/CN102120561B/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102285636A (zh) * | 2011-08-03 | 2011-12-21 | 中国人民解放军国防科学技术大学 | 一种多边形截面硅梁的湿法腐蚀制备工艺 |
CN102285636B (zh) * | 2011-08-03 | 2014-12-10 | 中国人民解放军国防科学技术大学 | 一种多边形截面硅梁的湿法腐蚀制备工艺 |
WO2014161462A1 (zh) * | 2013-04-02 | 2014-10-09 | 无锡华润上华半导体有限公司 | 微机电系统器件在制造过程中的加固方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102120561B (zh) | 2012-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101710826B1 (ko) | 반도체 디바이스의 형성 방법 | |
US10513431B2 (en) | Multiple silicon trenches forming method for MEMS sealing cap wafer and etching mask structure thereof | |
US20120175745A1 (en) | Methods for fabricating semiconductor devices and semiconductor devices using the same | |
JP6235023B2 (ja) | シリコンエッチング法 | |
KR20070047015A (ko) | 반도체 소자의 딥 트렌치 형성 방법 | |
KR101001666B1 (ko) | 마이크로 수직 구조체의 제조 방법 | |
CN102120561B (zh) | 形成晶圆穿通孔的方法 | |
US11011601B2 (en) | Narrow gap device with parallel releasing structure | |
KR100620663B1 (ko) | 반도체 소자의 제조 방법 | |
US7160751B2 (en) | Method of making a SOI silicon structure | |
CN105448697B (zh) | 高深宽比结构的刻蚀方法及mems器件的制作方法 | |
TWI606007B (zh) | 採用複合基材的微機電元件以及其製作方法 | |
US9373772B2 (en) | CMOS integrated method for the release of thermopile pixel on a substrate by using anisotropic and isotropic etching | |
KR100836505B1 (ko) | 반도체 소자의 절연막을 식각하는 방법 | |
CN102254854B (zh) | 双沟槽隔离结构的形成方法 | |
US20140322918A1 (en) | Micro-posts having improved uniformity and a method of manufacture thereof | |
JP5382937B2 (ja) | 厚膜底部におけるフィーチャ限界寸法の制御性の向上されたエッチング方法 | |
KR20140028722A (ko) | 반도체 장치의 홀 패턴 제조 방법 | |
JP5152468B2 (ja) | 結晶基板のエッチング方法 | |
KR101386004B1 (ko) | 웨이퍼 접합 기술을 활용한 마이크로 그리드 구조물 제조 방법 | |
CN105439081A (zh) | Mems器件的形成方法 | |
KR101539197B1 (ko) | Z축 움직임 성능을 개선하고 구조물 깊이 편차를 최소화하는 마이크로머시닝 방법 및 이를 이용한 가속도 센서 | |
JP6032887B2 (ja) | シリコンカーバイドから半導体構造体を製造する方法並びにシリコンカーバイド半導体 | |
CN113496948A (zh) | 半导体器件及其形成方法 | |
CN103130177A (zh) | 一种悬浮结构mems器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |