CN117377378A - 量子信息处理器件的形成方法 - Google Patents

Abstract

提出了一种用于形成量子信息处理器件的至少部分的方法。该方法包括：在衬底(10)的主表面上提供由第一导电材料(100')形成的第一导电层；在第一导电材料上沉积电介质材料层；图案化电介质材料层，以形成电介质材料垫并暴露第一导电层的第一区域；在电介质材料垫上并且在第一导电层的第一区域上沉积第二导电层(104')；图案化第二导电层；以及使用各向同性气相蚀刻去除电介质材料垫。

Description

量子信息处理器件的形成方法

本申请是国际申请日为2017年12月07日、进入中国国家阶段日为2020年03月02日且发明名称为“量子信息处理器件的形成”的中国发明专利申请201780094503.1的分案申请。

技术领域

本公开涉及量子信息处理器件的形成方法。

背景技术

量子计算是一种利用量子力学现象(诸如两个量子态的叠加及属于分开的且相距遥远的实体的量子态之间的纠缠)的新计算方法。与使用配置为处于两个双稳态(例如，“0”和“1”)的“位”来存储和操纵信息的数字计算机相比，量子计算系统旨在使用配置为量子态的叠加(例如，a|0>+b|1>)的“量子位”来操纵信息。每个量子位的量子态可以彼此纠缠，即，一个量子位的测量结果与另一量子位的测量结果紧密相关。这些特性提供了优于经典计算机的关键优势，即量子计算机的速度与量子位数量成指数关系。

发明内容

总体上，在一些方面中，本公开的主题可以以包括形成量子信息处理器件的至少部分的方法来体现，形成量子信息处理器件的至少部分包括：在衬底的主表面上提供由第一导电材料形成的第一导电层；在第一导电材料上沉积电介质材料层；图案化电介质材料层，以形成电介质材料垫并暴露第一电导电层的第一区域；在电介质材料垫上并且在第一导电层的第一区域上沉积第二导电层；图案化第二导电层；以及使用各向同性气相蚀刻，去除电介质材料垫。

所述方法的实现方式可以包括以下特征中的一个或更多个。例如，在一些实现方式中，图案化电介质材料层可以暴露第一导电层的第一区域。

在一些实现方式中，图案化电介质材料层可以暴露第一导电层的第二区域，并且第二导电层可以沉积在第一导电层的第二区域上。

在一些实现方式中，使用各向同性气相蚀刻去除电介质材料的所述至少一个图案化的区域可以包括使用包括氟化氢蒸汽的混合物蚀刻电介质材料的所述至少一个图案化的区域。

在一些实现方案中，使用各向同性气相蚀刻去除电介质材料的所述至少一个图案化的区域可以包括使用包括二氟化氙蒸汽的混合物蚀刻电介质材料的所述至少一个图案化的区域。

在一些实现方式中，所述方法还可以包括图案化第一导电层，以在第一导电层的层中形成至少一个窗口。

在一些实现方式中，图案化第二导电层可以限定第二导电材料带。

在一些实现方式中，衬底可以包括硅衬底。

在一些实现方式中，第一导电层可以包括金属化。因此，第一导电层可以是第一金属化层。

在一些实现方式中，第一导电层可以在临界温度以下是超导的。

在一些实现方式中，第一导电层可以包括铝。

在一些实现方式中，电介质材料层可以包括二氧化硅层。

在一些实现方式中，第二导电层可以包括金属化。因此，第二导电层可以是第二金属化层。

在一些实现方式中，第二导电层可以在临界温度以下是超导的。

在一些实现方式中，第二导电层可以包括铝。

在一些实现方式中，第一导电层和第二导电层可以由相同的导电材料形成。

在一些实现方式中，第一导电层和第二导电层可以由两种不同的导电材料形成。

在一些实现方式中，形成量子信息处理器件的所述至少部分可以包括形成空中桥。

在一些实现方式中，形成量子信息处理器件的所述至少部分可以包括形成电容器。

在一些实现方式中，形成量子信息处理器件的所述至少部分可以包括形成电感器。

在一些实现方式中，形成量子信息处理器件的所述至少部分可以包括形成谐振器。

在一些实现方式中，形成量子信息处理器件的所述至少部分可以包括使用CMOS兼容的处理步骤。

本公开的主题可以体现为一种通过上述实现方式中的任何一种可获得的器件。

实现方式可以包括以下优点中的一个或更多个。可以形成诸如金属性桥的悬置结构，其为电路设计提供更高的集成度和扩展的自由度。因为电连接不必全部在相同的层内延伸，所以与微波的工作波长相比，可以减小或最小化连接的长度。这可以省去考虑由所述连接的长度引起的附加相移的必要。

出于本公开的目的，超导体(或者，超导的)材料可以被理解为在超导临界温度处或以下表现出超导特性的材料。超导体材料的示例包括铝(例如1.2开尔文的超导临界温度)、铌(例如9.3开尔文的超导临界温度)和钛氮化物(例如5.6开尔文的超导临界温度)。

在附图和下面的描述中阐述了一个或更多个实现方式的细节。其他特征和优点将由说明书、附图和权利要求明显。

附图说明

图1A-1J示出了图案化电介质衬底上的第一导电层并建立在第一导电层之上升高的导电桥的工艺的俯视图。

图2A-2J示出了图案化电介质衬底上的第一导电层并建立在第一导电层之上升高的导电桥的工艺的沿着图1A所示的桥线A-A'的剖视图。

图3A-3J示出了图案化电介质衬底上的第一导电层并建立在第一导电层之上升高的导电桥的工艺的沿着图1A所示的线B-B'的剖视图。

图4是图案化电介质衬底上的第一导电层并建立在第一导电层之上升高的导电桥的方法的工艺流程图。

图5是在各向同性VHF蚀刻之前和在各向同性VHF蚀刻之后的支撑导电桥的牺牲二氧化硅层的示例的显微图。

图6示出了在制造工艺的各个阶段对包括共面波导的谐振器的品质因数的测量。

图7示出了量子位电路的示意图。

图8A和图8B是在各向同性VHF蚀刻之前和之后的支撑存在于共面波导之上的连续空中桥结构的牺牲二氧化硅层的示例的显微图。

具体实施方式

量子计算提供对存储在量子计算机的多个量子位中的量子信息的相干处理。为了达到最大的计算速度，理想情况下，量子位以可控的方式彼此缠结，使得每个量子位的量子态立即影响其他量子位的对应量子态。超导量子计算是量子计算技术的有前景的实现方式，其中量子电路至少部分地由衬底上的超导体材料形成。在某些实现方式中，量子电路元件优选地在低温下工作，使得热涨落不会干扰量子位的相干性或在工作频率下引起电路元件的损耗。可能导致损耗或退相干的其他因素是材料缺陷，诸如二级状态(TLS，two-levelstates)和不期望的辐射耦合。

因此，可以使用在临界温度以下显示出超导行为的导电层来形成各种量子电路元件和部件，诸如约瑟夫森结、共面波导、LC振荡器、超导量子干涉仪(SQUID)、电感器、电容器或其他元件和部件。超导量子计算器件可以是多层系统，但是通常只有可以是金属性层的第一导电层形成计算基础的核心。

具体地，本公开涉及制造悬置的导电结构(诸如用于连接电介质衬底上的图案化的导电层的两个部分的空中桥)的方法。

许多部件及部件之间的连接可以被限定在由电介质衬底支撑的导电层中。然而，使用导电的“空中桥”来连接电路的不同部分可以是有利的，该“空中桥”在导电层之上升高并形成拱形结构。其他电路元件和连接带可以形成在空中桥下方同时与由导电空中桥连接的两个部分电断开。

这些导电桥可以是有利的，因为它们为电路设计提供了更高的集成度和扩展的自由度。由于电连接不必全部在同一层内延伸，因此与微波的工作波长相比，可以减小或最小化连接的长度。这样就无需考虑由连接的长度引起的附加相移。

导电桥可以通过使光致抗蚀剂回流、沉积金属并剥离光致抗蚀剂来制造。然而，导电桥的最大高度可以由桥的跨度确定(与桥的跨度成正比)。这会导致高的结构，从而使后续制造过程困难。此外，这些结构对于旋转、超声处理和烘烤是不坚固的。最后，通过使光致抗蚀剂回流形成的导电桥结构与铸造处理不兼容。

本公开提出了制造诸如金属性桥的悬置的导电结构的方法，该方法使用诸如二氧化硅的层间电介质(ILD)来支撑所述结构。该层间电介质提供强大的结构支撑并与铸造工艺兼容。

该方法的重要部分是在形成导电桥之后去除该层间电介质。该方法可以在制造期间基本上去除与导电层接触的所有电介质材料的痕迹。现在将解释残余电介质材料的影响。

由约瑟夫森结(例如，Al-AlOx-Al界面)限定的每个超导量子位的相干时间是将要针对这种特定类型的量子信息处理器件进行优化的关键参数。每个量子位的相干时间的主要限制因素是电介质衬底中固有存在的二级状态(TLS)，其起源于在电介质衬底内的或在某些实现方式中在材料层之间的界面处的原子的两种构型之间的隧穿。

为了降低退相干性，可以使用单晶硅或蓝宝石衬底，因为这降低了固有二级状态(TLS)的密度。然而，除了基础衬底之外，在制造过程中与导电层接触的任何电介质层都导致在量子位跃迁频率附近(典型地，在几GHz处)的损耗。因此，在导电层中限定的特征的表面上的甚至几个原子层的氧化物也可以严重影响量子信息处理器件内的元件的操作。例如，共面波导谐振器的品质因数可以受到导电特征的边缘(电场强度在此处较高)附近的极少量剩余电介质材料的影响。因此，设计一种铸造兼容的制造方法是一项挑战，该方法使制造工艺中涉及的电介质材料的影响最小化。

本公开提出了一种方法，其包括以下步骤：在形成诸如金属性桥的导电桥之后，去除有损耗的层间电介质；以及对层进行选择性蚀刻并确保蚀刻剂进入。作为估计电介质材料的影响的一种方法，在制造跨越共面波导谐振器的空中桥之前和之后测量共面波导谐振器的品质因数，并进行比较。

下面将结合采用硅衬底上的金属性层(具体地，铝层)并采用二氧化硅作为层间电介质的示例来详细描述该方法。然而，该方法可以与任何导电层和/或超导层以及任何电介质衬底一起使用。这里公开的技术可以用于通过选择性地去除电介质材料来降低电路元件的耗散效应。

该方法的应用不被限于这种特定类型的量子信息处理器件或限于量子信息处理领域，并且材料不被限于硅或蓝宝石上的铝。

图1A-1J作为相对于衬底平面的俯视图示出了处理步骤。图2A-2J和图3A-3J作为剖视图示出了处理步骤。具体地，如图1J所示，该示例性工艺旨在制造：三个垂直延伸的铝(Al)带，在衬底10(在这种情况下为硅(Si)衬底)上的导电层100内；以及铝桥105，电连接最左侧的铝带100-1和最右侧的铝带100-3，并被示出为水平地延伸。现在将参照图1A-1J、图2A-2J、图3A-3J和图4描述该方法。

参照图1A、图2A、图3A和图4，该示例中的衬底10可以是硅(步骤S1)。或者，可以使用蓝宝石作为衬底10。优选地，单晶硅或蓝宝石可以用于衬底以使衬底内的二级状态(TLS)的密度最小化，如以上所解释地。最终将沿着图1A中的线A至A'形成桥。沿着这条线的剖面在图2A-2J示出。线B至B'将被引用以指代衬底的不支撑桥的部分。沿着这条线的剖面在图3A-3J中示出。

参照图1B、图2B、图3B和图4，可以遍及衬底10均匀地沉积第一导电层100(例如铝层)(步骤S2)。如上所述，量子信息处理器件的部件(诸如电容器、电感器、共面波导谐振器和传输线)将被图案化在第一导电层100上。

参照图1C、图2C、图3C和图4，第一导电层100可以被图案化(步骤S3)。在该示例中，沿着图1A中的线A至A'，两个孔101形成“在桥位”，使得基础硅衬底10通过孔101暴露。孔101对应于两个垂直延伸的沟槽的部分，所述两个垂直延伸的沟槽将图1J所示的三个铝带100-1、100-2、100-3分开并位于最终的桥结构105下方。第一导电层100'中的其余沟槽可以随后制造，以稍后在制造工艺中与这些孔无缝连接。或者，在此步骤中可以制造在第一导电层100'上期望的完整图案，例如图1J所示的两个完整的沟槽。第一导电层100'的图案化可以通过包括沉积光致抗蚀剂层、UV曝光、对光致抗蚀剂层进行显影、和诸如离子铣削的各向异性干蚀刻的步骤来实现。除非另有说明，否则下面提到的任何图案化都将遵循此过程。

参照图1D、图2D、图3D和图4，可以遍及衬底沉积电介质材料层102，例如二氧化硅层，使得形成在第一导电层100中的两个孔被覆盖(步骤S4)。该层102对应于旨在支撑导电桥结构的层间电介质。小凹坑可以形成在第一导电层100'中的两个孔之上。

参照图1E、图2E、图3E和图4，整个衬底可以经由化学机械抛光(CMP)被平坦化(步骤S5)。该步骤使由两个孔周围的凹坑引入的粗糙度最小化，这可以影响后续层的厚度和均匀性。CMP是本领域中众所周知的技术，其中衬底被安装在旋转板上并用抛光垫(例如，包含蚀刻剂和磨料颗粒的混合物的聚氨酯泡沫)抛光。两个孔在图1E中保持标记为虚线方形，尽管当CMP工艺有效时，两个孔的位置也不能通过检查电介质材料层102'(在这种情况下为二氧化硅层)的顶表面来识别。

参照图1F、图2F、图3F和图4，电介质材料层102”(在这种情况下为二氧化硅层)可以被图案化，以形成用于导电桥的支撑结构(步骤S6)。具体地，电介质材料层102”可以被图案化，使得第一导电层的最左侧带100-1的将与桥接触的部分和第一导电层的最右侧带100-3的将与桥接触的部分被暴露。实线方形103代表第一导电层100'的被暴露的这些部分。例如如果电介质材料层102”是二氧化硅层，则由于蚀刻过程，将从电介质材料层102”的顶表面到第一导电层100'形成斜坡。这些斜坡最终可以形成桥结构的倾斜腿。

参照图1G、图2G、图3G和图4，可以遍及整个衬底沉积第二导电层104(步骤S7)。接触形成在先前步骤103中被图案化为暴露的部分处在第一导电层100'和第二导电层104之间。接触部分在图2F中被示出为沟槽，所述沟槽在图2G中由第二导电层104部分地填充。因此，从顶部看，属于第二导电层104的材料(例如铝)一致地仅在接触部分103附近下沉。第一导电层100'和第二导电层104可以包括相同的材料。或者，第一导电层100'和第二导电层104可以包括不同的材料。第一导电层100'和第二导电层104不仅限于金属性材料，只要它们表现出达到适合于量子计算器件的操作的程度的导电性即可。

参照图1H、图2H、图3H和图4，第二导电层104'可以被图案化，使得仅保留第二导电层的与桥对应的部分并且去除其余部分(步骤S8)。

还参照图1I、图2I、图3I和图4，可以各向同性地蚀刻剩余的二氧化硅102”并完成桥(步骤S9)。在该步骤中的各向同性蚀刻可以选择性地仅去除剩余的电介质材料102”，并且可以不从第一导电层100'和第二导电层104'去除任何材料。在电介质材料层102”是二氧化硅层的情况下，可以使用干蒸汽HF(VHF)蚀刻来选择性地去除二氧化硅。例如，由SPTS技术提供的PRIMAXX干VHF系统可以促进二氧化硅层的该各向同性的选择性蚀刻。或者，可以通过使用由四氟甲烷蒸汽或三氟化氮蒸汽产生的等离子体来选择性地去除二氧化硅。在一些情况下，可以通过使用包括二氟化氙的蒸汽来选择性地去除例如硅的电介质。

参照图1J、图2J、图3J和图4，第一导电层100的例如沿着图1A中的线B至B'的“桥外”部分可以被图案化(步骤S10)。

参照图5，示出了在各向同性VHF蚀刻之前和之后的支撑金属性桥105的牺牲二氧化硅层102”的示例的显微图。与图1至图4中描述的过程不同，第一导电层100在沉积另外的层之前被完全图案化。而且，二氧化硅层102”在VHF蚀刻之前被一直图案化到第一导电层以限定桥结构。图5示出了这些备选方案是可行的。

参照图6，为了估计来自工艺期间使用和去除的层间电介质材料的电介质材料的痕迹的影响，可以在制造金属性桥105之前、期间和之后测量包括共面波导谐振器的谐振器的品质因数。

这些谐振器与在谐振器的每一端限定的合适的反射结构相结合可以被定义为第一导电层100上的共面波导。

共面波导包括金属带，该金属带被限定在金属带的两侧上的金属接地平面之间。参照图1J，中间的金属带100-2及邻近金属带100-2的两个接地平面100-1和100-3形成共面波导。共面波导不仅用于形成谐振器，而且通常还用于对形成在第一导电层100中的超导量子电路内的部件和元件进行布线。

这些共面波导的问题在于，在一些实现方式中，由于芯片上的其他干扰控制布线导致的接地平面的有效分段，会出现杂散模式。这些杂散模式可以通过将接地平面与低阻抗连接电连接(typing)在很大程度上得到抑制。可遵循这里描述的方法制造的导电桥结构可以用作共面波导的接地平面之间的这种连接。

图6示出了用共面波导形成的谐振器的品质因数的测量结果。谐振器的品质因数反映了电磁波驻留在谐振器的模式内时的阻尼程度。出于本公开的目的，较高的品质因数表示电介质材料的痕迹的较小影响，反之亦然。

图6的顶部曲线示出了从裸谐振器测量到的品质因数，该裸谐振器包括中央带和在中央带的每一侧上的两个接地平面。如上所述，可能存在杂散电磁模式，但是假设品质因数可以对这些杂散模式很不敏感。

对于其他三个谐振器中的每一个，沿着谐振器的长度制造了12个金属性桥结构来电连接接地平面，以抑制杂散电磁模式。因此，在该示例中，共面波导在制造顶部上的桥结构之前被图案化。未执行图3J所示的额外步骤和步骤S10，其中制造了离开金属性桥结构的波导带的其余部分。如上所述，电介质材料层102”通过干蒸汽HF(VHF)蚀刻被去除(步骤S9)。

图6的底部曲线示出了在没有任何干蒸汽HF(VHF)蚀刻的情况下测量到的品质因数。在这种情况下，电介质材料层102'如图2H和图3H所示地保留。可以观察到，品质因数总体低于用裸谐振器测量到的品质因数。

还可以观察到，对于较高的平均光子数，品质因数的降低不那么严重。这是因为在谐振器中的电磁波模式的较高强度下，二级状态(TLS)的辐射耦合饱和。高激发强度下的响应饱和是量子力学二能级系统(two-level systems)的独特特性之一。因此，这种饱和效应还可以表明，电磁模式的损耗源是固有存在于耦合到共面波导的电磁模式的电介质材料中的二级状态(TLS)。这也可以表明在较低的强度区域处(在该示例中，在平均光子数为1000或更小的位置附近)可以更准确地测量电介质材料的影响。在这种低强度区域附近，可以观察到电介质材料层102将来自裸谐振器的品质因数降低了至少两个数量级。

图6还示出了在干蒸汽HF(VHF)蚀刻被执行了30秒和90秒之后的对品质因数的测量结果。在较低的平均光子数区域中，可以看到，干蒸汽HF(VHF)蚀刻超过90秒稍微改善了品质因数，但不明显。这表明对于这种特定结构，干蒸汽HF(VHF)蚀刻的最佳持续时间可以约为一分钟。与底部曲线相比，可以看到品质因数提高了近两个数量级，尽管可能无法兑现用裸谐振器测量到的品质因数。

因此，图6所示的测量可以证明，这里描述的工艺可以使在导电桥结构的制造工艺期间所使用的电介质材料的痕迹的影响最小化。

图7示出了量子位电路700的示意图。量子位710可以用作可用强非谐振荡器实现的人造原子或量子力学二能级系统，强非谐振荡器呈现一系列能级，这一系列能级的能级分裂随着能级升高而降低。强非谐振荡器可以通过使用约瑟夫森结712来分流包括电容器711和电感器713的并联LC谐振器而实现在量子电路中。约瑟夫森结712具有取决于跨结的相位的强非线性电流-电压关系，并且可以被视为非线性的且可调谐的电感器。约瑟夫森结712可以响应于所施加的电压而使LC谐振器成为强烈地非线性的和非谐性的，因此可以使量子位710成为人造原子或包括基态和激发态的量子力学二能级系统。量子位710可以被配置使得主要能级分裂在几个GHz左右。这允许量子位710在微波频率范围内被寻址、控制和测量。

量子位控制电路720可以产生这些微波脉冲。量子位710可以由量子位控制电路720经由电感器713与通量偏置线圈721之间的相互作用寻址，该通量偏置线圈721可以布置在量子位710的电感器713附近。量子位控制电路720可以产生激发脉冲以准备用于量子计算操作的量子位710的状态，并且产生测量脉冲以准备用于由SQUID 730进行的测量的量子位710的状态。

通过使用SQUID线圈731与电感器713相互作用，SQUID 730可以将量子位710内的通量的微小变化转换成电压，该电压可以在低温条件之外被放大和记录。

多个量子位710可以通过电连接每个量子位710的端子714的波导或谐振器彼此连接。波导可以包括带状波导或共面波导。谐振器可以具有与工作微波波长的一半或工作微波波长的四分之一对应的长度。谐振器可以用作量子总线，该量子总线有利于量子位进入量子电路和退出量子电路，使得所有量子位不总是彼此连接。谐振器也可以用于读出每个量子位的状态的目的。在连接多个量子位710时，电容器可以被放置在每个量子位710的端子714与连接谐振器之间以调节阻抗和耦合强度。

量子位电路700的设计不限于利用跨约瑟夫森结的相位的该特定示例，并且可以包括包含或不包含约瑟夫森结的其他类型的电路，从而有助于针对可通过图案化沉积在衬底上的一个或更多个导电层而形成的人工原子或量子位的任何设计。

这里描述的工艺不仅可以用于电交叉的目的，而且可以用于针对量子位电路100使用的电路元件。例如，可以在第一导电层100'和第二导电层104'之间形成平行板电容器，其可以是量子位710的电容器711。电感器可以形成为第一导电层100'和第二导电层104'内的导电带的多个回路。或者，电感器713可以被图案化在第一导电层100'上，并且通量偏置线圈721或SQUID线圈731可以被图案化在第二导电层104'上，使得它们彼此相互作用。然而，这里描述的工艺的用途不限于这些示例。桥结构105可以用于量子电路的其他元件或部件。

这里描述的工艺可以用于在第二导电层104'中制造基本上悬置的结构。例如，可以在第二导电层104'中制造诸如微带谐振器的基本上伸长的结构。如果去除与所述结构接触的大部分电介质材料层102”，仅留下电介质材料层102”中的足以机械地支撑所述结构使得所述结构悬置在第一导电层100'上方的最少可能的量的材料，则可以使电介质材料的不利影响最小化。例如，为了在第二导电层104'中制造带状谐振器结构，可以从电介质材料层102'制造多个柱型部分。柱部分可以通过在沿着带状谐振器结构的长度的其中将安置柱的位置中加宽几何形状来制造。或者，柱部分也可以通过沉积用于柱部分的不同的电介质材料来制造，该电介质材料对与用于电介质材料层102”的残余物的蚀刻剂不同类型的蚀刻剂有选择性。或者，柱部分的制造可以通过在将要安置柱部分的位置附近制造释放孔以局部地增大蚀刻速率来制造。例如，如果可以为每100μm的长浮置段制造1μm长的柱部分，则电介质材料的不利影响可以减少大概100倍。

这里描述的工艺也可以用于制造连续的空中桥。如上所述，通过将接地平面与导电的空中桥结构电连接，可以在很大程度上抑制共面波导内存在的杂散模式。如果沿着共面波导的整个长度存在空中桥结构，则可以更进一步抑制杂散模式。

参照图8A和图8B，示出了在各向同性VHF蚀刻之前和之后的支撑导电桥805的牺牲二氧化硅层802”的示例的显微图。在该示例中，在第一导电层800'中制造的共面波导弯曲地延伸，并且连续的金属性桥805沿着显微图所示的共面波导的整个长度存在，除了为使干蒸汽HF进入以蚀刻牺牲二氧化硅层802”而形成的开口之外。可通过图8A中的连续的空中桥805中形成的开口看到的牺牲层802”在图8B中被去除。

这里描述的工艺还可以用于非量子电路元件，诸如MEMS器件中的悬臂的一部分。

本说明书中描述的量子主题和量子操作的实现方式可以以合适的量子电路来实现，或更一般地以包括本说明书中公开的结构及其结构等同物的量子计算系统来实现，或以它们中的一种或更多种的组合来实现。术语“量子计算系统”可以包括但不限于量子计算机、量子信息处理系统、量子密码系统或量子模拟器。

术语量子信息和量子数据是指由量子系统所携带、保持或存储的信息或数据，其中最小的非平凡系统是量子位，例如，定义量子信息单位的系统。理解的是，术语“量子位”涵盖了在对应的上下文中可适当地近似为二能级系统(two-level system)的所有量子系统。这样的量子系统可以包括例如具有两个能级或更多能级的多能级系统。举例来说，这样的系统可以包括原子、分子、电子、光子、离子、量子点或超导量子位。在许多实现方式中，计算基础状态用基态和第一激发态识别，但是理解的是，其中计算状态用更高能级的激发态识别的其他设置是可行的。理解的是，量子存储器是可以以高保真度和高效率长时间存储量子数据的器件，例如光-物质界面(light-matter interfaces)，其中光用于传输且物质用于存储和保存量子数据的诸如叠加或量子相干的量子特征。

量子电路元件可以用于执行量子处理操作。即，量子电路元件可以被配置为利用诸如叠加和纠缠的量子力学现象以非确定性方式对数据执行15种操作。诸如量子位的某些量子电路元件可以被配置为同时以一种以上的状态表示信息和对信息进行操作。可用这里公开的工艺形成的超导量子电路元件的示例包括电路元件，诸如共面波导、量子LC振荡器、量子位(例如，通量量子位或电荷量子位)、超导量子干涉仪(SQUID)(例如，RF-SQUID或DCSQUID)、电感器、电容器、传输线、接地平面或其他电路元件。

相比之下，经典电路元件一般以确定性方式处理数据。经典电路元件可以被配置为通过对数据执行基本的算术、逻辑和/或输入/输出操作来共同运行计算机程序的指令，其中数据以模拟形式或数字形式表示。

在一些实现方式中，经典电路元件可以用于通过电连接或电磁连接向量子电路元件发送数据和/或从量子电路元件接收数据。可用这里公开的工艺形成的经典电路元件的示例包括快速单通量量子(RSFQ)器件、倒数量子逻辑(RQL)器件和ERSFQ器件，它们是不使用偏置电阻的RSFQ的节能版本。其他经典电路元件也可以用这里公开的工艺形成。

在使用超导量子电路元件和/或超导经典电路元件(诸如这里描述的电路元件)的量子计算系统的操作期间，将超导电路元件在低温恒温器内冷却至允许超导材料表现出超导特性的温度。

尽管本说明书包含许多特定的实现细节，但是这些细节不应被解释为对所要求保护的范围的限制，而应被解释为对特定实现方式可能特有的特征的描述。在本说明书中在单独的实现方式的上下文中描述的某些特征也可以与单个实现方式相结合地实现。相反，在单个实现方式的上下文中描述的各种特征也可以分别在多个实现方式中或以任何合适的子组合来实现。

而且，尽管以上可以将特征描述为以某些组合起作用并且甚至最初如此声明，但是在某些情况下可以从组合中删去所要求保护的组合中的一个或更多个特征，并且所要求保护的组合可以针对子组合或子组合的变体。

类似地，尽管在附图中以特定顺序绘出了操作，但是这不应被理解为要求以示出的特定顺序或以连续的顺序执行这样的操作，或执行所有示出的操作以达到期望的结果。例如，权利要求中记载的动作可以以不同的顺序执行并且仍然达到期望的结果。在某些情形下，多任务和并行处理可以是有利的。而且，不应将上述实现方式中的各个部件的分离理解为在所有实现方式中都需要这样的分离。

这里描述的工艺可能需要沉积一种或更多种材料，诸如超导体、电介质和/或金属。取决于所选择的材料，这些材料可以使用诸如化学气相沉积、物理气相沉积(例如，蒸发或溅射)或外延技术或其他沉积工艺的沉积工艺来沉积。这里描述的工艺可能还需要在制造期间从器件去除一种或更多种材料。取决于将要去除的材料，去除工艺可以包括例如湿蚀刻技术、干蚀刻技术或剥离工艺。

已经描述了许多实现方式。然而，将理解，在不背离本发明的精神和范围的情况下可以进行各种修改。其他实现方式在所附权利要求的范围内。

Claims (10)

1.一种方法，包括：

形成量子信息处理器件的至少部分，包括：

在衬底的主表面上提供由第一导电材料形成的第一导电层；

在所述第一导电材料上沉积电介质材料层；

图案化所述电介质材料层，以形成电介质材料垫并暴露所述第一导电层的第一区域；

在所述电介质材料垫上并且在所述第一导电层的所述第一区域上沉积第二导电层；

图案化所述第二导电层；以及

使用各向同性气相蚀刻，去除所述电介质材料垫。

2.根据权利要求1所述的方法，其中，图案化所述电介质材料层暴露所述第一导电层的第一区域。

3.根据权利要求1或2所述的方法，其中，图案化所述电介质材料层暴露所述第一导电层的第二区域，所述第二导电层沉积在所述第一导电层的所述第二区域上。

4.根据权利要求1至3中任一项所述的方法，其中，使用各向同性气相蚀刻，去除电介质材料的至少一个图案化的区域包括：

使用包括氟化氢蒸汽的混合物，蚀刻电介质材料的所述至少一个图案化的区域。

5.根据权利要求1至3中任一项所述的方法，其中，使用各向同性气相蚀刻，去除电介质材料的所述至少一个图案化的区域包括：

使用包括二氟化氙蒸汽的混合物，蚀刻电介质材料的所述至少一个图案化的区域。

6.根据权利要求1至3中任一项所述的方法，其中，使用各向同性气相蚀刻，去除电介质材料的所述至少一个图案化的区域包括：

使用由包括四氟甲烷蒸汽和三氟化氮蒸汽的混合物产生的等离子体，蚀刻电介质材料的所述至少一个图案化的区域。

7.根据任一前述权利要求所述的方法，还包括：

图案化所述第一导电层，以在第一导电层的所述层中形成至少一个窗口。

8.根据任一前述权利要求所述的方法，其中图案化所述第二导电层限定第二导电带。

9.根据任一前述权利要求所述的方法，其中所述衬底包括硅衬底。

10.根据任一前述权利要求所述的方法，其中所述第一导电层是第一金属化层。