JPS59152628A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59152628A JPS59152628A JP58026286A JP2628683A JPS59152628A JP S59152628 A JPS59152628 A JP S59152628A JP 58026286 A JP58026286 A JP 58026286A JP 2628683 A JP2628683 A JP 2628683A JP S59152628 A JPS59152628 A JP S59152628A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- layer resist
- layer
- aperture
- resist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
Landscapes
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
・ この発明は半導体装置の製造方法に関し、１．′Ｊ
に１ノブミクロン程度の微細加工に好適であるととも′
にリフトオフ配線にも好適である？１′導体装置の製造
方法に関するものである。
に１ノブミクロン程度の微細加工に好適であるととも′
にリフトオフ配線にも好適である？１′導体装置の製造
方法に関するものである。
「発明Ｃ技術的前項」
半導体装置の高集積化にはパターン寸法の微細化が必要
不可欠であり、今後高集積度の半導体装置では回路パタ
ーンの線幅がサブミクロンのＡ−グーであることが指向
されている。
不可欠であり、今後高集積度の半導体装置では回路パタ
ーンの線幅がサブミクロンのＡ−グーであることが指向
されている。
Ｉナブミクロン加工においては現在用いられている紫外
線露光方式ではパターニングか不可能−（あり、これよ
りも波長の短かい遠紫外線（波長０．２〜０．３μｍ１
）による露光方式が必要であるとどしに、マスクＩ−ラ
ンスファ技術（多層レジス］・技術もしくはスタックレ
ジスト技術）が必要となると考えられている。
線露光方式ではパターニングか不可能−（あり、これよ
りも波長の短かい遠紫外線（波長０．２〜０．３μｍ１
）による露光方式が必要であるとどしに、マスクＩ−ラ
ンスファ技術（多層レジス］・技術もしくはスタックレ
ジスト技術）が必要となると考えられている。
遠紫外線露光方式とマスクトランスファ技術とを組み合
わせてサブミクロンパターニングを達成しようとする方
法は、既によく知られているようにＩＢＭのＢ、Ｊ、ｌ
ｉｎによって提案された方法であり、この方法は以下の
ごときものである。
わせてサブミクロンパターニングを達成しようとする方
法は、既によく知られているようにＩＢＭのＢ、Ｊ、ｌ
ｉｎによって提案された方法であり、この方法は以下の
ごときものである。
すなわち、半導体基板の表面にポリメタクリル酸メチル
（ＰＭＭＡ’）から成るポジ型しジメ１〜を厚く塗布し
て第一レジスト層を形成してからこれをベークし、次い
で該第−レジスト層の上に薄くポジ型レジスト（たとえ
ばＳ、ｈｉｐｌｅｙ礼△２１３５０Ｊ）を塗布、且つベ
ークした後、上層のポジ型しジス］・を近紫外線で露光
後、現像してポジ型レジストのマスクを作り、更に該マ
スクを用いて下層のＰＭＭＡレジスト層を遠紫外線で露
光し、更に現像を行ってバターニングを完成りるｂので
ある（ Ｓ’ Ｐ Ｉ Ｅ ｖｏ１１７４ｐ１１４〜
参照）。
（ＰＭＭＡ’）から成るポジ型しジメ１〜を厚く塗布し
て第一レジスト層を形成してからこれをベークし、次い
で該第−レジスト層の上に薄くポジ型レジスト（たとえ
ばＳ、ｈｉｐｌｅｙ礼△２１３５０Ｊ）を塗布、且つベ
ークした後、上層のポジ型しジス］・を近紫外線で露光
後、現像してポジ型レジストのマスクを作り、更に該マ
スクを用いて下層のＰＭＭＡレジスト層を遠紫外線で露
光し、更に現像を行ってバターニングを完成りるｂので
ある（ Ｓ’ Ｐ Ｉ Ｅ ｖｏ１１７４ｐ１１４〜
参照）。
前記の方法はザブミクロン加工の実現に寄チＪるところ
が大きかったが、なお改善すべき問題点も含まれている
。
が大きかったが、なお改善すべき問題点も含まれている
。
［背景技術の問題点］
前記公知の方法においては第一 レジスト層の形成にＰ
ＭＭＡポジ型レジストを使用しているが、ＰＭ、ＭＡポ
ジ型レジストは解像性、透過性、コン１へラストに優れ
、月つ２２０ｎｌｌｌ （ｄ−近に分光感度のピークが
あり、また２６０ｎｍ以上の長波長の光では感光しない
という種々の長所を有する半面、感度が低く、プラズマ
やイオン照射に弱いという欠点がある！こめ、仁れを用
いて実施する前記り法では露光時間が非常に長くかかり
、現像前処理としてＯ，プラズマを照射した場合には現
像後の解像度が著しく低下してしまうとい問題点があっ
た。
ＭＭＡポジ型レジストを使用しているが、ＰＭ、ＭＡポ
ジ型レジストは解像性、透過性、コン１へラストに優れ
、月つ２２０ｎｌｌｌ （ｄ−近に分光感度のピークが
あり、また２６０ｎｍ以上の長波長の光では感光しない
という種々の長所を有する半面、感度が低く、プラズマ
やイオン照射に弱いという欠点がある！こめ、仁れを用
いて実施する前記り法では露光時間が非常に長くかかり
、現像前処理としてＯ，プラズマを照射した場合には現
像後の解像度が著しく低下してしまうとい問題点があっ
た。
［発明の目的］
この発明の目的はＰＭＭＡポジ型レジストに基因する前
記方法の問題点を解決し、露光時間が短かくてすみ且つ
プラズマ照射を行った場合にもト層レジストの解像度が
著しく低下しないように改良した半導体装置製造方法を
提供することであり、サブミクロン加工及びリフトオフ
配線の形成に好適な半導体装置製造方法を提供すること
である。
記方法の問題点を解決し、露光時間が短かくてすみ且つ
プラズマ照射を行った場合にもト層レジストの解像度が
著しく低下しないように改良した半導体装置製造方法を
提供することであり、サブミクロン加工及びリフトオフ
配線の形成に好適な半導体装置製造方法を提供すること
である。
［発明の概要］
この発明の方法にお（）る特徴は、多層レジスト技術に
おいて下層レジストとしてポリメチルイソプロペニルケ
トン（ＰＭＩＰ、Ｋ）ポジ型レジストを使用することを
特徴とする。 ＰＭＩＰＫは、２３０ｎｍ以下の範囲及
び２４０ ｎ ｍ以上の範囲では単調に分光感度が増加
する性質があり、また感度はＰＭＭＡの５倍程度あるた
め、ＰＭＩＰＫＪＩ！：’Ｔ”層レジストとし−Ｃ用い
た本発明方法においては従来方法よりも露光時間が非常
に短かくなると同時に、プラズマ照射を行つＣも下層レ
ジスト・の解像度が著しく低下する恐れがない。 そし
てＦ層のレジストを薄膜にすることにより細い線も高解
像度で現像することができる。
おいて下層レジストとしてポリメチルイソプロペニルケ
トン（ＰＭＩＰ、Ｋ）ポジ型レジストを使用することを
特徴とする。 ＰＭＩＰＫは、２３０ｎｍ以下の範囲及
び２４０ ｎ ｍ以上の範囲では単調に分光感度が増加
する性質があり、また感度はＰＭＭＡの５倍程度あるた
め、ＰＭＩＰＫＪＩ！：’Ｔ”層レジストとし−Ｃ用い
た本発明方法においては従来方法よりも露光時間が非常
に短かくなると同時に、プラズマ照射を行つＣも下層レ
ジスト・の解像度が著しく低下する恐れがない。 そし
てＦ層のレジストを薄膜にすることにより細い線も高解
像度で現像することができる。
また上層のポジ型レジスト層の開口を下層の厚く形成し
たＰＭＩＰＫレジスト層の開口に対し−Ｃオーバーハン
グとなるように形成】ることによりリフトオフ配線に好
適なレジストパターンを得ることができる。
たＰＭＩＰＫレジスト層の開口に対し−Ｃオーバーハン
グとなるように形成】ることによりリフトオフ配線に好
適なレジストパターンを得ることができる。
し発明の実施例１
以下に図面を参照して本発明の一実施例について説明す
る。
る。
第１図は本発明方法の第一工程における断面図であり、
この第一工程では半導体基板１の上にＰＭ Ｉ ＰＫ
（ＯＤｔＪＲ−１０１４，商品名）を下層レジスト２と
して厚さ １．０μｍに３０秒間スピン塗布した。 次
いでこの下層レジスト２をベークした後、下層レジスト
２の上にポジ型しジメ１〜を上層レジスト３として厚さ
０．３μｍでスピン塗布し、且つベークした。 更に
、第２図の如くマスク４を用いて投影型露光機で土層レ
ジスト３に近紫外線でパターンを露光した後、適切な現
像液で現像し且つ洗浄して第３図の如く上層レジメ］〜
３にパターンの開口５が形成された状態が得られた。
この第一工程では半導体基板１の上にＰＭ Ｉ ＰＫ
（ＯＤｔＪＲ−１０１４，商品名）を下層レジスト２と
して厚さ １．０μｍに３０秒間スピン塗布した。 次
いでこの下層レジスト２をベークした後、下層レジスト
２の上にポジ型しジメ１〜を上層レジスト３として厚さ
０．３μｍでスピン塗布し、且つベークした。 更に
、第２図の如くマスク４を用いて投影型露光機で土層レ
ジスト３に近紫外線でパターンを露光した後、適切な現
像液で現像し且つ洗浄して第３図の如く上層レジメ］〜
３にパターンの開口５が形成された状態が得られた。
次に上層レジスト３をマスクとして近接型露光機で下層
レジメ１〜２に対して遠紫外線露光を行った後、上層レ
ジスト３と下層レジス［・２との境Ｗ面に０２ブラズ７
を照射して両レジスト層の接触面の溶解性を高めるため
の現像前処理を行った。
レジメ１〜２に対して遠紫外線露光を行った後、上層レ
ジスト３と下層レジス［・２との境Ｗ面に０２ブラズ７
を照射して両レジスト層の接触面の溶解性を高めるため
の現像前処理を行った。
そして現像液としてモノクロルベンゼンもしくはジクロ
ルベンゼンを使用して上層レジメ１−３が溶解しないよ
うに・現像を行い、最終的に第４図に示すように、上層
レジスート３の開口５がＡ−バーハングとなるように下
層レジスト２に該開口５よりも直径の大きな開［１６の
形成された状態が得られＩ３゜ 以上の実施例に示した本発明の方法にお（〕るＰＭ Ｉ
ＰＫの適正露光時間は３０秒であって、前記従来方法
におけるＰＭＭＡの適正露光時間が９０秒で・あったの
に比べて、著しく露光時間が少なくてずみ、またプラズ
マ照射しても解像度が低−トしないことが確認されＩζ
。 そしＣリフトオフ配線を実施したところ極めて実用
的な結果が得られた。
ルベンゼンを使用して上層レジメ１−３が溶解しないよ
うに・現像を行い、最終的に第４図に示すように、上層
レジスート３の開口５がＡ−バーハングとなるように下
層レジスト２に該開口５よりも直径の大きな開［１６の
形成された状態が得られＩ３゜ 以上の実施例に示した本発明の方法にお（〕るＰＭ Ｉ
ＰＫの適正露光時間は３０秒であって、前記従来方法
におけるＰＭＭＡの適正露光時間が９０秒で・あったの
に比べて、著しく露光時間が少なくてずみ、またプラズ
マ照射しても解像度が低−トしないことが確認されＩζ
。 そしＣリフトオフ配線を実施したところ極めて実用
的な結果が得られた。
［発明の効果］
以上の説明から明らかであるように、この発明によれば
、 （Ｉ）従来方法よりも露光時間が１／２以下の短時間で
すみ、 ′（■）プラズマ照射によって・し解像度が損なわれる
ことがない、 改良された多層レジスト技術による半導体装置製造方法
が提供される。
、 （Ｉ）従来方法よりも露光時間が１／２以下の短時間で
すみ、 ′（■）プラズマ照射によって・し解像度が損なわれる
ことがない、 改良された多層レジスト技術による半導体装置製造方法
が提供される。
第１図乃至第４図は本発明方法の概略■稈を示す断面図
である。 １・・・半導体基板、 ２・・・第一のレジスト層、３
・・・第二のレジメ１一層、 ４・・・マスク、 ５・
・・第ニレジス１〜層の開口、 ６・・・第一レジスト
１の開口。
である。 １・・・半導体基板、 ２・・・第一のレジスト層、３
・・・第二のレジメ１一層、 ４・・・マスク、 ５・
・・第ニレジス１〜層の開口、 ６・・・第一レジスト
１の開口。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板の一生表面に遠紫外域の波長光で感光す
るポリメチル・イソプロペニルケトン系（Ｐ Ｍ 、１
． Ｐ Ｋ ）の第一のレジスト層を形成する工程と、
前゛２第−のレジスト層に積層さけて近紫外域の波長光
で感光するポジ型の第二のレジスト層を形成覆る工程と
、前記第二のレジスト層を近紫外光で露光した後に現像
を行って前記第二の１２７１〜層に開口を形成する■稈
と、前記第二のレジメ１一層をマスクとして前記第一の
レジス１一層を遠紫外光で露光した後に現像を打つ−Ｃ
前記第一のレジスト層に開口を形成する工程とを含む半
導体装置の製造方法。 ２ 第一のレジスト層を厚く形成し、第二のレジスト層
の開口が第一のレジメ１〜層の開口に対してオーバーハ
ングとなるように形成する特８′［請求の範囲第１項記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58026286A JPS59152628A (ja) | 1983-02-21 | 1983-02-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58026286A JPS59152628A (ja) | 1983-02-21 | 1983-02-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59152628A true JPS59152628A (ja) | 1984-08-31 |
Family
ID=12189049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58026286A Pending JPS59152628A (ja) | 1983-02-21 | 1983-02-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59152628A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63500411A (ja) * | 1985-04-29 | 1988-02-12 | ヒユ−ズ・エアクラフト・カンパニ− | プラズマエッチングプロセスに於ける側壁面制御のための二層ホトレジストテクニック |
-
1983
- 1983-02-21 JP JP58026286A patent/JPS59152628A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63500411A (ja) * | 1985-04-29 | 1988-02-12 | ヒユ−ズ・エアクラフト・カンパニ− | プラズマエッチングプロセスに於ける側壁面制御のための二層ホトレジストテクニック |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6566274B1 (en) | Lithography process for transparent substrates | |
| JPS59152628A (ja) | 半導体装置の製造方法 | |
| JPS58157135A (ja) | パタ−ン形成方法 | |
| WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
| JPH02156244A (ja) | パターン形成方法 | |
| JPH03283418A (ja) | レジストパターン形成方法 | |
| JP3421268B2 (ja) | パターン形成法 | |
| JPH11204414A (ja) | パターン形成法 | |
| JPS61131446A (ja) | レジストパタ−ン形成方法 | |
| JPS588131B2 (ja) | 半導体装置の製造方法 | |
| JPH03179444A (ja) | レジストパターン形成方法 | |
| JPH0513325A (ja) | パターン形成方法 | |
| JP2666420B2 (ja) | 半導体装置の製造方法 | |
| JPS58153932A (ja) | 写真蝕刻方法 | |
| JPH01302350A (ja) | レジストパターン形成方法 | |
| JPS59155926A (ja) | パタ−ン形成方法 | |
| JPH05241350A (ja) | レジストパターン形成方法 | |
| JPH0318179B2 (ja) | ||
| JPH01239928A (ja) | パターン形成方法 | |
| JPS60106132A (ja) | パタ−ン形成方法 | |
| JPH0661360A (ja) | 半導体装置の製造方法 | |
| JPS62183449A (ja) | パタ−ン形成方法 | |
| JPS61121332A (ja) | パタ−ン形成方法 | |
| JP2000040692A (ja) | パタン形成法 | |
| JPH035654B2 (ja) |