JPH04333224A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04333224A JPH04333224A JP10295591A JP10295591A JPH04333224A JP H04333224 A JPH04333224 A JP H04333224A JP 10295591 A JP10295591 A JP 10295591A JP 10295591 A JP10295591 A JP 10295591A JP H04333224 A JPH04333224 A JP H04333224A
- Authority
- JP
- Japan
- Prior art keywords
- layer wiring
- insulating film
- photoresist
- interlayer insulating
- lower layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 31
- 239000010410 layer Substances 0.000 claims abstract description 30
- 239000011229 interlayer Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 2
- 238000000992 sputter etching Methods 0.000 claims 1
- 229920003986 novolac Polymers 0.000 abstract description 7
- 150000001412 amines Chemical class 0.000 abstract description 4
- 238000004544 sputter deposition Methods 0.000 abstract description 4
- 239000002184 metal Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 1
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に多層配線の形成方法に関するものである。
関し、特に多層配線の形成方法に関するものである。
【０００２】
【従来の技術】従来技術による多層配線の形成方法につ
いて、図２（ａ）〜（ｃ）を参照して説明する。
いて、図２（ａ）〜（ｃ）を参照して説明する。
【０００３】はじめに図２（ａ）に示すように、下層配
線２が形成された半導体基板１上に層間絶縁膜３を成長
したのち、層間絶縁膜３を平坦化する。つぎにフォトレ
ジスト６を塗布してから、露光・現像して下層配線２の
上に開口が重なるように、フォトレジスト６をパターニ
ングする。
線２が形成された半導体基板１上に層間絶縁膜３を成長
したのち、層間絶縁膜３を平坦化する。つぎにフォトレ
ジスト６を塗布してから、露光・現像して下層配線２の
上に開口が重なるように、フォトレジスト６をパターニ
ングする。
【０００４】つぎに図２（ｂ）に示すように、フォトレ
ジスト６をマスクとして反応性イオンエッチングを行な
い、層間絶縁膜３にフォトレジスト６を除去する。
ジスト６をマスクとして反応性イオンエッチングを行な
い、層間絶縁膜３にフォトレジスト６を除去する。
【０００５】つぎに図２（ｃ）に示すように、スパッタ
法により金属膜を堆積してからパターニングして上層配
線５を形成する。
法により金属膜を堆積してからパターニングして上層配
線５を形成する。
【０００６】このようにして形成された垂直に近い層間
絶縁膜３の断面形状の開口を通して下層配線２と上層配
線５とが接続されている。
絶縁膜３の断面形状の開口を通して下層配線２と上層配
線５とが接続されている。
【０００７】
【発明が解決しようとする課題】従来技術においては、
フォトレジストの開口の断面形状が垂直に近い形状であ
るので、フォトレジストをマスクとした層間絶縁膜の断
面形状も垂直に近い形状になる。
フォトレジストの開口の断面形状が垂直に近い形状であ
るので、フォトレジストをマスクとした層間絶縁膜の断
面形状も垂直に近い形状になる。
【０００８】そのためスパッタ法により上層配線となる
金属膜を堆積したとき、ステップカバレッジが良くない
。層間絶縁膜の開口の側面で金属膜が薄くなって、下層
配線と上層配線との接続抵抗が増大したり、上層配線が
断線を起して歩留を低下させるという問題があった。
金属膜を堆積したとき、ステップカバレッジが良くない
。層間絶縁膜の開口の側面で金属膜が薄くなって、下層
配線と上層配線との接続抵抗が増大したり、上層配線が
断線を起して歩留を低下させるという問題があった。
【０００９】低解像度のフォトレジストを用いると断面
形状が順テーパーになり、層間絶縁膜が順テーパーにな
ることもある。従来技術ではレジストのテーパー角をコ
ントロールすることはできない。そのため層間絶縁膜の
テーパー角も不安定である。
形状が順テーパーになり、層間絶縁膜が順テーパーにな
ることもある。従来技術ではレジストのテーパー角をコ
ントロールすることはできない。そのため層間絶縁膜の
テーパー角も不安定である。
【００１０】近年半導体装置のパターン微細化に伴ない
、高感度レジストが用いられてレジスト断面はより垂直
に近づいて、層間絶縁膜の順テーパー断面形状の開口が
得られなくなっている。
、高感度レジストが用いられてレジスト断面はより垂直
に近づいて、層間絶縁膜の順テーパー断面形状の開口が
得られなくなっている。
【００１１】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板の一主面上に下層配線を形成する
工程と、層間絶縁膜を形成したのち平坦化する工程と、
フォトレジストを塗布する工程と、前記フォトレジスト
を露光する工程と、イメージリバーサル法により前記フ
ォトレジストをポジ−ネガ反転する工程と、前記フォト
レジストを現像して逆テーパー状の第１の開口を形成す
る工程と、前記フォトレジストをマスクとして前記層間
絶縁膜を反応性イオンエッチングして、前記下層配線上
に順テーパー状の第２の開口を形成する工程と、前記フ
ォトレジストを除去する工程と、前記下層配線に前記第
２の開口を通して接続する上層配線を形成する工程とを
含むものである。
造方法は、半導体基板の一主面上に下層配線を形成する
工程と、層間絶縁膜を形成したのち平坦化する工程と、
フォトレジストを塗布する工程と、前記フォトレジスト
を露光する工程と、イメージリバーサル法により前記フ
ォトレジストをポジ−ネガ反転する工程と、前記フォト
レジストを現像して逆テーパー状の第１の開口を形成す
る工程と、前記フォトレジストをマスクとして前記層間
絶縁膜を反応性イオンエッチングして、前記下層配線上
に順テーパー状の第２の開口を形成する工程と、前記フ
ォトレジストを除去する工程と、前記下層配線に前記第
２の開口を通して接続する上層配線を形成する工程とを
含むものである。
【００１２】
【実施例】本発明の一実施例について、図１（ａ）〜（
ｃ）を参照して説明する。
ｃ）を参照して説明する。
【００１３】はじめに図１（ａ）に示すように、半導体
基板１上に下層配線２を形成する。つぎに層間絶縁膜３
を成長させたのち平坦化する。つぎにノボラック樹脂系
フォトレジスト４を塗布し、目合わせ露光したのちアミ
ン系ガス雰囲気に放置する。そのあとウェハー全面に露
光してからアルカリ現像液で現像することにより、逆テ
ーパーの断面形状をもつレジストパターン４が得られる
。
基板１上に下層配線２を形成する。つぎに層間絶縁膜３
を成長させたのち平坦化する。つぎにノボラック樹脂系
フォトレジスト４を塗布し、目合わせ露光したのちアミ
ン系ガス雰囲気に放置する。そのあとウェハー全面に露
光してからアルカリ現像液で現像することにより、逆テ
ーパーの断面形状をもつレジストパターン４が得られる
。
【００１４】具体的にはレジストとして例えば厚さ３μ
ｍの住友化学製ＰＦ７４００Ｂを用いて、アミン系ガス
雰囲気に６０分放置したのち、ウェハー全面に露光して
から、東京応化製アルカリ現像液ＮＭＤ−３で７５秒間
現像することにより、１０５°の逆テーパー角の断面形
状をもつレジストパターンが得られる。
ｍの住友化学製ＰＦ７４００Ｂを用いて、アミン系ガス
雰囲気に６０分放置したのち、ウェハー全面に露光して
から、東京応化製アルカリ現像液ＮＭＤ−３で７５秒間
現像することにより、１０５°の逆テーパー角の断面形
状をもつレジストパターンが得られる。
【００１５】つぎに逆テーパーの断面形状をもつノボラ
ック樹脂系フォトレジスト４をマスクとして反応性イオ
ンエッチングを行なう。このときノボラック樹脂系フォ
トレジスト４の薄いところで層間絶縁膜３が深くエッチ
ングされるので、層間絶縁膜３の断面形状は順テーパー
になる。ノボラック樹脂系フォトレジスト４の逆テーパ
ー角は露光量と現像時間により再現性良く制御できるの
で、層間絶縁膜３の順テーパー角も制御可能となる。
ック樹脂系フォトレジスト４をマスクとして反応性イオ
ンエッチングを行なう。このときノボラック樹脂系フォ
トレジスト４の薄いところで層間絶縁膜３が深くエッチ
ングされるので、層間絶縁膜３の断面形状は順テーパー
になる。ノボラック樹脂系フォトレジスト４の逆テーパ
ー角は露光量と現像時間により再現性良く制御できるの
で、層間絶縁膜３の順テーパー角も制御可能となる。
【００１６】このあとノボラック樹脂系フォトレジスト
４を除去したところを、図１（ｂ）に示す。
４を除去したところを、図１（ｂ）に示す。
【００１７】つぎに図１（ｃ）に示すように、スパッタ
法およびリソグラフィにより上層配線５を形成して素子
部が完成する。
法およびリソグラフィにより上層配線５を形成して素子
部が完成する。
【００１８】層間絶縁膜３の開口が順テーパーになって
いるので、上層配線５のステップカバレッジが向上して
、下層配線２との接続抵抗の増大や断線による不良を１
／１０以下に減少させることができた。
いるので、上層配線５のステップカバレッジが向上して
、下層配線２との接続抵抗の増大や断線による不良を１
／１０以下に減少させることができた。
【００１９】さらにレジストの選定の制約がなくなって
、高感度レジストなどを用いることができるようになっ
た。
、高感度レジストなどを用いることができるようになっ
た。
【００２０】本実施例で用いたノバラック樹脂系フォト
レジストの代りに、レジスト自体にイメージリバーサル
機能をもつフォトレジストを用いることもできる。例え
ばフォトレジストとしてヘキスト製ＡＺ−５２１４Ｅを
用いる。
レジストの代りに、レジスト自体にイメージリバーサル
機能をもつフォトレジストを用いることもできる。例え
ばフォトレジストとしてヘキスト製ＡＺ−５２１４Ｅを
用いる。
【００２１】ＡＺ−５２１４Ｅを塗布してからホットプ
レート上で９０℃、９０秒のプリベークののち、ｉ線（
波長３６５ｎｍ）ステップアンドリピートで露光を行な
う。つぎにホットプレート上で１１０℃、９０秒のＰＥ
Ｂ（ｐｏｓｔ ｅｘｐｏｓｕｒｅ ｂａｋｅ）を行
なってからウェハー全面を露光し、アルカリ現像液によ
り現像を行なう。
レート上で９０℃、９０秒のプリベークののち、ｉ線（
波長３６５ｎｍ）ステップアンドリピートで露光を行な
う。つぎにホットプレート上で１１０℃、９０秒のＰＥ
Ｂ（ｐｏｓｔ ｅｘｐｏｓｕｒｅ ｂａｋｅ）を行
なってからウェハー全面を露光し、アルカリ現像液によ
り現像を行なう。
【００２２】こうして約１０５°のテーパー角をもつレ
ジスト断面形状が得られる。イメージリバーサル機能を
もつＡＺ−５２１４Ｅを用いることにより、アミン系ガ
ス雰囲気処理装置が不要になるという利点がある。
ジスト断面形状が得られる。イメージリバーサル機能を
もつＡＺ−５２１４Ｅを用いることにより、アミン系ガ
ス雰囲気処理装置が不要になるという利点がある。
【００２３】
【発明の効果】逆テーパー断面形状のフォトレジストを
用いて、下層配線と上層配線とを接続する層間絶縁膜層
間絶縁膜の開口断面を順テーパー形状にすることができ
た。
用いて、下層配線と上層配線とを接続する層間絶縁膜層
間絶縁膜の開口断面を順テーパー形状にすることができ
た。
【００２４】その結果、層間絶縁膜の上に形成する上層
配線のステップカバレッジを改善して、下層配線との接
続抵抗を低減し、段切れによるオープン不良を解消する
ことができた。
配線のステップカバレッジを改善して、下層配線との接
続抵抗を低減し、段切れによるオープン不良を解消する
ことができた。
【図１】本発明の一実施例を工程順に示す断面図である
。
。
【図２】従来技術による多層配線の形成方法を示す断面
図である。
図である。
１ 半導体基板
２ 下層配線
３ 層間絶縁膜
４ ノボラック樹脂系フォトレジスト膜５
上層配線 ６ フォトレジスト
上層配線 ６ フォトレジスト
Claims (1)
- 【請求項１】 半導体基板の一主面上に下層配線を形
成する工程と、層間絶縁膜を形成したのち平坦化する工
程と、フォトレジストを塗布する工程と、前記フォトレ
ジストを露光する工程と、イメージリバーサル法により
前記フォトレジストをポジ−ネガ反転する工程と、前記
フォトレジストを現像して逆テーパー状の第１の開口を
形成する工程と、前記フォトレジストをマスクとして前
記層間絶縁膜を反応性イオンエッチングして、前記下層
配線上に順テーパー状の第２の開口を形成する工程と、
前記フォトレジストを除去する工程と、前記下層配線に
前記第２の開口を通して接続する上層配線を形成する工
程とを含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10295591A JPH04333224A (ja) | 1991-05-09 | 1991-05-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10295591A JPH04333224A (ja) | 1991-05-09 | 1991-05-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04333224A true JPH04333224A (ja) | 1992-11-20 |
Family
ID=14341226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10295591A Pending JPH04333224A (ja) | 1991-05-09 | 1991-05-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04333224A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7411211B1 (en) * | 1999-07-22 | 2008-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
-
1991
- 1991-05-09 JP JP10295591A patent/JPH04333224A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7411211B1 (en) * | 1999-07-22 | 2008-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
| US7626202B2 (en) | 1999-07-22 | 2009-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
| US7956359B2 (en) | 1999-07-22 | 2011-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
| US8258515B2 (en) | 1999-07-22 | 2012-09-04 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
| US8368076B2 (en) | 1999-07-22 | 2013-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
| US8624253B2 (en) | 1999-07-22 | 2014-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003037055A (ja) | 半導体装置製造用マスク及びその作製方法、並びに半導体装置の製造方法 | |
| JP4556757B2 (ja) | 半導体装置の製造方法 | |
| JP3090113B2 (ja) | 半導体装置の製造方法 | |
| KR0141941B1 (ko) | 감광막의 패터닝방법 | |
| JP3952248B2 (ja) | 露光方法およびそれに用いられるマスクの製造方法 | |
| JPH04333224A (ja) | 半導体装置の製造方法 | |
| KR20010011143A (ko) | 반도체소자의 미세패턴 형성방법 | |
| JPH1032190A (ja) | 半導体装置の製造方法 | |
| JPH0467333B2 (ja) | ||
| KR0138066B1 (ko) | 위상반전마스크 제작 방법 | |
| JPH04291345A (ja) | パターン形成方法 | |
| JPH05283358A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JP2712407B2 (ja) | ２層フォトレジストを用いた微細パターンの形成方法 | |
| KR100263904B1 (ko) | 포토레지스트의 유동량 조절에 의한 반도체장치의 콘택홀 형성방법 | |
| JPH03142466A (ja) | 半導体装置の製造方法及びそれに用いられるマスク | |
| JPS62137831A (ja) | 半導体装置の製造方法 | |
| JPS6126221A (ja) | 半導体装置等の製造方法 | |
| JPH0373526A (ja) | パターン形成方法 | |
| JP2985884B1 (ja) | 半導体装置の製造方法 | |
| KR100515372B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| JPH05136130A (ja) | 半導体装置の製造方法 | |
| JPH10221851A (ja) | パターン形成方法 | |
| JPH0479321A (ja) | 半導体装置の製造方法 | |
| JPS61183944A (ja) | 多層電極形成方法 | |
| JPH0425157A (ja) | 半導体装置の製造方法 |