KR100263904B1 - 포토레지스트의 유동량 조절에 의한 반도체장치의 콘택홀 형성방법 - Google Patents

포토레지스트의 유동량 조절에 의한 반도체장치의 콘택홀 형성방법 Download PDF

Info

Publication number
KR100263904B1
KR100263904B1 KR1019980016967A KR19980016967A KR100263904B1 KR 100263904 B1 KR100263904 B1 KR 100263904B1 KR 1019980016967 A KR1019980016967 A KR 1019980016967A KR 19980016967 A KR19980016967 A KR 19980016967A KR 100263904 B1 KR100263904 B1 KR 100263904B1
Authority
KR
South Korea
Prior art keywords
contact hole
photoresist pattern
photoresist
material film
forming
Prior art date
Application number
KR1019980016967A
Other languages
English (en)
Other versions
KR19990084899A (ko
Inventor
류만형
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019980016967A priority Critical patent/KR100263904B1/ko
Publication of KR19990084899A publication Critical patent/KR19990084899A/ko
Application granted granted Critical
Publication of KR100263904B1 publication Critical patent/KR100263904B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

포토레지스트의 유동량 조절에 의한 반도체 장치의 콘택홀 형성 방법에 관하여 개시한다. 본 발명에서는 반도체 기판상에 소정의 물질막을 형성한다. 상기 물질막 위에 제1 콘택홀에 의하여 상기 물질막의 상면을 일부 노출시키는 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 i-라인 광원에 소정의 노광 도즈량으로 노광시켜서 유동성이 큰 포토레지스트 패턴을 형성한다. 상기 유동성이 큰 포토레지스트 패턴을 열에너지에 의하여 리플로우시켜서 상기 제1 콘택홀보다 작은 폭을 가지는 제2 콘택홀에 의하여 상기 물질막의 상면을 일부 노출시키는 리플로우된 포토레지스트 패턴을 형성한다. 상기 리플로우된 포토레지스트 패턴을 식각 마스크로 사용하여 상기 물질막을 식각하여 상기 반도체 기판의 상면을 일부 노출시키는 제3 콘택홀을 형성한다.

Description

포토레지스트의 유동량 조절에 의한 반도체 장치의 콘택홀 형성 방법
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 포토레지스트의 유동량을 조절함으로써 고집적화된 반도체 소자에서 필요한 작은 크기의 콘택홀을 형성하는 방법에 관한 것이다.
반도체 장치가 고집적화됨에 따라 반도체 장치의 제조 공정, 특히 포토리소그래피 공정에서 가장 어려운 문제중 하나는 작은 콘택홀을 형성하는 것이다. 64Mb DRAM 이상의 집적도를 갖는 초고집적 소자를 제조하기 위하여 필요한 콘택홀 사이즈는 현재 사용하고 있는 i-라인(365nm), DUV(248nm) 등의 파장의 한계 해상도를 요구하고 있다. 포토레지스트로 해상할 수 있는 콘택홀의 한계 사이즈가 i-라인의 경우에는 0.35μm, DUV의 경우에는 0.3μm 정도이다. 이와 같은 한계 사이즈는 정상적인 마스크를 사용하는 경우에 얻어지는 결과이다.
상기와 같은 문제를 극복하기 위한 종래의 방법으로서, 포토레지스트가 도포된 웨이퍼를 과도 노출하여 원하는 콘택 사이즈보다 더 큰 사이즈의 콘택홀을 가지는 포토레지스트 패턴을 형성한 후, 얻어진 포토레지스트 패턴에 대하여 베이크 공정에 의하여 열에너지를 가하여 포토레지스트의 유동을 유발시키는 리플로우(reflow) 공정을 적용함으로써 상기 얻어진 콘택홀의 사이즈를 원하는 정도로 줄여서 미세 패턴을 형성하는 방법이 사용되었다.
그러나, 반도체 소자의 집적도가 증가함에 따라 더욱 작은 사이즈의 콘택홀이 요구되고, 그에 따라 포토레지스트 리플로우 공정에서 보다 더 증가된 포토레지스트의 유동량이 요구되고 있다.
현재는 원하는 포토레지스트의 유동량을 얻기 위하여 포토레지스트 리플로우 공정에서 베이크 온도를 조절하는 방법을 사용하고 있다. 그러나, 원하는 사이즈의 콘택을 형성하기 위하여는 포토레지스트의 유동량을 미세하게 조절할 필요가 있으며, 상기한 바와 같이 베이크 온도를 조절하는 방법 만으로는 포토레지스트의 유동량을 미세하게 조절하기 어렵고, 따라서 원하는 미세한 콘택홀을 형성하기 어렵다.
본 발명의 목적은 상기한 종래 기술의 문제를 해결하기 위한 것으로서, 고집적화된 반도체 소자에 필요한 작은 크기의 콘택홀을 형성할 수 있도록 포토레지스트의 유동량을 원하는 정도로 조절할 수 있는 반도체 장치의 콘택홀 형성 방법을 제공하는 것이다.
도 1은 상기 노광 단계에서 노광 도즈량의 변화에 따른 포토레지스트의 유동량을 측정한 결과를 나타낸 그래프이다.
도 2 내지 도 6은 본 발명의 방법에 따라 반도체 장치의 콘택홀을 형성하는 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 기판, 20 : 물질막
20a : 물질막 패턴, 30 : 포토레지스트막
30a, 30b : 포토레지스트 패턴, H1, H2, H3 : 콘택홀
상기 목적을 달성하기 위하여, 본 발명에서는 반도체 기판상에 소정의 물질막을 형성한다. 상기 물질막 위에 제1 콘택홀에 의하여 상기 물질막의 상면을 일부 노출시키는 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 i-라인 광원에 소정의 노광 도즈량으로 노광시켜서 유동성이 큰 포토레지스트 패턴을 형성한다. 상기 유동성이 큰 포토레지스트 패턴을 열에너지에 의하여 리플로우시켜서 상기 제1 콘택홀보다 작은 폭을 가지는 제2 콘택홀에 의하여 상기 물질막의 상면을 일부 노출시키는 리플로우된 포토레지스트 패턴을 형성한다. 상기 리플로우된 포토레지스트 패턴을 식각 마스크로 사용하여 상기 물질막을 식각하여 상기 반도체 기판의 상면을 일부 노출시키는 제3 콘택홀을 형성한다.
상기 제1 콘택홀을 포함하는 포토레지스트 패턴은 PAC(Photo Active Compound)를 포함하고, 상기 포토레지스트 패턴에 포함된 PAC는 노광에 의하여 산의 형태로 전환된다. 상기 PAC는 DNQ(Diazonaphthoquinone)이다.
상기 노광 단계는 상기 제3 콘택홀을 원하는 사이즈로 형성하기 위하여 상기 노광 도즈량을 조절하는 단계를 포함한다.
본 발명에 의하면, 고집적화된 반도체 장치의 미세한 콘택홀 형성을 위한 포토레지스트 리플로우 공정에서 포토레지스트의 유동량을 증가시키는 동시에 그 유동량을 원하는 정도로 조절하는 것이 가능하므로, 원하는 사이즈의 미세한 콘택홀을 형성할 수 있다.
다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.
i-라인 레지스트를 사용하는 일반 공정에서는 노광 및 다단계 베이크 공정을 거쳐서 포토레지스트막에 콘택홀을 형성한다. 이 때, 콘택홀 사이즈를 더욱 줄이기 위하여 콘택홀이 형성된 포토레지스트 패턴의 나머지 부분에 대하여 리플로우 공정 진행을 위해 온도를 상승시키면, PAC(Photo Active Compound)로 작용하는 DNQ(Diazonaphthoquinone) 화합물과 노볼락 수지(Novolak Resin)와의 사이에는 아조기(azo group)에 의하여 결합되는 가교(架橋) 결합이 이루어진다. 이와 같이 통상의 방법에 의한 리플로우 공정에서 발생되는 가교 결합 반응을 화학식 1에 나타내었다.
상기와 같이 가교 결합이 일어나면 포토레지스트는 유동성이 떨어져서 잘 리플로우되지 않는다. 따라서, 원하는 사이즈의 콘택홀을 얻기 어렵다.
본 발명에서는 상기와 같은 가교 결합을 방지함으로써 포토레지스트의 유동성을 증가시켜서 원하는 사이즈의 미세한 콘택홀을 얻고자 한다. 이를 위하여, 본 발명에서는 일단 콘택홀이 형성되고 난 나머지 포토레지스트 패턴에 대하여 한번 더 노광시킴으로써 화학식 2에 나타낸 바와 같이 PAC인 DNQ를 산(acid)의 형태로 전환시킨다.
상기와 같이 산의 형태로 전환된 PAC는 노볼락 수지와 가교 결합되지 않기 때문에 포토레지스트의 유동성이 향상된다.
또한, 상기 노광 단계에서는 노광 도즈량에 의하여 DNQ로부터 전환되는 산의 양이 증가한다.
상기와 같은 결과는 도 1의 그래프로부터 확인할 수 있다. 구체적으로, 도 1은 상기 노광 단계에서 노광 도즈량의 변화에 따른 포토레지스트의 유동량을 측정한 결과를 나타낸 그래프이다. 본 측정에서, 노광 장비로서 il2D(NIKON사 제품)를 사용할 때 60msec의 노광 도즈량에서는 포토레지스트의 유동량이 20nm이고, 100msec의 노광 도즈량에서는 포토레지스트의 유동량이 45nm이고, 150msec의 노광 도즈량에서는 포토레지스트의 유동량이 60nm이고, 200msec의 노광 도즈량에서는 포토레지스트의 유동량이 90nm이고, 260msec의 노광 도즈량에서는 포토레지스트의 유동량이 102nm이었다.
상기한 바와 같이, 포토레지스트 패턴을 노광시키면 노광 도즈량에 따라서 포토레지스트의 유동량이 비례적으로 증가하므로, 일정한 노광 도즈량에서 포토레지스트의 유동량이 결정되어 그 유동량을 노광 도즈량에 의하여 조절할 수 있음을 알 수 있다.
도 2 내지 도 6은 본 발명의 방법에 따라 반도체 장치의 콘택홀을 형성하는 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 2를 참조하면, 반도체 기판(10)상에 소정의 물질막(20), 예를 들면 산화막을 형성한다. 그 후, 상기 물질막(20)에 상기 반도체 기판(10)의 소정 영역과 상부층을 전기적으로 연결시키기 위한 콘택을 형성하기 위하여, 상기 물질막(20)을 패터닝하는 데 사용될 포토레지스트막(30)을 상기 물질막(20) 위에 형성한다.
도 3을 참조하면, 통상의 방법에 의하여 노광 및 현상 공정을 거쳐서 상기 포토레지스트막(30)을 패터닝하여 원하는 폭(W1) 보다 더 큰 폭(W2)을 가지는 콘택홀(H1)에 의하여 상기 물질막(20)을 일부 노출시키는 포토레지스트 패턴(30a)을 형성한다.
도 4를 참조하면, 상기 콘택홀(H1)이 형성되고 남은 포토레지스트 패턴(30a)을 i-라인의 빛에 노광시킨다. 그 결과, 상기 포토레지스트 패턴(30a)의 유동성이 증가될 수 있도록 상기 포토레지스트 패턴(30a)을 구성하는 DNQ가 상기 화학식 2에 표시한 바와 같이 산의 형태로 전환된다.
이 노광 단계에서는 예를 들면 노광 장비로서 il2D(NIKON사 제품)를 사용할 때 200msec의 노광 도즈량으로 노광시킨다.
이 때, 노광에 의하여 형성되는 산의 양은 노광 도즈량에 의존하므로, 원하는 사이즈의 콘택홀을 형성할 수 있도록 노광 도즈량을 조절할 수 있다.
도 5를 참조하면, DNQ가 산의 형태로 전환된 상태의 상기 포토레지스트 패턴(30a)에 대하여 포토레지스트 리플로우 공정을 행하여 원하는 폭(W1)을 가지는 콘택홀(H2)에 의하여 상기 물질막(20)의 상면을 일부 노출시키는 포토레지스트 패턴(30b)을 형성한다.
이 리플로우 공정에서는 예를 들면 베이크 오븐으로서 IP 3300(TOKYO OHKA KOGYO사 제품)을 사용하여 120℃의 온도에서 90초 동안 행한다. 이 때, 상기 도 4를 참조하여 설명한 바와 같은 노광 단계에 의하여 상기 포토레지스트 패턴(30a)을 구성하는 DNQ가 산의 형태로 전환되었으므로 상기 포토레지스트 패턴(30a)의 유동성이 향상되어 상기 콘택홀(H2)의 폭을 원하는 사이즈로 형성할 수 있다.
도 6을 참조하면, 상기 포토레지스트 패턴(30b)을 식각 마스크로 사용하여 상기 물질막(20)을 건식 식각하여 콘택홀(H3)에 의하여 상기 반도체 기판(10)의 소정 영역을 일부 노출시키는 물질막 패턴(20a)을 형성한다.
상기한 바와 같이, 본 발명에 의하면 고집적화된 반도체 장치의 미세한 콘택홀 형성을 위하여, 일단 원하는 사이즈보다 큰 사이즈의 콘택홀이 형성되고 난 나머지 포토레지스트 패턴을 다시 노광시켜서 포토레지스트 패턴을 구성하는 DNQ를 산의 형태로 전환시킴으로써 포토레지스트 패턴의 유동성을 증가시킨 후에 리플로우 공정을 행하여 원하는 사이즈의 콘택홀을 형성한다.
본 발명에 의하면, 포토레지스트 리플로우 공정에서 포토레지스트의 유동량이 증가되는 동시에 노광 단계에서 노광 도즈량을 조절함으로써 포토레지스트의 유동량을 원하는 정도로 조절하는 것이 가능하다. 따라서, 원하는 사이즈의 미세한 콘택홀을 효과적으로 형성할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims (4)

  1. (a) 반도체 기판상에 소정의 물질막을 형성하는 단계와,
    (b) 상기 물질막 위에 제1 콘택홀에 의하여 상기 물질막의 상면을 일부 노출시키는 포토레지스트 패턴을 형성하는 단계와,
    (c) 상기 포토레지스트 패턴을 i-라인 광원에 소정의 노광 도즈량으로 노광시켜서 유동성이 큰 포토레지스트 패턴을 형성하는 단계와,
    (d) 상기 유동성이 큰 포토레지스트 패턴을 열에너지에 의하여 리플로우시켜서 상기 제1 콘택홀보다 작은 폭을 가지는 제2 콘택홀에 의하여 상기 물질막의 상면을 일부 노출시키는 리플로우된 포토레지스트 패턴을 형성하는 단계와,
    (e) 상기 리플로우된 포토레지스트 패턴을 식각 마스크로 사용하여 상기 물질막을 식각하여 상기 반도체 기판의 상면을 일부 노출시키는 제3 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.
  2. 제1항에 있어서, 상기 단계 (c)에서 상기 포토레지스트 패턴은 PAC(Photo Active Compound)를 포함하고, 상기 포토레지스트 패턴에 포함된 PAC는 노광에 의하여 산의 형태로 전환되는 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.
  3. 제2항에 있어서, 상기 PAC는 DNQ(Diazonaphthoquinone)인 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.
  4. 제1항에 있어서, 상기 단계 (c)는 상기 제3 콘택홀을 원하는 사이즈로 형성하기 위하여 상기 노광 도즈량을 조절하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.
KR1019980016967A 1998-05-12 1998-05-12 포토레지스트의 유동량 조절에 의한 반도체장치의 콘택홀 형성방법 KR100263904B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980016967A KR100263904B1 (ko) 1998-05-12 1998-05-12 포토레지스트의 유동량 조절에 의한 반도체장치의 콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980016967A KR100263904B1 (ko) 1998-05-12 1998-05-12 포토레지스트의 유동량 조절에 의한 반도체장치의 콘택홀 형성방법

Publications (2)

Publication Number Publication Date
KR19990084899A KR19990084899A (ko) 1999-12-06
KR100263904B1 true KR100263904B1 (ko) 2000-09-01

Family

ID=19537251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980016967A KR100263904B1 (ko) 1998-05-12 1998-05-12 포토레지스트의 유동량 조절에 의한 반도체장치의 콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR100263904B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464654B1 (ko) * 2003-01-13 2005-01-03 주식회사 하이닉스반도체 반도체소자의 콘택홀 형성방법

Also Published As

Publication number Publication date
KR19990084899A (ko) 1999-12-06

Similar Documents

Publication Publication Date Title
KR100396193B1 (ko) 패턴의 형성방법
KR100263904B1 (ko) 포토레지스트의 유동량 조절에 의한 반도체장치의 콘택홀 형성방법
US6444410B1 (en) Method of improving photoresist profile
US6287750B1 (en) Method of manufacturing semiconductor device in which opening can be formed with high precision
JP2006030971A (ja) フォトリソグラフィー方法
KR20010011143A (ko) 반도체소자의 미세패턴 형성방법
US4581316A (en) Method of forming resist patterns in negative photoresist layer using false pattern
KR100261162B1 (ko) 반도체소자의 패터닝 방법
KR100390912B1 (ko) 반도체 소자의 콘택홀 형성방법
CN115793413B (zh) 基于对位差与双重光刻的超分辨率图案实现方法及装置
KR20000073971A (ko) 포토레지스트의 산 처리를 이용한 미세 패턴 형성방법
KR100272518B1 (ko) 감광막 패터닝방법
JP2932462B1 (ja) 半導体製造の表面パターニング方法
KR100369866B1 (ko) 반도체소자의미세콘택홀형성방법
JPH07106238A (ja) 半導体装置の製造方法
JP2712407B2 (ja) 2層フォトレジストを用いた微細パターンの形成方法
KR100515372B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR100431992B1 (ko) 레티클을 이용한 반도체소자의 제조방법
KR100510616B1 (ko) 반도체 제조 공정에서의 barc 패터닝 및 식각 방법
KR100390998B1 (ko) 반도체소자의 감광막패턴 형성방법
JPH0562894A (ja) 微細パターン形成方法
KR100239435B1 (ko) 반도체 소자의 제조 방법
JPH0499016A (ja) 半導体装置の製造方法
KR20030092865A (ko) 반도체소자의 미세패턴 형성방법
KR19980050136A (ko) 리소그라피 공정에서 중첩도 측정 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100429

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee