KR100390998B1 - 반도체소자의 감광막패턴 형성방법 - Google Patents

Abstract

본 발명은 반도체소자의 감광막패턴 형성방법에 관한 것으로, 노광공정을 실시한 후 감광막의 표면에 염기성 가스를 흘려 감광막의 노광영역에 생성된 산성분과 반응시켜 노광영역의 경계부분에 의도적으로 티-탑(T-top)영역을 형성한 후 현상공정을 실시하여 티-탑이 형성된 감광막패턴을 형성한 다음, 플로우(flow)공정을 실시하여 미세한 패턴을 형성함으로써 ArF 노광장비를 이용해야만 형성할 수 있는 크기의 초 미세패턴을 KrF 노광장비를 이용하여 형성할 수 있으므로 생산원가를 줄일 수 있고 그에 따른 반도체소자의 고집적화를 유리하게 하는 기술이다.

Description

반도체소자의 감광막패턴 형성방법{Method for forming photoresist pattern of semiconductor device}

본 발명은 반도체소자의 감광막패턴 형성방법에 관한 것으로, 보다 상세하게는 감광막패턴에 의도적으로 티-탑(T-top)을 형성하여 초미세패턴을 형성하는 반도체소자의 감광막패턴 형성방법에 관한 것이다.

종래의 감광막패턴 형성과정에서는 반도체기판과 감광막 사이의 접착력을 향상시키기 위하여 헥사메틸디실라잔 (hexamethyldisilazane; HMDS)과 같은 화합물을 기판 위에 도포시킨 후 그 위에 감광막을 코팅하고 노광하며, 노광 후 테트라메틸암모늄하이드록사이드 (tetramethyl amonium hydroxide; TMAH)와 같은 현상액으로 현상하여 패턴을 얻었다.

그러나, 대부분의 화학증폭형 감광막들은 공기 중에 존재하는 아민과 같은 오염원으로 인하여 노광 후 현상액으로 처리하기까지의 시간, 즉 노광 후 지연 시간 동안 노광 시 발생된 산이 외부 아민과 반응하여 소멸되어, 현상할 때 노광 부위의 표면이 녹지 않아 미세 패턴을 얻을 수 없거나 심각한 티-탑 현상이 나타나 패턴의 모양이 나빠지고 임계치수(Critical Dimension, 이하 CD 라 함)차가 유발되었다.

이하, 첨부된 도면을 참고로 하여 종래기술에 대하여 설명한다.

도 1 은 종래기술에 따른 반도체소자의 감광막패턴 형성방법에 의한 공정 단면도로서, 사진공정에서 홀패턴(hole pattern)을 형성하는 경우 피식각층(11) 상부에 형성되어 있는 감광막패턴(13)의 경사에 의해 감광막패턴(13)의 상부 CD (ⓐ)가 하부 CD(ⓑ) 보다 크게 형성된 것을 도시한다.

상기와 같이 감광막패턴 상부의 CD 증가는 고립패턴의 경우 문제되지 않지만, 밀집패턴인 경우 광학적인 특성 상 고립패턴보다 감광막패턴의 하부 CD가 커지게 되고, 경사도 더 심해진다. 이러한 문제는 반도체소자의 제조공정 중 디자인 룰이 작아짐에 따라 더욱 큰 문제를 유발한다.

도 2a 및 도 2 b 는 종래기술에 따른 반도체소자의 감광막패턴 형성방법에서 고립패턴인 경우 감광막패턴의 상부 및 하부를 나타내는 사진이고, 도 3a 및 도 3 b 는 종래기술에 따른 반도체소자의 감광막패턴 형성방법에서 밀집 패턴인 경우 감광막패턴의 상부 및 하부를 나타내는 사진으로서, 0.22㎛ 홀패턴에 0.17㎛ 스페이스패턴의 디자인 룰이 적용된 경우를 도시한다.

먼저, 도 2a 는 고립패턴인 경우 감광막패턴 하부의 CD가 0.224㎛로 디파인(define)된 것을 나타내고, 도 2b 는 감광막패턴 상부의 CD가 0.287㎛로 디파인된 것을 나타내는 것으로 감광막패턴 상부의 CD가 하부의 CD보다 63㎚ 증가한 것을 알 수 있다.

다음, 도 3a 는 밀집패턴인 경우 감광막패턴 하부의 CD가 0.268㎛로 디파인된 것을 나타내고, 도 3b 는 감광막패턴 상부의 CD가 0.362㎛로 디파인된 것을 나타내는 것으로 감광막패턴 상부의 CD가 하부의 CD보다 94㎚ 증가한 것을 알 수 있다.

상기한 바와 같이 종래기술에 따른 반도체소자의 감광막패턴 형성방법은 반도체소자의 디자인 룰이 감소함에 따라 감광막패턴 하부의 CD가 0.15㎛ 이하 등의 초미세 홀패턴을 형성하기 위한 방법 중 하나로 크게 패터닝한 후 열처리공정을 실시하여 감광막패턴의 플로우(flow)를 일으켜 패턴을 작게 형성하는 방법이 있으나, 밀집패턴에서의 디자인 룰을 조절할 수가 없다. 보통 플로우 공정 시 80 ∼ 100㎚를 축소하는데 0.15㎛ 홀을 형성하기 위해서는 0.23 ∼ 0.25㎛로 홀을 형성한 후 플로우 시켜야한다. 그러나, 디자인 룰이 0.15㎛ 홀에 0.18㎛ 스페이스인 경우 고립패턴을 기준으로 0.23㎛를 만들었다면 밀집패턴에서는 하부 CD가 대략 0.27㎛ 이상이고, 상부 CD는 0.35㎛ 이상이 나온다. 디자인 룰이 0.33㎛인데 상부 CD가 0.35㎛라면 브리지(bridge)를 의미하고, 그로 인하여 소자의 동작 특성 및 신뢰성을 저하시키는 문제점이 있다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 감광막패턴에 티-탑을 유발시킨 후 플로우공정을 실시하여 미세패턴을 형성하는 반도체소자의 감광막패턴 형성방법을 제공하는데 그 목적이 있다.

도 1 은 종래기술에 따른 반도체소자의 감광막패턴 형성방법에 의한 공정 단면도.

도 2a 및 도 2b 는 종래기술에 따른 반도체소자의 감광막패턴 형성방법에서 고립패턴인 경우 감광막패턴의 상부 및 하부를 나타내는 사진.

도 3a 및 도 3b 는 종래기술에 따른 반도체소자의 감광막패턴 형성방법에서 밀집 패턴인 경우 감광막패턴의 상부 및 하부를 나타내는 사진.

도 4 는 노광 공정 시 빛의 조도를 도시하는 도면.

도 5a 내지 도 5d 는 본 발명에 따른 반도체소자의 감광막패턴 형성방법을 도시한 공정 단면도.

< 도면의 주요부분에 대한 부호의 설명 >

11, 51 : 피식각층 13, 57 : 감광막패턴

41 : 노광마스크 53 : 감광막

54 : 노광영역 55 : 티-탑(T-top)

이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 감광막패턴 형성방법은,반도체기판 상의 피식각층 상부에 감광막을 도포하는 공정과,패턴으로 예정되는 부분을 노출시키는 노광마스크를 이용한 노광공정으로 상기 감광막의 노광영역에 산성분을 형성하는 공정과,염기성 가스를 흘려 상기 노광영역의 가장자리에 형성된 산성분을 제거하여 티-탑 영역을 형성하는 공정과,현상공정으로 상기 노광영역의 감광막을 제거하여 티-탑이 형성된 감광막패턴을 형성하는 공정과,상기 감광막패턴을 플로우시켜 미세한 패턴을 갖는 감광막패턴을 형성하는 공정을 포함하는 것과,

상기 티-탑 영역의 형성 공정은 PEB(post exposure bake)공정 전 또는 후에 실시되는 것을 특징으로 한다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명한다.

도 4 는 노광 공정 시 빛의 조도를 도시하는 도면이고, 도 5a 내지 도 5d 는 본 발명에 따른 반도체소자의 감광막패턴 형성방법을 도시한 공정 단면도로서, 서로 연관지어 설명한다.

먼저, 반도체기판(도시안됨) 상의 피식각층(51) 상부에 감광막(53)을 도포한다.

다음, 패턴으로 예정되는 부분을 노출시키는 노광마스크(41)를 이용하여 노광공정을 실시한다. 이때, 노광공정 시 노광마스크(41)를 통과한 빛의 조도는 도 4에 도시된 바와 같이 중심부에서 가장 높고, 노광마스크(41)의 경계부분에서도 약간의 빛이 투과되어 노광되는 것을 알 수 있다.

상기 노광공정으로 상기 감광막(53)의 노광영역(54)에 산성분이 생성되고, 노광영역(54)의 경계부분에 농도가 작은 산성분이 생성된다. (도 4, 도 5a 참조)

그 다음, 상기 감광막(53)의 표면에 염기성 가스를 흘려 감광막(53) 표면의 노광영역(54)과 노광영역(54)의 경계부분에 생성되어 있는 산성분을 반응시킨다. 이로 인하여 노광영역(54)의 표면(ⓨ)은 산성분의 농도가 작아지긴 했지만 현상이 가능하고, 경계부분(ⓧ)은 현상공정에 필요한 산성분이 없어져 티-탑영역이 형성된다. 이때, 상기 염기성 가스를 이용한 공정은 PEB(post exposure bake)공정 전 또는 후에 실시할 수 있다. (도 5b 참조)

다음, 현상공정을 실시하여 상기 감광막(53)의 노광부분(54)을 제거하여 감광막패턴(57)을 형성한다. 이때, 상기 노광영역(54)의 경계부분이 제거되지 않고 남아서 티-탑(55)이 형성된다. (도 5c 참조)

그 다음, 플로우(flow)공정을 실시하여 상기 티-탑(55)부분을 흘려내려 최종패턴을 형성한다. 상기 플루우공정 후 감광막패턴(57)의 프로파일이 (ⓩ)와 같이 변경된다. (도 5d 참조)

이상에서 살펴본 바와 같이, 본 발명에 따른 반도체소자의 감광막패턴 형성방법은 노광공정을 실시한 후 감광막의 표면에 염기성 가스를 흘려 감광막의 노광영역에 생성된 산성분과 반응시켜 노광영역의 경계부분에 의도적으로 티-탑영역을 형성한 후 현상공정을 실시하여 티-탑이 형성된 감광막패턴을 형성한 다음, 플로우공정을 실시하여 미세한 패턴을 형성함으로써 ArF 노광장비를 이용해야만 형성할 수 있는 크기의 초 미세패턴을 KrF 노광장비를 이용하여 형성할 수 있으므로 생산원가를 줄일 수 있고 그에 따른 반도체소자의 고집적화를 유리하게 하는 이점이 있다.

Claims (2)

1. 반도체기판 상의 피식각층 상부에 감광막을 도포하는 공정과,

   패턴으로 예정되는 부분을 노출시키는 노광마스크를 이용한 노광공정으로 상기 감광막의 노광영역에 산성분을 형성하는 공정과,

   염기성 가스를 흘려 상기 노광영역의 가장자리에 형성된 산성분을 제거하여 티-탑 영역을 형성하는 공정과,

   현상공정으로 상기 노광영역의 감광막을 제거하여 티-탑이 형성된 감광막패턴을 형성하는 공정과,

   상기 감광막패턴을 플로우시켜 미세한 패턴을 갖는 감광막패턴을 형성하는 공정을 포함하는 반도체소자의 감광막패턴 형성방법.
2. 제 1 항에 있어서,

   상기 티-탑 영역의 형성 공정은 PEB(post exposure bake)공정 전 또는 후에 실시되는 것을 특징으로 하는 반도체소자의 감광막패턴 형성방법.