JPH02126654A

JPH02126654A - 半導体装置

Info

Publication number: JPH02126654A
Application number: JP28000088A
Authority: JP
Inventors: Ken Kobayashi; 研小林
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1988-11-05
Filing date: 1988-11-05
Publication date: 1990-05-15
Anticipated expiration: 2013-03-09
Also published as: JP2723560B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、半導体装置に関し、特に、多層配線構造を有
する半導体装置に関する。

［従来の技術］多層配線構造を有する半導体装置の従来の技術を、２層
アルミニウム配線構造を例として、第４図を参照して説
明する。

例えば、内部にｎ型拡散層４０２が形成され、その表面
に二酸化シリコン層４０３．４０４および多結晶シリコ
ン４０５を有するシリコン基板４０１を準備し、そのシ
リコン基板上に、第１の肋間絶縁層として、ＢＰＳＧ膜
４０６を堆積し、所定の位置にコンタクトホールを開口
する。第１層のアルミニウムをスパッタ法により被着し
、これを所定のパターンに加工して第１アルミニウム配
線４０７を形成する。この状態では、第１アルミニウム
配線４０７の段差が残る。次に、スパッタ法により二酸
化シリコン層４１２を被着し、続いてアルミニウム配線
４０７の段差を軽減するために、塗布法により二酸化シ
リコン層４１３を形成する。その後再度スパッタ法によ
り二酸化シリコン層４１４を形成し、所定の位置にコン
タクトホ−ルを開口する。次いで、スパッタ法により、
アルミニウムを被着し、これをバターニングして第２ア
ルミニウム配線４０９を形成する。

［発明が解決しようとする問題点コ上述した従来の多層配線技術には、次のような欠点があ
る。

（１）　　第１アルミニウム配線４０７で段差が生じる
ので、この配線を厚く形成することができない。

例えば、第２アルミニウム配線４０９として膜厚１μｍ
程度のものを用いることができるのに、第１層の配線４
０７はその膜厚を０．５μｍ程度としなくてはならない
、そのため、この配線の電流密度が高くなり、エレクト
ロマイグレーションが生じやすくなる。逆に、電流密度
を制限すると許容電流値が減少しこの配線の用途が限定
される。

（２）従来技術では、段差を軽減するために塗布法によ
る二酸化シリコン４１３を設けているが、この膜は、直
接アルミニウム配線と接触させることができないので、
この膜をスパッタ法による酸化膜４０８，４０９によっ
て挟む必要がある。従って、少なくとも三層の酸化膜を
形成しなければならないので、製造工程が煩雑となる。

［３１上記（１）および（２Ｊで述べた、下層における
薄い配線層と塗布法による酸化膜とを用いてもなお完全
な平坦化を実現することはできない。その上、三層以上
の配線ともなれば一層段差が強調されてしまうので、現
在の技術レベルでは、三層以上の配線を歩留まり高く製
造することは困難である。

そのため、配線間隔を配線加工技術のレベルに対して十
分に広くとる必要性が生じ、多層配線化の長所を大きく
減殺している。

［問題点を解決するための手段］本発明の半導体装置は、層間絶縁膜と配線とからなる単
位配線層を複数層有しており、そして、単位配線層のう
ち少なくとも１層は、その層間絶縁膜が、その上表面が
平坦になされ、かつ、その内部にコンタクトホールと配
線溝とが形成されたものであり、その配線が、コンタク
トホールと配線溝とを埋め、その上表面が前記層間絶縁
膜の上表面とほぼ同一平面をなしているものである。

［実施例コ次に、図面を参照して本発明の実施例について説明する
。

第１図は、本発明の一実施例を示す断面図である。同図
において、シリコン基板１０１内には、ｎ型拡散層１０
２が形成されており、基板上には二酸化シリコン層１０
３．１０４が、更にその上には多結晶シリコン１０５が
形成されている０本実施例では、この素子が作り込まれ
た半導体基板上に、本発明による２層の単位配線層が形
成されている。即ち、半導体基板上には第１ＢＰＳＧ膜
１０６と第１アルミニウム配線１０７とからなる第１の
単位配線層と、第２ＢＰＳＧ膜１０８と第２アルミニウ
ム配線１０９とからなる第２の単位配線層が形成されて
いる。それぞれのＢＰＳＧ膜は、その上表面が平坦に形
成されており、その内部には、コンタクトホールと配線
パターン形状の配線溝とが形成されている。そして、そ
のＢＰＳＧ膜内に形成されたアルミニウム配線は、ＢＰ
ＳＧ膜に形成されたコンタクトホールと配ＬＡ？ｌＩと
を完全に埋めるとともに、その上表面がＢＰＳＧ膜の上
表面と同一平面上にある。

次に、第２図（ａ）〜（ｆ）を参照して、本実施例半導
体装置の製造方法について説明する。第２図において、
第１図のものと同一の部分には、下２桁が共通する番号
が付されている。まず、シリコン基板２０１に各素子を
形成した後、このシリコン基板２０１上に第１ＢＰＳＧ
膜２０６を２μｍ堆積し、９００°Ｃで１層分間グラス
フローを行って上表面を平坦化する［第２図（ａ）］。

フォトリソグラフィー技術により、フォトレジスト（図
示なし）をコンタクトホールのパターンに加工し、これ
をマスクとして、異方性ドライエツチングを施して第１
ＢＰＳＧ膜２０６にコンタクトホールを開口した後、フ
ォトレジストを除去する［第２図（ｂ）］、続いて、フ
ォトリソグラフィー技術によりフォトレジスト（図示な
し）をアルミニウム配線のパターン状に加工し、これを
マスクとして第１ＢＰＳＧ膜２０６に異方性ドライエツ
チングを施し、所望のアルミニウム膜厚と同一の深さ、
例えば１μｍの配線溝を形成した後、フォトレジストを
除去する［第２図（Ｃ）］。

次に、バイアススパッタ法により、Ａ１−１％Ｓｉを被
着し、コンタクトホールおよび配線溝を完全に埋め込み
、第１アルミニウム配線２０７を形成する。然る後、表
面全体に余剰に被着したＡ１−１％Ｓｉを異方性ドライ
エツチングにより除去するし第２図（ｄ）］。この工程
でＢＰＳＧ膜表面にアルミニウムのエツチング残りを生
じさせないようにするには、下地のＢＰＳＧ膜の平坦化
が肝要である。というのはバイアススパッタ法により、
コンタクトホールおよび配線溝が埋まる条件でＡ１−１
％Ｓｉを被着した場合、下地の第１ＢＰＳＧ膜２０６の
形状にかかわらず、スパッタ後の表面はほぼ平坦になる
ため、下地に段差が残っていると、余剰のＡ】−１％Ｓ
ｉを除去した際に下地の凹部にエツチング残りが生じて
しまうからである。

このようにして第１層配線が形成された後、第２ＢＰＳ
Ｇ膜２０８を１．５μｍの厚さに堆積する（第２図（ｅ
）］。ここで、先の第２［（ａ）〜第２図（ｃ）の場合
と同様な方法で、第２ＢＰＳＧ膜２０８にコンタクトホ
ールおよび第２層配線のパターンと同一パターンの配線
溝を形成する［第２図（ｆ）］。次に、バイアススパッ
タ法によりコンタクトホールおよび配線パターンが埋ま
るようにＡｌ−１％Ｓｉを被着し、余剰に被着したＡ１
−１％Ｓｉを異方性ドライエツチングにより除去すると
、第１図に図示した半導体装置が得られる。

なお、この例では、ＢＰＳＧ！に対してコンタクトホー
ルを形成してから配線溝を形成していたが、この工程順
を逆にして、先に配線溝を形成するようにしてもよい。

次に、第３図を参照して本発明の他の実施例について説
明する。第３図において、第１図のものと同等の部分に
は下２桁が共通する番号が付されているので、その部分
についての説明は省略するが、この実施例は、第１図の
実施例と比較して、コンタクトホール部分に選択成長さ
れたタングステンを用いている点が相違している６即ち
、第１図の実施例で、第１アルミニウム配線１０７を用
いていたところに第１タングステン層３１０と第１アル
ミニウム配線３０７′を用いており、同様に第２アルミ
ニウム配線１０９を用いていたところに、第２タングス
テン層３１１と第２アルミニウム配線３０９′を用いて
いる。このようにコンタクトホール部分に選択成長法に
よるタングステンを用いると、高アスペクト比のコンタ
クトホールの埋め込みが可能となるので、この実施例は
、コンタクトサイズの微細化に対しても対応できるもの
である。

次に、第３図の実施例の製造方法について説明する。第
２図の例と同一の手順により、第２図（Ｃ）の状態とし
た後、ＷＦ６＋５ｉＨａを使用した選択ＣＶＤ法により
、第１ＢＰＳＧ膜３０６に開口したコンタクトホール内
のみにタングステンを成長し、第１タングステン層３１
０を形成し、次いで、Ａ１−１％Ｓｉをバイアススパッ
タ法により被着し、第１ＢＰＳＧ膜３０６内に形成され
た配線溝をＡ１−１％Ｓｉで満たし、余剰なＡ１−１％
Ｓｉを異方性ドライエツチングにより除去する０次に、
先の例と同様に、膜厚１．５μｍの第２ＢＰＳＧ膜３０
８を堆積し、前述の例で第２図（ｅ）、第２図（ｆ＞の
状態を得た手順と同一の手順により、第２ＢＰＳＧ膜３
０８にコンタクトホールおよび配線溝を形成する。次い
で、第２８ＰＢＧＭ３０８に開口されたコンタクトホー
ル内にＷＦ６　＋Ｓ　ｉ　Ｈ４を使用した選択ＣＶＤ法
により、第２タングステン層３１１を形成し、続いて、
Ａｌ−１％Ｓｉをバイアススパッタ法により被着し、第
２ＢＰＳＧ膜内の配線溝を埋め込み、余剰に被着したＡ
１−１％Ｓｉを異方性ドライエツチングにより除去して
、第３図に図示したものとする。

なお、以上の実施例では、全ての配線層を完全平坦化し
ていたが、必ずしもこのようにする必要はなく、２層配
線の場合であれば第１層のみを、また、３層配線の場合
であれば第１、第２層のみをあるいは第２層のみを本発
明による完全平坦化配線層としてもよい。

［発明の効果；以上説明したように、本発明は、層間絶縁膜にコンタク
トホールと、配線パターンと同一パターンの配線溝とを
形成し、このコンタクトホールと配線溝とを配線材料で
埋め込み、配線としたものであるので、本発明によれば
、下記の効果が期待できる。

（１）　　配線により段差を生じることがなく、段差軽
減の目的で配線の膜厚を薄くする必要がなくなるので、
中間層の金属配線においても、従来最上層にのみ使用さ
れていた厚い膜厚の金属配線を使用することができる。

従って、エレクトロマイグレーションが生じにくくなり
、また、中間層の金属配線の用途も広がる。

（２）　　従来の平坦化技術のように塗布法による絶縁
層を設けたものではないので、層間絶縁膜を３Ｒの絶縁
層によって形成する必要はなくなり、製造工程が簡略化
する。

（３）配線形成による段差が生じないので、層を重ねて
も段差による加工精度の低下が生じることがない。従っ
て、１層分の配線を形成する技術と同一レベルの技術で
３層以上の金属配線が実現できる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す断面図、第２図（ａ
）〜第２図（ｆ）は、第１図の実施例の製造工程順を示
す断面図、第３図は、本発明の他の実施例を示す断面図
、第４図は、従来例の断面図である。１０１．２０１．３０１．４０１・・・シリコン基板、
　１０２．２０２．３０２．４０２−ｎ型拡散層、　　
１０３．１０４．２０３．２０４．３０３．３０４．４
０３．４０４．４１２．４１４・・・二酸化シリコン層
、　１０５．２０５．３０５．４０５・・・多結晶シリ
コン、　　１０６．２０６．３０６・・・第１ＢＰＳＧ
膜、　１０８．２０８．３０８・・・第２ＢＰＳＧ膜、
　１０７．２０７．３０７．４０７・・・第１アルミニ
ウム配線、　１０９．３０９　′　、Ｏ９・・・第２アルミニウム配線、０・・・第１タングステン層、１・・・第２タングステン層。

Claims

【特許請求の範囲】

層間絶縁膜と配線とからなる単位配線層を複数層有する
半導体装置において、前記単位配線層のうち少なくとも
１層は、その層間絶縁膜が、平坦な上表面を有し、かつ
、その内部に下方に開口するコンタクトホールと該コン
タクトホールと連なり上方に開口する配線溝とが形成さ
れたものであり、その配線が、前記コンタクトホールと
前記配線溝とを埋め、かつ、その上表面が前記層間絶縁
膜とほぼ同一の平面をなしていることを特徴とする半導
体装置。