JPS6344740A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 Ｓ　ｉ　Ｏ、’の如き絶縁層の表面に多結晶Ｓｉ（以下
、ポリＳｉ）膜を堆積してコンタクトホールを開口し、
全面に再度ポリＳｉ膜を堆積して反応性イオンエツチン
グ（以下、ＲＩ　Ｅ）を施す。この状態でタングステン
の化学気相成長（ＣＶ　Ｄ）処理を行うと、絶縁層上面
とコンタクトホール側面にポリＳｉ膜が被着し、ホール
底面にはＳｉ基（反面が露出しているので、これ等の部
分にタングステンが被着し、コンタクト電極を含むタン
グステン配、腺層が形成される。

コンタクトホールの開口後、最初のポリＳｉ膜を配線パ
ターンに合わせてパターニングし、二度目のポリ５ｉＩ
Ｑ堆積工程に進むと、タングステンをコンタクトホール
内と配線パターン部のみに堆積させることが可能である
。

〔産業上の利用分野〕

本発明は半導体集積回路装置の配線形成技術に関わり、
特にコンタクトホールのように配線材料の被覆性が問題
になる部分を含む配線の形成方法に関わるものである。

集積回路の高密化に伴って素子や配線が微細化した結果
、コンタクトホールやスルーホールの形状が深さに対し
開口面積の小さいものになっており、そのため、配線材
料の被覆性が問題になっている。また、微細パターン形
成のためＲＩＥのような異方性エツチングが使用される
と、パターンの側面が垂直になるので、ホール部分以外
でも同じ問題が生じている。

例えば最も一般的なアルミニウム（ＡＺ）配線は蒸着や
スパッタリングで形成されるが、このＡ１層は凹部や垂
直面には堆積し難く、段差部で不連続になり易い。その
ため、コンタクトホール部は被覆性の良い材料で補強す
る、或いは何らかの方法でコンタクトホールを充填して
配線を形成する等の対策が必要である。

スパッタリングのような方法で形成される金属皮膜の被
覆性は一般に良好とは言えないので、ＣＶＤのような被
覆性の良い方法で金属層を堆積し、配線を形成すること
が考えられている。

金属層のＣＶＤ法としてタングステンのＣＶＤ形成が知
′られており、これは Ｗ　Ｆ　＆　＋　Ｈ２→ＷＬ＋［（Ｆ なる還元反応を利用するものである。このタングステン
の堆積にはスパッタリングや蒸着のような方向性がない
ので被覆性は良いが、親和ノコの大きい金属面に選択的
に堆積する特徴がある。そのため、単結晶或いは多結晶
Ｓｉ面ではＳｉがＷに置換されてタングステンの原子面
が出来るのでその上に堆積が進行するが、ＳｉＯ□のよ
うな非親和性の材料上には殆ど堆積しない。

このような′ＰＦｌｉ５！から、ｓ＋５１反上にタング
ステンをＣＶＤ堆積させる技術はタングステンの選択成
長と呼ばれることがある。同様な選択成長が起こる金属
としてＭＯ＋　Ｔ　＋　＋　Ｔ　ａなどが知られている
。

ＣＶＤタングステン膜は上記のようにＳ　ｉ　ＯＺ上に
は殆ど成長しないことから、配線層としては利用し難い
のであるが、処理条件を選択してＳ　ｉ　Ｏｚ上に堆積
させた場合も、その接着性が悪いという問題が残る。

一方コンタクトホールの部分では、孔底のＳｉ面上には
タングステン層が親和的に堆積することから、低抵抗の
コンタクトが得られるが、ホール側壁には堆積しないの
で絶縁層上面の配線にどのようにして接続するかも問題
である。

〔従来の技術〕

ＳｉＯ２・上に良好な接着性を持つタングステン層を形
成するため、コンタクトホールを開口した後、全面にポ
リＳｉ膜を被覆性の良いＣＶＤ法で被着し、その上に上
記のＣＶＤタングステン膜を形成することが行われてい
る。この方法ではコンタクトホールの側面にもポリＳｉ
膜が存在するので、これを覆ってタングステンが堆積し
、絶縁膜上に堆積したものとホール底部に堆積したもの
との間が不連続になることはない。

コンタクトホールの側壁など、は＼垂直な面の被覆性を
改善する目的では、開孔後ポリＳ１膜を被覆性の良いＣ
ＶＤ法で堆積し、ＲＩＥのような異方性エツチングを施
す方法も知られている。この方法では、孔底など水平面
上のポリＳｉは除去されてホール側壁のような垂直壁面
だけにポリＳｉ膜が残るので、ＣＶＤタングステン膜は
コンタクトホール底面と側面に接着性良く形成される。

この方法はコンタクト電極の形成技術であって、配線部
分は八！などで形成される。

〔発明が解決しようとする問題点〕

しかしながら、前者の方法ではコンタクト部がタングス
テン層と基板Ｓｉとの間にポリ３Ｕの介在する構造とな
るため、コンタクトを低１区抗化するためにはポリＳｉ
に不純物をドーピングしなければならず、イオン注入な
どの工程が増すことになる。

また後者の方法では、孔底にはポリＳｉが無いのでドー
ピングは不要であるが、単にコンタクトホールの被覆性
改善だけの技術であって、絶縁膜上にタングステン配線
を形成する技術に直ちにつながるものではない。

本発明の目的は、ＳｉＯ□のような絶縁膜上に接着性の
良いＣＶＤｆｔ属膜を被着形成する方法を提供すること
である。本発明の池の目的は、コンタクトホール側壁の
ようなはソ垂直な面にも接着性の良いＣＶＤ金濱膜を被
着形成する方法を提供することである。本発明の更に他
の目的は、コンタクトホールのような開孔の底面にはポ
リＳｉを介することなく直接ＣＶＤ金屈膜を被着し、低
抵抗のコンタクト配線を形成する方法を提供することで
ある。

〔問題点を解決するための手段〕

上記目的を達成するため本発明では、Ｓｉ基板表面の絶
縁材料（例えば５ｉＯｚ）層上に第１のポリＳｉ膜を被
着し、該ポリＳｉ膜と前記絶縁材料層を貫通する孔を開
けた後、第２のポリＳｉ膜を被着してＲＩＨの如き異方
性エツチングを施し、更にＣＶＤ法によってタングステ
ンの如き金属膜を堆積することが行われる。

また、本発明の一つの実施例では、コンタクトホールを
開口して第１のポリＳｉ膜をパターニングし、その俊英
２のポリ５ｉｌｌＱ被若の工程に進むことが行われる。

〔作　用〕

これらの処理によって、Ｓｉｇ板を被覆する絶縁膜上と
、この膜に開けられたコンタクトホールの側壁にはポリ
Ｓｉ膜が被着形成され且つコンタクトホール底部は基板
Ｓｉが露出した状態を実現して、タングステンの選択成
長が行われる。

即ち、絶縁膜上面には第１のポリＳ１膜が残っており、
コンタクトホールの側壁には第２のポリＳｉ膜が残って
いるが、孔底のポリＳｉ膜はＲＩＥによって除去されて
いるので、そこにタングステンの選択成長を行うと、絶
縁膜上には接着性の良いタングステン屡が、コンタクト
ホール゛部分には被覆性が良く且つ低抵抗のコンタクト
電極が形成されることになる。

〔実施例〕

第１図（ａｌ〜ｔｅｌは本発明の第１の実施例に於ける
工程を模式的に示す断面図である。以下、同図を参照し
ながら説明する。

同図［ａｌは、半導体基板１０上に５１０２層１１が設
けられ、その上に第１のポリＳ１膜１２が被着されてコ
ンタクトホール１３が開けられた状態を示している。こ
こまでは公知技術によって工程が進められる。ポリ５ｉ
ｌ１９は後に形成されるタングステン膜を５ｉＯｚ５に
接着するためのものであるからその厚さは任意であり、
制御シ得る最小値であっても良いが、この実施例では後
出の第２のポリＳｉ膜とはソ同じとする。

同図（ｂｌは、その上にエツチングストッパとなるＳｉ
Ｏ□膜１４全１４、更に第２のポリＳｉ膜１５をＣＶＤ
法で堆積した状態を示す。ＳｉＯ□＋＋９１４はＣＶＤ
法で形成しても良く、ポリ５ｉ１５１２の表面を熱酸化
したものでも良い。いづれの方法でもコンタクトホール
底面にも酸化膜が被着する。

ポリ５ｉｌ１２１５もタングステン膜の堆積、接着用で
あるが、ＲＩＥを施した後にコンタクトホールの側壁に
残るだけの厚さは必要であり、１０００人程度定形成す
る。一般にＣＶＤ法は被覆性が良好であり、ボυＳｉの
堆積の場合は減圧ＣＶＤでなくても、十分な被覆性があ
る。

これにＲＩＥを施してポリＳｉ膜１５とＳ　ｉ　Ｏ２膜
１４をエツチングすると同図（Ｃ）の状態になる。この
ＲＩＥではＳｉＯ□に対し選択比のとれる条件でポリＳ
ｉ膜１５をエツチングし、その後Ｓｉ面に列し選択比の
とれる条件でＳｉＯ□膜１４全１４チングする。このよ
うに処理すればコンタクトホール底部のＳｉ基板をエツ
チングすることが避けられる。

しかしながらこれは本発明の要件ではなく、ストッパな
しで処理することも可能である。

以上の工程でＳ　ｉ　ＯｚｌＷ　１１の上面とコンタク
トホールの側壁にポリＳｉ膜が被着し、且つコンタクト
ホール底面には基板Ｓｉが露出した状態が実現する。

次いで同図ｔｄｌに示す如く、ＣＶＤ法によってタング
ステン膜１６を被着形成する。これは既述したように’
ｈ　Ｆ　ｈの還元反応を利用するものである。

ＣＶＤであるから被覆性は良好で、コンタクトホールの
底面、側面にも段切れを生ずることなく、基板上面を覆
ってタングステン膜が形成される。

以下、必要であれば同図（ｅ）の如＜ＡＩ層１７をスパ
ッタリングで堆積し、タングステン膜と共にパターニン
グして集積回路の配線を形成する。へ１層１７は被覆性
が悪く、図のように段切れした状態で形成されることが
多いが、タングステン膜によって補強されているので、
断線状態になることはない。

コンタクト抵抗も、基板Ｓｉとの間に１よポリＳ１層が
介在しないので、十分に低砥抗である。

第２図は本発明の第２の実施例の工程を示す模式断面図
および平面図である。図の（ａ）〜（ｄ）は、夫々（ａ
′）〜（ｄ′）に鎖線で措いた切断位置の断面を示す。

この実施例では配線パターンの微細化に伴うコニタクト
ホールの位置ずれを、自己整合的に補償するタングステ
ン配線の形成方法が開示される。

以下、第２図を参照しながら該実施例を説明する。

同図（，１）　、　（ａ　’）には、Ｓ　ｉ　基＋）Ｍ
２Ｏ上にＳ　ｉ　ＯｚＪｉＪ　２１が設けられ、その上
に第１のポリＳｉ膜２２が被着されてコニタクトホール
２３が開けられた状態を示している。この状態は基本的
には第１図（ａ）と同じであるが、本実施例ではポリＳ
ｌ膜２２が配線パターンに合わせてパターニングされて
いる。

これ等の皮膜の形成と開孔、パターニングも公知技術に
依って実施し得るものであり、開孔とポリＳｉ膜のパタ
ーニングはいづれが先であってもかまわない。

高集積化に伴って配線の幅が小になると、同図（ａ′）
に示すようにコンタクトホールとポリＳｉパターンに位
置ずれが起こるようになる。同図（ａ）は同図（ａ′）
のＡ−Ａ　　断面を示すもので、位置ずれのためコンタ
クトホール２３の片側だけにポリＳｉ膜２２が描かれて
いる。従来技術ではこの位置ずれ対策としてコンタクト
ホール部分の配線パターンの幅を拡げることが行われて
いたが、本発明では以下の説明で明らかにされる如く、
コンタクトホールの位置ずれした部分にもタングステン
膜が被着形成されるので位１合わせのマージンは不要と
なる。

この状態で第２のポリＳ１膜２５を全面に被着する。こ
のポリ５ｉｌｌはＣＶＤで形成されるので被覆性が良く
、コンタクトホール内面も完全に１ねれる。同図（ｂ）
はこの状況を溝いたもので、平面図である同図（ｂ′）
のＢ−Ｂ断面を示している。

これにＲＩＥ処理を施すと第２のポリ５ｉＦ）２５は水
平面上に堆積した部分がエツチング除去され、同図（ｃ
）　、　（ｃ　’）に示すようにコンタクトホール側面
にポリＳｉ膜２５が残された状態となる。第１のポリＳ
ｉ膜２２が存在する部分ではポリＳｉの厚みは第１．第
２のポリＳｉ膜の厚みを合計したものになっているので
、ＩＦＪ分のポリＳｉをエンチング除去しても、もう１
層分のポリＳｉが残ることになる。

ここでも第１の実施例と同様、エフチンダストツバを採
用することにより、コンタクトホール底面の基板領域及
び第１のポリＳｉ膜を無用にエツチングすることなくＲ
ＩＥを終止させることが可能であるが、煩雑化を避ける
ため図面では省略されている。エフチンダストツバを使
用した場合は同図（Ｃ′）の点線の位置に薄い５ｉｎｚ
膜が挟まれることになる。Ｃ−Ｃ断面を示す同図（Ｃ）
ではポリＳ’ｉ膜２２と２５の間である。

ここ迄の工程で、絶縁膜のパターニングされたポリｓ　
ｒ　＋１９２２とコンタクトホール側壁のポリＳｉ膜２
５が被着形成され、コンタクトホール底面にはＳｉ基板
面が露出した状態が得られている。そこに公知技術によ
ってタングステン膜２６を選択的に堆積すると、同図（
ｄ）　、　（ｄ　’）に示されるタングステン配線が形
成される。同図（ｄ）がＤ−Ｄ断面を表すことは他と同
様である。

図から明らかなようにコンタクトホールの底面と側面は
、配線パターンから外れた部分もタングステン膜で被覆
されている。通常のコンタクト配線に位置ずれが生じた
場合は、部分的に開放状態となったコンタクトホールを
通じての汚染や、ＡＩ配線とｓ＋５４ｆｆｌが接触する
ことに伴う固相エビの発生といった不都合が生ずるが、
本実施例の処理によれば、位置ずれした部分も自己整合
的にタングステン膜でカバーされるので、このような不
都合が生ずることはない。

〔発明の効果〕

以上説明したように、本発明では第１のポリＳｉ膜堆積
後のコンタクトホール開口と、二度堆積するポリＳｉ膜
のうちＩＪ！分の厚さをエツチングするＲＩＥ処理によ
って、所望の位置にＳｉ面を現出せしめた後、Ｓｉ面上
にタングステン皮膜を堆積させるものであるから、コン
タクトホール内では段切れが無く且つ低砥抗のタングス
テンコンタクトが、絶縁膜上には強固に接着したタング
ステン配線が形成されることになる。

また、絶縁膜上に被着した第１のポリＳ　ｉ膜をパター
ニングしておくと、タングステン膜は選択的に堆積する
ことから、タングステン膜のパターニング工程が不要に
なる。

更に、上記実施例ではＳｉ基板にコンタクト電極を形成
する場合が述べられているが、スルーホールを通してポ
リＳｉ配線に接続する配線の形成にも、本発明の方法を
適用することができる。

【図面の簡単な説明】

第１図は第１の実施例の工程を模式的に示す断面図、 第２図は第２の実施例の工程を模式的に示す断面図及び
平面図 である。 図に於いて、 １０．２０　　は３１　基）反、 １１．２１は３ｉ０ｚｌ、 １２．２２はポリＳｉ膜、 １３．２３はコンタクトホール、 １４　　　はエツチングストッパである５ｔｏｚＤ２．
１５．２５はポリ５ｉｌｐＪ。 １６．２６はタングステン膜、 １７　　　はＡ１層 である。 第１の実施例の工程を示す模式断面図 第１図

Claims (1)

1. 【特許請求の範囲】 〔１〕シリコン（Ｓｉ）基板（１０、２０）表面の絶縁
   材料層（１１、２１）上に第１の多結晶Ｓｉ膜（１２、
   ２２）を被着する工程、 該多結晶Ｓｉ膜と前記絶縁材料層に開孔する工程、 前記開孔された半導体基板表面に第２の多結晶Ｓｉ膜（
   １５、２５）を被着する工程、 前記第２の多結晶Ｓｉ膜を被着した半導体基板に異方性
   エッチングを施す工程、 及び、該異方性エッチング工程の後、化学気相成長法に
   よって金属膜（１６、２６）を堆積する工程を包含する
   ことを特徴とする半導体装置の製造方法。 〔２〕前記開孔工程の後、前記第１の多結晶Ｓｉ膜（２
   ２）をパターニングして、前記第２の多結晶Ｓｉ膜（２
   ５）被着工程に進むことを特徴とする特許請求の範囲第
   １項記載の半導体装置の製造方法。