TW439248B - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- TW439248B TW439248B TW085101741A TW85101741A TW439248B TW 439248 B TW439248 B TW 439248B TW 085101741 A TW085101741 A TW 085101741A TW 85101741 A TW85101741 A TW 85101741A TW 439248 B TW439248 B TW 439248B
- Authority
- TW
- Taiwan
- Prior art keywords
- insulating film
- compound
- semiconductor substrate
- film
- wiring
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
第85101741號專利申請案A? 中文說明害修正頁 B7
'民首3'9年5月修正 五、發明說明(1 ) 〔產業上之利用領域] 本發明係與半導體裝置之製造方法有關,尤其具有多 層配線構造之半導體裝置之層間絕緣膜之形成方法有關。 #^木?-,'/-.^£^-^圹^表'否^^^^*1, 經濟部智慧財產局員工消費合作社印製 〔先前之技術〕 隨半導體裝置之集成度之增大1將配線材料以多層形 成於基板上之所謂多層配線化進展,具有此種多層配線構 造之半導體裝置之製造工程略複雜化,長工程化。 尤以多層配線之形成工程鋁半導體裝置之製造價格之 比例大,爲圖半導體裝置之成本降低,對多層配線工程之 低減化要求增高》 茲就先前之多層配線之形成工程說明。首先,在下層 配線用之第1配線材料堆積後,實施下層配線之成型,在 該下層配線上形成第1絕緣膜,並將絕緣膜埋進下層配線 相互間=在該時點,寄生於前述下層配線之圓型,在第1 絕綠膜表面有段差存在,此狀對此後上層配線用之第2配 線材料之堆積及上層配線成型時產生不良影響,而有招致 因上層配線段落之斷線短路等重大缺陷之虞。 通常在前述第1絕緣膜上堆積第2配線材料前,以光 阻劑深蝕刻使其底之第1絕綠膜表面平坦化緩和段差後, 在其上面形成第2絕緣膜。 如上述第1絕緣膜及第2絕緣膜積層之先前之層間絕 緣膜之形成工程,如第1次成膜-平坦化—第2次成膜之 工程數多,成爲對如前述多層配線工程低減化之要求之大 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (清先閱讀背面之注意事項再填寫本_頁) 't衣 丨丨訂---------線- -4 - 經濟部智慧財產局員工消費合作社印製 A7 _B7_ 五、發明說明(2 ) , 障礙。 關於對應多層配線工程低減化要求之層間絕緣膜表面 平坦化技術之一,曾提出A P L (Advanced Plananisat-i on Layer ) P r o c e s s 之報告(文獻:Matsuura et, at, IEEE Tech. Dig,ppll7, 1 9 9 4 ) » .該APL P r o c e s s係在形成層間絕緣膜時, 將S i Η 4氣體與氧化劑Η 2 ◦ 2 (過氧化氫水)以低溫( 例如約0°C)真空中反應,在下層配線上形成自行流動型 (回流)之5丨02膜(以下,稱回流Si02膜)。此時 之反應表示於一述表,由於具有S i - Η基以促進回流。 〔表1〕
SiH4 + 2H2〇2^ Si(0H)4 + 2H2 t Si(OH)4—Si〇2 + 2H2〇 个 此方法因可同時達成下層配線之配線相互間之絕緣膜 之埋進及絕緣膜表面之平坦化,以一次膜即可完成平坦化 之工程,故可實現多層配線工程之低減化。 又,在形成上述回流s i 02膜前,以通常之等離子 CVD法形成第1層間絕緣膜(第1等離子CVD絕緣膜 )形成上述回流S i 02膜後以通常之等離子CVD法將 第2層間絕緣膜(墨膜)即第2等離子CVD絕緣膜後’ 實施爐中退火。 惟以如上述之方法形成之回流絕緣膜,因此介電常數 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) n H ^^1 H— n n I n i^l n I c (請先閱讀背面之注意事項再填寫本頁) -5 - 經濟部智慧財產局員工消費合作社印製 B7_五、發明說明(3 ) 高至約4. 5〜4. 7 (熱氧化之通常之Si 〇2膜約‘ 3. 9),致有高速化設備要求之低電容率絕緣膜之追蹤 困難之問題。 一方面,已知將樹脂等芳香族化合物以旋轉敷膜於半 導體基板上,形成比通常之s i 02膜比介電常數低之絕 緣膜之方法。該方法,由於具有如下述表2之環狀或網狀 構造以實現低介電常數,惟缺乏使覆蓋如底配線之微細圖 型上之絕綠膜表面平埋化之回流性》 (請先閱讀背面之注意事項再填寫本頁)
〔發明欲解決之課題〕 如上述先前之多層配線工程中之層間絕緣膜形成工程 採用回流絕緣膜形成技術時所得回流S i 0 2膜,有比介 電常數高之問題。 本發明爲解決上述問題,其目的在提供,可降低半導 體裝置之多層配線工程中之層間絕緣膜形成工程採用回流 絕緣膜形成技術時所得回流絕綠膜之比電容率1無須實施 平坦化工程以低成本得實現平坦性優異之層間絕緣膜之半 導體裝置之製造方法。 ^--------訂---------線, 本紙張尺度適用_國國家標準(CNS)A4規格(210x297公釐) -6 -
經濟部智慧財產局員工消費合作社印*'衣 A7 _______B7___ 五、發明說明(4 ) 〔解決課題之方法〕 _ 本發明半導體裝置之製造方法,其特徵係具備:將具 有S i - Η基之芳香族化合物或複素環式化合物及H202 導入收容半導體基板之反應室內,使其在6 6 5 P a以下 真空中,一 1 0°c以上+ 1 o°c以下溫度範圍內互相反應 ,俾在上述半導體基板上獲得以S i - Η基促進回流之平 坦性良子之中間反應生成物之工程及由於使上述工程所得 中間反應生成物產生脫水反應,實施熱處理,以獲得具有 回流形狀,具有網狀構造之介電常數低之矽系氧化膜之工 程。 又,本發明之半導體裝置之製造方法*即具備:在半 導體基板上之配線上形成絕緣膜之工程,及以旋轉敷膜將 具有S i - Η基之芳香族化合物或複素環式化合物塗布於 上述絕綠膜形成後之半導體基板上之工程*及使上述工程 塗布之化合物產生脫水反應實施熱處理之工程。 〔作用〕 本發明之多層配線工程中之層間絕緣膜形成工程採用 回流絕緣膜形成技術將具有S i - Η基之芳香族化合物或 複素環式化合物及Η2〇 2導入收容半導體基板之反應室內 ,使其在 5丁〇『>^(5父133 · 322Pa 約 665 p a以下真空中,一 1 0°C以上十1 〇°C以下溫度範圍內 互相反應,以低溫減壓C VD法俾在上述半導體基板上獲 得以S i - Η基促進回流之平坦性良子之中間反應生成物 本紙張尺度適用令國國家標準(CNS)A4規格(210 X 297公釐) -------------^--------訂---------線· (請先閱讀背面之注意事項再填寫本頁) 7 ""*, ""*, 經濟部智慧財產局員工消費合作社印製 Α7 ____ 五、發明說明(5 ) _ a而由於使上述工程所得中間反應生成物產生脫水反應’, 實施熱處理,以獲得具有回流形狀,具有網狀構造之電容 率低之矽系氧化膜。 由此’無須實行平坦化工程,即可實現低成本,平坦 性優異,且比電容率低之層間絕緣膜》 又’本發明由於在半導體基板上以旋轉敷膜塗布具有 S i Η基之高粘度芳香族化合物或複素環式化合物,產生 脫水反應,即可獲得平坦性優異,且,比電容率低之層間 絕緣膜。 〔實施例〕 以下,參照圖詳細說明本發明之一實施例。 圖1概略表示本發明之半導體裝置之製造方法所使用 減壓CVD裝置之構成之一例。 圖1中,21係反應室(Chamber) ,22係 上部電極(shower head) ,23係下部電極 (Table) ,24係排氣口,25係連接於前述反應 室2 1 ,自外部供應·具有S i - H基之芳香族化合物(或 雜環式化合物)用之供應徑路’ 2 6係連接於前述反應室 2 1之Η 2 ◦ 2供應徑路。 圖2表示本發明之半導體裝置之製造方法有關之多層 配線工程中之層間絕緣膜形成工程採用回流絕緣膜形成技 術之一例。 首先,在半導體基板(通常’矽晶片)1 〇上之絕緣 本紙張尺度適用中國國家標苹(CNS)A4規格(210 x 297公釐) -------—-----^ I - - - ---111111 I I (請先閱讀背面之注咅?事項再填寫t頁) -8 - 經濟部智慧財產局員Η消費合作社印製 A7 ____B7____ 五、發明說明(6 ) 膜1 1上例如以濺射法將下層配線用配線材料(例如含· Si ,c u之鋁)堆積後,使用照相石版印刷技術及反應 性離子蝕刻(R I E)技術實施第1配線材料之成整以形 成下層配線1 2。 其次,在下層配線1 2之配線間埋進絕綠膜,並在下 層配線上堆積絕緣膜以形成層間絕緣膜。 在上述層間絕緣膜之形成工程中,首先,將下層配線 形成後之半導體基板10放置於半導體製造裝置之反應室 內之例如石英製板上,將如表3所示反應式中之1所示之 環狀或其有個狀構造之具S i - Η基之芳香族化合物或複 素環式化合物及Η20 2導入反應室內,在5T〇 r r — 5 x 1 3 3 . 322Pa (約665Pa)以下真空中, _ 1 0 °C以上+ 1 〇 °C以下溫度範圍內(例如0 °C )互相 反應,在半導體基板1 0上獲得以s i _H基促進回流之 平坦性良好之例如0 . 8 # m厚度之中間反應生成物。此 時,由於具有如表3所示反應式中之2所示之S i - H以 促進回流》 其次,實施熱處理,使上述中間反應生成物產生脫水 反應,以獲得具有回流形狀,具有網狀構造之電容率低之 矽素氧化膜(本例各回流S i 0 2膜)1 3。又,亦可以 在後熱處理工程兼爲上述熱處理β 其次,將上述反應室內設定爲3 0 0°C以上, 4 0 〇°C以下之溫度範圍內,例如導入S i H4氣體及 N20在半導體基板上全面形成〇. m以上厚度之等 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------訂·--------線. (諳先閱讀背面之注意事項再填寫本頁) A7 B7 五、發明說明(7 ) 離子 CVDSi〇2膜 14» ‘ 如此形成之層間絕緣膜施予開接觸孔或散熱孔用之餓 刻,堆積上層配線用配線用配線材料後,實施成型形成上 層配線。 依上述實施例|多層配線工程中之層間絕緣膜形成工 程採用回流絕緣膜形成技術,將具S i — Η基之芳香族化 合物(或複素環式化合物)及Η2〇2導入收容絕緣膜形成 後之半導體基板之反應室內,在5 Τ 〇 r r以下真空中, 一 1 o°c以上+ 1 or以下之溫度範圍內互相反應,在絕 緣膜上彤成回流S i 02膜1 3。 由此種低溫之減壓C VD法,可得如下述表3所示反 應式中2所示之S i -H基促進回流之平坦性良好之中間 反應生成物,更由於熱處理上述中間反應反應物脫水反應 ,可得如述表3所示反應式中3所示具有網狀構造之電容 率低之矽系氧化膜。 〔表3〕 1 ------------- ΐ衣--------訂---------線, (請先閱請背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 3
異 S 優之 性 常 坦通 平之 得化 獲氧 認照 確依 此 C 由 4
,且比介電常數低至約 i〇2膜均爲3. 9)之層 本紙張尺度適用中國國家標準(CNS)A4規格(21Gx 297公釐) -10 - 經濟都中央標準局貝工消費合作杜印褽 A7 B7 _五、發明説明(8) 膜。 固無須實施平坦化工程即可實現低成本平坦性優異, 且比電容率低之層間絕緣膜,故容易追蹤高速化設備要求 之低電容率絕綠膜。 又,因可獲得平坦性優異之層間絕緣膜,故不致對層 間絕緣膜形成後之上層配線材料之堆積時及上層配線之成 型時有不良影響,而可防止固上層配線之段落之斷線,短 路,層間絕綠膜之泄放電流之增加,耐壓降低等重大缺陷 ,而可實現上層配線之更微細化及高信賴化。 其化說明本發明之其他實施例。 具有如前述之S i - Η基之芳香族化合物或複素環式 化合物可髙粘度時,將其以低溫旋轉敷膜塗布於半導體基 板上後,例如施多常溫之熱處理使由上述工程塗布之化合 物產生脫水反應,亦可獲得平坦優異,且比電容率低之層 間絕緣膜。 〔發明之效果〕 如上述依本發明之半導體裝置之製造方法,容易降低 半導體裝置之多層配線工程中之層間絕綠膜形成工程採用 回流絕綠膜形成技術時所得回流絕緣膜之比電容率,無需 實施平坦化工程即可實現低成本半坦化優異之層間絕緣膜 0 圖示之簡單說明: 圖1 :概略表示本發明之半導體裝置之製造方法使用 本紙張尺度適用中國國家標準(CNS)A4规格(2Ι0Χ297公釐_) _ ----------装------訂------t (請先W讀背*之注意事項再填寫本瓦)
\¥? R 4 8 A7 B7 五、發明說明(9 ) . 之半導體裝置之一例之構成說明圖。 圊2:表示本發明之半導體裝置之製造方法有關之層 間絕緣膜形成工程採用回流絕緣膜形成技術'之多層配線工 程一例之斷面圖。 符號說明〕 1 0 10 12 半導體基板 11 .........絕緣膜 2 0 2 1 2 2 2 3 2 4 2 5 6 2 下層配線* 回流S i 0 2膜· 等離子C V D膜, 減壓C V D裝置, 反應室(Chamber), 上部電極(Shower head) 下部電極(Table) « 排氣口, S i Η 4氣體供應徑路 路 徑 應 供 2 〇 2 Η
請 先 閱 讀 背 之 注 意 事 項 再 填f ^ 頁I I訂 線 經濟部智慧財產局員工消費合作社印製 本纸張尺度適用中國國家標準(CNS)A4規格(210 χ 297公釐) -12 -
Claims (1)
- 六、申請專利範圍 1 .—種半導體裝置之製造方法,其特徵係具備:將 具有S i — Η基之芳香族化合物或複素環式化合物及 Η2〇2導入收容半導體基板之反應室內,使其在 6 6 5Pa以下眞空中,一1 0*C以上+1 0°C以下溫度 範圍內互相反應,俾在上述半導體基板上獲得以S i — Η 基促進回流之平坦性良子之中間反應生成物之工程及由於 使上述工程所得中間反應生成物產生脫水反應,實施熱處 理,以獲得具有回流形狀,具有網狀構造之電容率低之矽 系氧化膜之工程。 2 . —種半導體裝置之製造方法,即具備:在半導體 基板上之配線上形成絕緣膜之工程,及以旋轉敷膜將具有 S i - Η基之芳香族化合物或複素環式化合物塗布於上述 絕緣膜形成後之半導體基板上之工程,及使上述工程塗布 之化合物產生脫水反應實施熱處理之工程。 請 先 讀 背 之 注 意 事 項 再 旁 訂 經濟部中央標隼局®:工消費合作社印製 本紙張尺度適用中國國家揉準(CNS ) Α4規格(210X297公釐) -13 -
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01241195A JP3281209B2 (ja) | 1995-01-30 | 1995-01-30 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW439248B true TW439248B (en) | 2001-06-07 |
Family
ID=11804529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW085101741A TW439248B (en) | 1995-01-30 | 1996-02-12 | Method of manufacturing semiconductor device |
Country Status (7)
Country | Link |
---|---|
US (1) | US5918146A (zh) |
EP (1) | EP0726599B1 (zh) |
JP (1) | JP3281209B2 (zh) |
KR (1) | KR100197765B1 (zh) |
CN (1) | CN1065657C (zh) |
DE (1) | DE69627233T2 (zh) |
TW (1) | TW439248B (zh) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3262334B2 (ja) | 1992-07-04 | 2002-03-04 | トリコン ホルディングズ リミテッド | 半導体ウエハーを処理する方法 |
JP3463416B2 (ja) * | 1995-06-23 | 2003-11-05 | ソニー株式会社 | 絶縁膜の製造方法および半導体装置 |
EP0820095A3 (en) * | 1996-07-19 | 1999-01-27 | Sony Corporation | Method of forming an interlayer film |
WO1998008249A1 (en) * | 1996-08-24 | 1998-02-26 | Trikon Equipments Limited | Method and apparatus for depositing a planarized dielectric layer on a semiconductor substrate |
JPH10289950A (ja) * | 1997-04-15 | 1998-10-27 | Oki Electric Ind Co Ltd | 半導体装置の製造方法及び半導体装置 |
JP3226021B2 (ja) * | 1997-09-02 | 2001-11-05 | 日本電気株式会社 | 半導体装置の製造方法 |
JP3660799B2 (ja) | 1997-09-08 | 2005-06-15 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
US6660656B2 (en) | 1998-02-11 | 2003-12-09 | Applied Materials Inc. | Plasma processes for depositing low dielectric constant films |
US6303523B2 (en) * | 1998-02-11 | 2001-10-16 | Applied Materials, Inc. | Plasma processes for depositing low dielectric constant films |
US6277203B1 (en) | 1998-09-29 | 2001-08-21 | Lam Research Corporation | Method and apparatus for cleaning low K dielectric and metal wafer surfaces |
US6171945B1 (en) * | 1998-10-22 | 2001-01-09 | Applied Materials, Inc. | CVD nanoporous silica low dielectric constant films |
JP2002538604A (ja) | 1999-02-26 | 2002-11-12 | トリコン ホールディングス リミティド | ポリマー層の処理方法 |
US7309662B1 (en) | 1999-06-26 | 2007-12-18 | Aviza Europe Limited | Method and apparatus for forming a film on a substrate |
US6541367B1 (en) * | 2000-01-18 | 2003-04-01 | Applied Materials, Inc. | Very low dielectric constant plasma-enhanced CVD films |
US6268294B1 (en) * | 2000-04-04 | 2001-07-31 | Taiwan Semiconductor Manufacturing Company | Method of protecting a low-K dielectric material |
TWI261892B (en) * | 2001-11-05 | 2006-09-11 | Zycube Co Ltd | Semiconductor device using low-k material and method of fabricating the same |
KR100484258B1 (ko) * | 2001-12-27 | 2005-04-22 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
US20090115060A1 (en) | 2007-11-01 | 2009-05-07 | Infineon Technologies Ag | Integrated circuit device and method |
JP5279782B2 (ja) * | 2010-09-16 | 2013-09-04 | 株式会社東芝 | 半導体装置の製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4781942A (en) * | 1985-12-19 | 1988-11-01 | Hughes Aircraft Company | Process for the photochemical vapor deposition of siloxane polymers |
US4992306A (en) * | 1990-02-01 | 1991-02-12 | Air Products Abd Chemicals, Inc. | Deposition of silicon dioxide and silicon oxynitride films using azidosilane sources |
EP0519079B1 (en) * | 1991-01-08 | 1999-03-03 | Fujitsu Limited | Process for forming silicon oxide film |
JPH04245629A (ja) * | 1991-01-31 | 1992-09-02 | Texas Instr Japan Ltd | 半導体装置の絶縁膜形成方法および半導体装置 |
-
1995
- 1995-01-30 JP JP01241195A patent/JP3281209B2/ja not_active Expired - Fee Related
-
1996
- 1996-01-12 EP EP96100417A patent/EP0726599B1/en not_active Expired - Lifetime
- 1996-01-12 DE DE69627233T patent/DE69627233T2/de not_active Expired - Fee Related
- 1996-01-25 KR KR1019960001582A patent/KR100197765B1/ko not_active IP Right Cessation
- 1996-01-29 CN CN96101299A patent/CN1065657C/zh not_active Expired - Fee Related
- 1996-01-29 US US08/593,388 patent/US5918146A/en not_active Expired - Fee Related
- 1996-02-12 TW TW085101741A patent/TW439248B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR960030376A (ko) | 1996-08-17 |
JPH08203887A (ja) | 1996-08-09 |
CN1136219A (zh) | 1996-11-20 |
DE69627233D1 (de) | 2003-05-15 |
DE69627233T2 (de) | 2003-12-04 |
EP0726599B1 (en) | 2003-04-09 |
EP0726599A2 (en) | 1996-08-14 |
JP3281209B2 (ja) | 2002-05-13 |
CN1065657C (zh) | 2001-05-09 |
KR100197765B1 (ko) | 1999-06-15 |
US5918146A (en) | 1999-06-29 |
EP0726599A3 (en) | 1998-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW439248B (en) | Method of manufacturing semiconductor device | |
KR100920033B1 (ko) | 에스아이오씨 박막 제조용 프리커서를 이용한 박막 형성방법 | |
EP1182275B1 (en) | Method of forming an interlayer insulating film | |
US7582572B2 (en) | Method of manufacturing insulating film, method of manufacturing transistor, and method of manufacturing electronic device | |
JPH07312368A (ja) | 絶縁膜の平坦化構造を形成するための方法 | |
TW384512B (en) | Manufacturing method for semiconductor devices and manufacturing apparatuses for semiconductors | |
CN102054761B (zh) | 双镶嵌结构的形成方法、半导体结构 | |
WO2010095330A1 (ja) | シリコン酸化膜の成膜方法および半導体装置の製造方法 | |
US20050153533A1 (en) | Semiconductor manufacturing method and semiconductor manufacturing apparatus | |
TWI301297B (zh) | ||
CN109216320A (zh) | 半导体装置 | |
JPH08264648A (ja) | 半導体装置 | |
KR20100044227A (ko) | 층간 절연막 및 배선 구조와 그것들의 제조 방법 | |
US11616022B2 (en) | Method for fabricating semiconductor device with porous insulating layers | |
TW297153B (zh) | ||
JP3875906B2 (ja) | アモルファス金属酸化膜の製造方法 | |
US20230111315A1 (en) | Method for fabricating semiconductor device with plug structure | |
JPH02209753A (ja) | 半導体装置の多層配線の形成方法 | |
JPH11233500A (ja) | 絶縁膜の形成方法及びそれを用いた半導体装置と半導体装置製造方法 | |
US20090230511A1 (en) | Method for forming capacitor in a semiconductor device | |
KR101026477B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
KR100713321B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
CN111725180A (zh) | 用于功率mos器件的层间介质层结构及其制作方法 | |
CN101937866A (zh) | 金属布线的制作方法 | |
KR100574928B1 (ko) | 반도체 소자의 층간 절연막 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |