CN101937866A - 金属布线的制作方法 - Google Patents
金属布线的制作方法 Download PDFInfo
- Publication number
- CN101937866A CN101937866A CN2009100544048A CN200910054404A CN101937866A CN 101937866 A CN101937866 A CN 101937866A CN 2009100544048 A CN2009100544048 A CN 2009100544048A CN 200910054404 A CN200910054404 A CN 200910054404A CN 101937866 A CN101937866 A CN 101937866A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal line
- etching
- carbonitride
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种金属布线的制作方法，包括：在半导体衬底上形成碳氮化硅层，所述碳氮化硅层的厚度为425埃～475埃；在碳氮化硅层上依次形成低介电常数介质层、氧化硅保护层；在氧化硅保护层上形成图案化光刻胶层，定义通孔图形；以图案化光刻胶层为掩膜，沿通孔图形对氧化硅保护层、低介电常数介质层和碳氮化硅层进行第一次刻蚀，所述第一次刻蚀气体为Ar、O2、N2和C4F8；以图案化光刻胶层为掩膜，沿通孔图形对氧化硅保护层、低介电常数介质层和碳氮化硅层进行第二次刻蚀，形成金属布线通孔，所述第二次刻蚀气体为Ar、N2和C4F8；进行后续金属布线工艺。本发明能很好控制碳氮化硅层刻蚀至预定厚度不被刻穿，有效防止器件内产生漏电流。
Description
技术领域
本发明涉及半导体制作技术领域，特别涉及一种金属布线的制作方法。
背景技术
通常，半导体制程是用淀积工艺、光刻工艺、刻蚀工艺等在硅晶片上形成集成电路的器件。为了连接各个部件构成集成电路，通常使用具有相对高导电率的金属材料例如铜进行布线，也就是金属布线。用于将半导体器件的有源区与其它集成电路连接起来的结构一般为插塞结构。形成插塞的工艺是用金属材料填充通孔或者沟槽的工艺，例如申请号为CN98118290的中国专利申请文件所提供的形成插塞结构的方法。
在半导体器件的后段制作过程中，进行金属布线通孔工艺如图1至图2所示。参考图1，提供一半导体衬底10，所述半导体衬底10具有隔离结构及位于隔离结构间的有源区，所述有源区上形成有诸如晶体管、电容器等半导体器件以及金属连线。随后，在半导体衬底10上形成厚度为400埃的碳氮化硅层12；在碳氮化硅层12上形成低介电常数介质层14，所述低介电常数介质层14的材料可以是黑钻石；在低介电常数介质层14上形成氧化硅保护层16，所述氧化硅保护层16的材料可以是正硅酸乙酯；由碳氮化硅层12、低介电常数介质层14和氧化硅保护层构成的介电层的作用为隔绝金属线。接着，于氧化硅保护层16上旋涂光刻胶层18，经过曝光显影工艺后，定义出金属布线通孔图形19。
参考附图2，以光刻胶层18为掩膜，沿金属布线通孔图形刻蚀氧化硅保护层16、低介电常数介质层14和碳氮化硅层12，形成金属布线通孔20，所述刻蚀采用的刻蚀气体为流量为600sccm(标准状态毫升/分)的Ar、流量为6sccm的O2、流量为9sccm的C4F8，其中气体反应腔的压力为50毫托(1托＝133.32帕斯卡)，刻蚀时间为25秒。
现有技术由于刻蚀形成金属布线通孔20的过程中，沉积的碳氮化硅层12的厚度为400埃，其厚度不够厚；另外由于刻蚀氧化硅保护层16、低介电常数介质层14和碳氮化硅层12的时候是采用Ar、O2和C4F8进行一次刻蚀形成金属布线沟槽的。因此，碳氮化硅层很容易被刻穿，导致器件内产生漏电流，进而影响器件电性能。
发明内容
本发明解决的问题是提供一种金属布线的制作方法，防止器件内产生漏电流，进而影响器件电性能。
解决上述问题，本发明提供一种金属布线的制作方法，包括：在半导体衬底上形成碳氮化硅层，所述碳氮化硅层的厚度为425埃～475埃；在碳氮化硅层上依次形成低介电常数介质层、氧化硅保护层；在氧化硅保护层上形成图案化光刻胶层，定义通孔图形；以图案化光刻胶层为掩膜，沿通孔图形对氧化硅保护层、低介电常数介质层和碳氮化硅层进行第一次刻蚀，所述第一次刻蚀气体为Ar、O2、N2和C4F8；以图案化光刻胶层为掩膜，沿通孔图形对氧化硅保护层、低介电常数介质层和碳氮化硅层进行第二次刻蚀，形成金属布线通孔，所述第二次刻蚀气体为Ar、N2和C4F8；进行后续金属布线工艺。
可选的，所述第一次刻蚀气体中Ar的流量为500sccm～700sccm、O2的流量为4sccm～8sccm、N2的流量为60sccm～100sccm、C4F8的流量为5sccm～15sccm。第一次刻蚀的压力为50毫托、刻蚀时间为6秒～12秒。所述第一次刻蚀至残留1/2～2/3厚度的碳氮化硅层。
可选的，所述第二次刻蚀气体中Ar的流量为500sccm～700sccm、N2的流量为80sccm～120sccm、C4F8的流量为5sccm～15sccm。第二次刻蚀的压力为50毫托、刻蚀时间为10秒～18秒。所述第二次刻蚀至残留1/3厚度的碳氮化硅层。
可选的，所述形成氧化硅保护层的步骤包括：用化学气相沉积法在低介电常数介质层上形成聚乙烯硅；在380℃～420℃的高温下通入氧气进行反应分解。
与现有技术相比，本发明具有以下优点：将碳氮化硅层的厚度增加为425埃～475埃；并且在形成金属布线沟槽过程时，采用两次刻蚀，其中第一次刻蚀至留下厚度为1/2～2/3厚度的碳氮化硅层，第二刻蚀至残留1/3厚度的碳氮化硅层。通过增加厚度和分两次刻蚀，能很好的控制碳氮化硅层刻蚀至预定厚度而不被刻穿，有效防止器件内产生漏电流，提高器件电性能。
附图说明
图1至图2是金属布线工艺中形成金属布线通孔的示意图；
图3是本发明形成金属布线的具体实施方式流程图；
图4至图9是本发明金属布线工艺的实施例示意图。
具体实施方式
本发明在形成金属布线的工艺流程如下：执行步骤S11，在半导体衬底上形成碳氮化硅层，所述碳氮化硅层的厚度为425埃～475埃。
所述碳氮化硅层的作用为刻蚀形成金属布线通孔过程中作为刻蚀阻挡层。
执行步骤S12，在碳氮化硅层上依次形成低介电常数介质层、氧化硅保护层。
位于碳氮化硅层上厚度为4000埃～4300埃的低介电常数介质层的作用为隔绝金属线并且有较低的介电常数；位于低介电常数介质层上厚度为500埃～520埃的氧化硅保护层的作用为保护低介电常数介质层。
所述形成氧化硅保护层的步骤具体包括：用化学气相沉积法在低介电常数介质层上形成聚乙烯硅；在380℃～420℃的高温下通入氧气进行反应分解。
执行步骤S13，在氧化硅保护层上形成图案化光刻胶层，定义通孔图形。
执行步骤S14，以图案化光刻胶层为掩膜，沿通孔图形对氧化硅保护层、低介电常数介质层和碳氮化硅层进行第一次刻蚀，所述第一次刻蚀气体为Ar、O2、N2和C4F8。
所述第一次刻蚀气体中Ar的流量为600sccm、O2的流量为6sccm、N2的流量为80sccm、C4F8的流量为9sccm。第一次刻蚀的压力为50毫托、刻蚀时间为9秒。所述第一次刻蚀至残留1/2～2/3厚度的碳氮化硅层。
执行步骤S15，以图案化光刻胶层为掩膜，沿通孔图形对氧化硅保护层、低介电常数介质层和碳氮化硅层进行第二次刻蚀，形成金属布线通孔，所述第二次刻蚀气体为Ar、N2和C4F8。
所述第二次刻蚀气体中Ar的流量为600sccm、N2的流量为100sccm、C4F8的流量为9sccm。第二次刻蚀的压力为50毫托、刻蚀时间为14秒。所述第二次刻蚀至残留1/3厚度的碳氮化硅层。
执行步骤S16，进行后续金属布线工艺。
本发明的目的为将碳氮化硅层的厚度增加为425埃～475埃；并且在形成金属布线沟槽过程时，采用两次刻蚀，其中第一次刻蚀至留下厚度为1/2～2/3厚度的碳氮化硅层，第二刻蚀至残留1/3厚度的碳氮化硅层。通过增加厚度和分两次刻蚀，能很好的控制碳氮化硅层刻蚀至预定厚度而不被刻穿，有效防止器件内产生漏电流，提高器件电性能。
下面结合附图对本发明的具体实施方式做详细的说明。
如图4所示，提供一半导体衬底100，所述半导体衬底100具有隔离结构及位于隔离结构间的有源区，所述有源区上形成有诸如晶体管、电容器等半导体器件和金属连线。随后，用化学气相沉积法在半导体衬底100上形成厚度为425埃～475埃的碳氮化硅层102，优选厚度为450埃，所述碳氮化硅层102的作用为通孔刻蚀的阻挡层。用化学气相沉积法在碳氮化硅层102上形成厚度为4000埃～4300埃的低介电常数介质层104，其中，低介电常数介质层104的优选厚度为4050埃；所述低介电常数介质层104的作用为隔绝金属布线。在低介电常数介质层104上形成厚度为500埃～520埃的氧化硅保护层106，所述氧化硅保护层106的材料为正硅酸乙酯，其作用为保护低介电常数介质层104免受后续工艺的影响。
本实施例中，当氧化硅保护层106的材料为正硅酸乙酯时，其形成步骤具体包括：用化学气相沉积法在低介电常数介质层104上形成聚乙烯硅；然后，在380℃～420℃的高温下通入氧气进行反应分解。在通入氧气反应的工艺条件为压力7.5托、高功率为600W～800W、四乙基硅酸气体的流量为1.2g/m～2.0g/m、氦气流量为4000sccm、氧气流量为3500sccm～4500sccm、反应时间为20秒。
将碳氮化硅层102的厚度增加为425埃～475埃，在后续刻蚀过程中不容易被刻穿。
再参考图4，用旋涂法在氧化硅保护层106上形成光刻胶层108，经过曝光显影工艺后，定义出金属布线通孔图形109。
如图5所示，以光刻胶层108为掩膜，沿金属布线通孔图形对氧化硅保护层106、低介电常数介质层104和碳氮化硅层102进行第一次刻蚀至残留1/2～2/3厚度的碳氮化硅层102。
本实施例中，所述第一次刻蚀采用的是干法刻蚀法，刻蚀气体为Ar、O2、N2和C4F8。其中Ar的流量为500sccm～700sccm、O2的流量为4sccm～8sccm、N2的流量为60sccm～100sccm、C4F8的流量为5sccm～15sccm。第一次刻蚀的压力为50毫托、刻蚀时间为6秒～12秒。作为一个优选的方案，Ar作为载气体的流量为600sccm、O2的流量为6sccm、N2的流量为80sccm、C4F8的流量为9sccm，刻蚀所需的压力为50毫托、刻蚀时间为9秒。
如图6所示，继续以光刻胶层为掩膜，沿金属布线通孔图形对氧化硅保护层106、低介电常数介质层104和碳氮化硅层102进行第二次刻蚀至残留1/3厚度的碳氮化硅层102，形成金属布线通孔112。
接着，去除光刻胶层。
本实施例中，所述第二次刻蚀采用的是干法刻蚀法，刻蚀气体为Ar、N2和C4F8。所述第二次刻蚀气体中Ar的流量为500sccm～700sccm、N2的流量为80sccm～120sccm、C4F8的流量为5sccm～15sccm。第二次刻蚀的压力为50毫托、刻蚀时间为10秒～18秒。作为优选的方案，所述第二次刻蚀气体中Ar的流量为600sccm、N2的流量为100sccm、C4F8的流量为9sccm，刻蚀所需的压力为50毫托、刻蚀时间为14秒。
如图7所示，用液态有机物旋转沉积方法在氧化硅保护层106上形成底部抗反射层114，且将底部抗反射层114填充满金属布线通孔；其中，底部抗反射层114在氧化硅保护层106上的厚度为1600埃～2000埃，优选厚度为1800埃。
本实施例中，所述底部抗反射层114分两次形成，其优势在于能更好地填充金属布线通孔，且使填充后的底部抗反射层114表面平坦。
继续参考图7，用化学气相沉积法在底部抗反射层114上形成厚度为1200埃～1250埃的低温氧化硅层116，其优选厚度为1220埃；所述低温所指的温度为200℃～230℃，形成低温氧化硅层116的作用为防止碳氮化硅层102中的氮对后续光刻胶层产生影响；于低温氧化硅层116上旋涂光刻胶层118，经过曝光显影工艺后，定义出与金属布线通孔位置对应的金属布线沟槽图形120。
参考附图8，在氧化硅保护层106、低介电常数介质层104和碳氮化硅层102内形成金属布线沟槽122。具体形成工艺如下：以光刻胶层为掩膜，沿金属布线沟槽图形刻蚀低温氧化硅层至露出底部抗反射层，形成第一沟槽图形；所述刻蚀方法为干法刻蚀法。接着，灰化法去除光刻胶层。以低温氧化硅层为掩膜，沿第一沟槽图形刻蚀底部抗反射层至露出氧化硅保护层106，形成第二沟槽图形。用干法刻蚀方法将低温氧化硅层去除后，以底部抗反射层为掩膜，沿第二沟槽图形刻蚀氧化硅保护层106、低介电常数介质层104和部分碳氮化硅层102，形成金属布线沟槽122。接着，去除底部抗反射层。
如图9所示，在氧化硅保护层106上形成金属导电层且将金属导电层填充满金属布线沟槽及金属布线通孔内；用化学机械抛光法平坦化金属导电层至露出氧化硅保护层106，形成导电插塞124；接着，用化学气相沉积法或溅镀法于氧化硅保护层106上形成金属布线层126，且金属布线层126覆盖导电插塞124。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (8)
1.一种金属布线的制作方法，其特征在于，包括：
在半导体衬底上形成碳氮化硅层，所述碳氮化硅层的厚度为425埃～475埃；
在碳氮化硅层上依次形成低介电常数介质层、氧化硅保护层；
在氧化硅保护层上形成图案化光刻胶层，定义通孔图形；
以图案化光刻胶层为掩膜，沿通孔图形对氧化硅保护层、低介电常数介质层和碳氮化硅层进行第一次刻蚀，所述第一次刻蚀气体为Ar、O2、N2和C4F8；
以图案化光刻胶层为掩膜，沿通孔图形对氧化硅保护层、低介电常数介质层和碳氮化硅层进行第二次刻蚀，形成金属布线通孔，所述第二次刻蚀气体为Ar、N2和C4F8；
进行后续金属布线工艺。
2.根据权利要求1所述的金属布线的制作方法，其特征在于，所述第一次刻蚀气体中Ar的流量为500sccm～700sccm、O2的流量为4sccm～8sccm、N2的流量为60sccm～100sccm、C4F8的流量为5sccm～15sccm。
3.根据权利要求2所述的金属布线的制作方法，其特征在于，第一次刻蚀的压力为50毫托、刻蚀时间为6秒～12秒。
4.根据权利要求1所述的金属布线的制作方法，其特征在于，所述第一次刻蚀至残留1/2～2/3厚度的碳氮化硅层。
5.根据权利要求1所述的金属布线的制作方法，其特征在于，所述第二次刻蚀气体中Ar的流量为500sccm～700sccm、N2的流量为80sccm～120sccm、C4F8的流量为5sccm～15sccm。
6.根据权利要求5所述的金属布线的制作方法，其特征在于，第二次刻蚀的压力为50毫托、刻蚀时间为10秒～18秒。
7.根据权利要求1所述的金属布线的制作方法，其特征在于，所述第二次刻蚀至残留1/3厚度的碳氮化硅层。
8.根据权利要求1所述的金属布线的制作方法，其特征在于，所述形成氧化硅保护层的步骤包括：
用化学气相沉积法在低介电常数介质层上形成聚乙烯硅；
在380℃～420℃的高温下通入氧气进行反应分解。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100544048A CN101937866B (zh) | 2009-07-03 | 2009-07-03 | 金属布线的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100544048A CN101937866B (zh) | 2009-07-03 | 2009-07-03 | 金属布线的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101937866A true CN101937866A (zh) | 2011-01-05 |
| CN101937866B CN101937866B (zh) | 2012-07-11 |
Family
ID=43391107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100544048A Expired - Fee Related CN101937866B (zh) | 2009-07-03 | 2009-07-03 | 金属布线的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101937866B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108257862A (zh) * | 2016-12-28 | 2018-07-06 | 株式会社日立国际电气 | 半导体器件的制造方法、衬底处理装置及存储介质 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6136691A (en) * | 1998-05-26 | 2000-10-24 | Taiwan Semiconductor Manufacturing Corporation | In situ plasma clean for tungsten etching back |
| JP5103006B2 (ja) * | 2006-11-16 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2009
- 2009-07-03 CN CN2009100544048A patent/CN101937866B/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108257862A (zh) * | 2016-12-28 | 2018-07-06 | 株式会社日立国际电气 | 半导体器件的制造方法、衬底处理装置及存储介质 |
| CN108257862B (zh) * | 2016-12-28 | 2022-10-25 | 株式会社国际电气 | 半导体器件的制造方法、衬底处理装置及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101937866B (zh) | 2012-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7378343B2 (en) | Dual damascence process utilizing teos-based silicon oxide cap layer having reduced carbon content | |
| CN102082114B (zh) | 双大马士革结构的形成方法 | |
| TW201941362A (zh) | 製作積體電路裝置的方法 | |
| CN101937863B (zh) | 金属布线的制作方法 | |
| US9449869B2 (en) | Method for fabricating interconnect structure | |
| CN101937866B (zh) | 金属布线的制作方法 | |
| CN102054762B (zh) | 双镶嵌结构的形成方法、半导体结构 | |
| CN104425222A (zh) | 图形化方法 | |
| CN101295665A (zh) | 一种喇叭状接触的制作方法 | |
| CN101192513A (zh) | 金属-绝缘体-金属电容器及其制造方法 | |
| CN103107125B (zh) | 半导体器件及其形成方法 | |
| CN103515308B (zh) | 铜内连结构及其制造方法 | |
| US20040121604A1 (en) | Method of etching a low-k dielectric layer | |
| CN101996929B (zh) | 双镶嵌结构的形成方法及半导体结构 | |
| JP2004241759A (ja) | 半導体素子の金属配線形成方法 | |
| CN103165515B (zh) | 半导体器件的制作方法 | |
| CN101958277B (zh) | 金属布线沟槽的形成方法 | |
| KR100859474B1 (ko) | 반도체 소자의 제조 방법 | |
| US11658023B2 (en) | Method for forming semiconductor structure | |
| JPH10340952A (ja) | 集積回路の多層配線形成方法 | |
| JP4338748B2 (ja) | 半導体装置の製造方法 | |
| KR100743660B1 (ko) | 반도체 소자의 제조방법 | |
| KR100532748B1 (ko) | 반도체 소자의 금속 배선층 제조 방법 | |
| KR20030056917A (ko) | 반도체 장치의 커패시터의 제조방법 | |
| KR20050032435A (ko) | 반도체소자의 플러그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120711 Termination date: 20200703 |