KR100418093B1 - 반도체 소자의 콘택 형성 방법 - Google Patents

반도체 소자의 콘택 형성 방법 Download PDF

Info

Publication number
KR100418093B1
KR100418093B1 KR10-2001-0082464A KR20010082464A KR100418093B1 KR 100418093 B1 KR100418093 B1 KR 100418093B1 KR 20010082464 A KR20010082464 A KR 20010082464A KR 100418093 B1 KR100418093 B1 KR 100418093B1
Authority
KR
South Korea
Prior art keywords
contact
contact hole
forming
oxide film
high temperature
Prior art date
Application number
KR10-2001-0082464A
Other languages
English (en)
Other versions
KR20030052479A (ko
Inventor
김태경
유춘근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0082464A priority Critical patent/KR100418093B1/ko
Publication of KR20030052479A publication Critical patent/KR20030052479A/ko
Application granted granted Critical
Publication of KR100418093B1 publication Critical patent/KR100418093B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Abstract

본 발명은 고집적 반도체 소자의 콘택 형성 방법에 관한 것으로, 특히 고온 산화막과 CMP공정을 응용하여 극소 사이즈의 콘택을 형성함으로써 초고집적 반도체 소자의 접촉 저항을 안정적으로 확보할 수 있는 고집적 반도체 소자의 콘택 형성 방법을 제공한다.

Description

반도체 소자의 콘택 형성 방법{Method of forming a contact of semiconductor device}
본 발명은 고집적 소자의 콘택 형성 방법에 관한 것으로, 극소 사이즈의 콘택 홀을 형성함으로써 고집적 반도체 소자의 접촉 저항을 안정적으로 확보하여 소자의 신뢰성 향상, 동작 속도의 향상 및 수율 향상을 할 수 있는 고집적 소자의 콘택 형성 방법에 관한 것이다.
종래 반도체 소자의 집적도가 증가함에 따라 배선 폭이 감소됨과 동시에 콘택 홀의 크기도 감소되었다.
도 1a는 종래 기술에 따른 1회의 금속 콘택을 수행한 단면도이다.
도 1을 참조하면, 제 1 층간 절연막(1)을 증착한 후 콘택 마스크(contact mask)를 이용하여 식각함으로써 제 1 콘택 홀(contact hall)이 형성된다. 상기 콘택 홀에 제 1 금속층(2)을 매립함으로서 콘택이 이루어진다. 하지만 고집적화로 인한 종횡 비(aspect ratio)의 증가로 인하여 한번의 콘택 마스크를 이용한 식각공정으로는 수직적인 콘택 홀이 형성되기 어렵다. 이로 인해 두 번의 공정을 수행하여종횡 비를 줄이는 공정이 수행 되게 되었다.
도 1b는 종래 기술에 따른 2회의 금속 콘택을 수행한 단면도이다.
도 1b를 참조하면, 제 1 층간 절연막(1)을 증착한 후 콘택 마스크를 이용하여 식각함으로써 제 1 콘택 홀이 형성된다. 상기 제 1 콘택 홀에 제 1 금속층(2)을 매립한다. 다음으로 상기 제 1 층간 절연막(1)과 제 1 금속층(2)으로 매립된 제 1 콘택 홀 상부에 제 2 층간 절연막(3)을 증착한 후 콘택 마스크를 이용하여 식각함으로써 제 2 콘택 홀이 형성된다. 상기 제 2 콘택 홀에 제 2 금속층(4)을 매립함으로서 콘택이 이루어진다.
상기의 방법은 고집적화로 인한 종횡 비를 낮출 수 있어 기판과 수직인 콘택 홀을 형성할 수 있지만 제 1 및 제 2 금속층의 오버레이(Overlay)로 인해 접촉 저항이 증가하고 미스얼라인(Misalign)으로 인한 단선의 위험이 있다.
도 1c는 종래 기술에 따른 2회의 금속 콘택시 랜딩 패드를 삽입한 단면도이다.
도 1c를 참조하면, 제 1 층간 절연막(1)을 증착한 후 콘택 마스크를 이용하여 식각함으로써 제 1 콘택 홀이 형성된다. 상기 제 1 콘택 홀에 제 1 금속(2)층을 매립한다. 상기 제 1 층간 절연막(1)과 제 1 금속층(2)으로 매립된 제 1 콘택 홀 상부에 넓은 금속판인 랜딩패드(5)를 형성한다. 상기 제 1 층간 절연막(1)과 랜딩패드(5) 상부에 제 2 층간 절연막(3)을 증착한 후 콘택 마스크를 이용하여 식각함으로써 제 2 콘택 홀이 형성된다. 상기 제 2 콘택 홀에 제 2 금속층(4)을 매립함으로서 콘택이 이루어진다.
이처럼 2번의 금속 콘택과 랜딩패드를 이용하여 반도체 소자의 집적화로 인한 배선 폭 및 콘택 홀의 폭의 감소에 의한 콘택의 어려움을 해소하였다. 하지만 오히려 이러한 공정은 집적도가 증가함에 따라 접촉저항이 크게 증가할 수 있는 요인으로 작용하게 되었다. 또한 일반적으로 층간 절연막을 목적에 따라 특성이 다른 여러 층으로 형성한다. 이로 인하여 고단차의 층간 절연막을 식각하여 더욱 작은 사이즈의 콘택 홀을 형성하기 위해서는 더욱 우수한 장비가 요구되고, 공정의 반복 및 추가로 인해 수율 향상에 전혀 도움이 되지 않는다.
따라서 본 발명은 상술한 단점을 해소할 수 있는 반도체 소자의 콘택 형성 방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 극소 사이즈의 콘택 홀을 형성함으로 안정적인 접촉 저항을 확보하여 소자의 신뢰성 향상, 동작 속도 향상 및 수율 향상을 할 수 있는 반도체 소자를 제공하는데 있다.
본 발명의 특징에 의하면, 고온 산화막의 증착 두께를 조절하여 다양한 크기의 콘택을 형성 할 수 있다.
도 1a는 종래 기술에 따른 1회의 금속 콘택을 수행한 단면도.
도 1b는 종래 기술에 따른 2회의 금속 콘택을 수행한 단면도.
도 1c는 종래 기술에 따른 2회의 금속 콘택시 랜딩 패드를 삽입한 단면도 .
도 2a내지 2f는 본 발명에 따른 콘택을 형성한 후 금속 콘택을 수행하는 과정의 단면도.
도 3a 내지 3c는 본 발명에 따른 마스크와 에칭 공정을 통하여 형성된 제 1 콘택 홀의 SEM 사진.
도 4a 내지 4c는 본 발명에 따른 고온 산화막을 증착하여 제 2 콘택 홀을 형성한 상태를 나타내는 SEM 사진.
도 5a 내지 5c는 본 발명에 따른 확산 방지막 및 금속 배선 층을 증착한 상태를 나타내는 SEM사진.
<도면의 주요 부분에 대한 부호의 설명>
1, 3, 11 : 층간 절연막 2, 4, 17 : 금속
5 : 랜딩 패드 12, 14 : 콘택 홀
13 : 고온 산화막 15 : 포토레지스트
16 : 확산방지막
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 콘택 형성방법은 기판상에 층간 절연막을 형성한 후 소정의 식각 공정을 통하여 제 1 콘택 홀을형성하는 단계, 전체구조 상부에 고온 산화막을 형성하여 제 2 콘택 홀을 형성하는 단계, 포토레지스트를 증착후 상기 층간 절연막이 노출되도록 화학적 기계적 연마를 실시하는 단계, 상기 제 2 콘택 홀 내부의 상기 포토레지스트와 하부의 상기 고온 산화막의 일부를 제거하고 확산 방지 막과 금속 배선층을 순차로 증착하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 콘택 형성 방법을 제공한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 2a내지 2f는 본 발명에 따른 콘택을 형성한 후 금속 콘택을 수행하는 과정의 단면도이다.
도 2a를 참조하면, 하부 기판을 보호하기 위한 층간 절연막(11)이 증착되고, 상기 층간 절연막(11)을 마스크와 에칭 공정을 통하여 타겟보다 큰 사이즈인 약 0.25 내지 0.40㎛의 폭을 갖는 제 1 콘택 홀(12)을 형성한다.
상기의 층간 절연막(11)은 저유전율의 절연막을 사용하는데 일반적으로 산화막이 사용된다. 상기의 산화막은 스핀 코팅 증착법(Spin coating deposition)이나, 프라즈마 화학 기상 증착법(Plasma chemical vapor deposition) 또는 노형(Furnace)에서 저온으로 증착된다. 상기 층간 절연막(11)의 일부를 제거하기 위하여 에칭 공정을 수행시 C5F8을 20:1의 비율로 하는 에칭 가스가 이용된다.
도 3a 내지 3c는 본 발명에 따른 마스크와 에칭 공정을 통하여 형성된 제 1 콘택 홀의 SEM 사진이다.
도 3a는 상기 층간 절연막(11)을 0.25㎛의 폭으로 16000Å의 깊이 까지 식각하여 상기 제 1 콘택 홀(12)이 형성되었다. 도 3b는 상기 층간 절연막(11)을 0.30㎛의 폭으로 16000Å의 깊이 까지 식각하여 상기 제 1 콘택 홀(12)이 형성되었다. 도 3c는 상기 층간 절연막(11)을 0.40㎛의 폭으로 16000Å의 깊이 까지 식각하여 상기 제 1 콘택 홀(12)을 형성되었다.
도 2b를 참조하면, 전체 구조 상부에 스텝 커버리지(Step coverage)가 우수한 고온 산화막(High temperature oxide)(13)을 일정 두께 증착하여 약 0.05 내지 0.30㎛의 폭을 갖는 제 2 콘택 홀(14)이 형성된다.
상기 고온 산화막(13)은 600 내지 830℃의 온도 와 DCS 및 N2O 기반에서 250 내지 400mT의 압력상태인 노형에서 고온으로 증착된다. 이때 상기 고온 산화막(13)이 증착 되면서 콘택 입구가 볼록한 경상면의 형태가 되어 후속 배선 공정에서 단락을 유발할 수 있는 원인이 된다. 그러므로 상기의 볼록한 경사면을 제거하여야 한다.
도 4a 내지 4c는 본 발명에 따른 고온 산화막을 증착하여 제 2 콘택 홀을 형성한 상태를 나타내는 SEM 사진이다.
도 4a는 제 1 콘택 홀(12)을 포함한 전체 구조 상부에 고온 산화막(13)을 증착하여 17500Å의 높이와 0.13 내지 0.19㎛의 폭을 갖는 제 2 콘택 홀(14)이 형성된 사진이다. 도 4b는 제 1 콘택 홀(12)을 포함한 전체 구조 상부에 고온 산화막(13)을 증착하여 17500Å의 높이와 0.21 내지 0.24㎛의 폭을 갖는 제 2 콘택 홀(14)이 형성된 사진이다. 도 4c는 제 1 콘택 홀(12)을 포함한 전체 구조 상부에 고온 산화막(13)을 증착하여 17500Å의 높이와 0.32 내지 0.35㎛의 폭을 갖는 제 2 콘택 홀(14)이 형성된 사진이다.
도 2c를 참조하면, 상기 제 2 콘택 홀(14)을 포함한 전체 구조 상부에 포토레지스트(Photoresist)(15)가 코팅된다. 상기 제 2 콘택 홀(14)안이 매립되도록 12 내지 60 CP의 점도인 상기 포토레지스트(15)가 3 내지 12 ㎛의 두께로 형성된다.
도 2d를 참조하면, 상기 층간 절연막(11) 상부의 상기 포토레지스트(15)와 상기 고온 산화막(13)을 CMP공정을 통해 순차적으로 제거하여 콘택 입구를 평탄화 한다. 상기 CMP공정은 상기 층간 절연막(11)을 식각 정지층으로 50 내지 300㎚ 크기의 실리카(Silica), 알루미나(Alumina), 세리아(Seria)와 같은 연마제가 첨가된 pH 8 내지 11의 슬러리(Slurry)를 이용하여 수행된다.
도 2e를 참조하면, 상기 제 2 콘택 홀(14) 내부의 상기 포토레지스트(15)를 제거하고 후속 세정공정으로 상기 제 2 콘택 홀(14) 내부를 클리닝(Cleaning)한 후 RF에칭을 수행하여 하부의 상기 고온 산화막(13)의 일부를 제거함으로써 상기 제 2 콘택 홀(14)이 하부 기판과 접촉된다. 상기 후속 세정 공정시 HF나 NH4F 또는 EG를 포함하는 용제(Solution) 및 솔벤트(Solvent)를 포함한 세정 용액으로 상기 제 2 콘택 홀(14) 내부를 클리닝한다.
도 2f를 참조하면, 상기 전체 구조 상부에 확산 방지막(16) 및 금속 배선층(17)을 증착함으로써 하부 기판과 금속 접촉된다. 이때 확산 방지막(17)은 스텝 커버리지가 우수한 유기 화학 기상 증착방식의 확산 방지 금속인 Ti/TiN을 이용하여 형성되고, 금속 배선층(18)은 W, Al, Cu그리고 TiN을 화학 기상 증착법에 의해 형성된다.
도 5a 내지 5c는 본 발명에 따른 확산 방지막 및 금속 배선 층을 증착한 상태를 나타내는 SEM사진이다.
도 5a 또는 5b는 콘택 홀 폭이 약 0.30㎛이고 확산 방지막으로 MOCVD방식의 TiN을 100Å 증착하고 금속층으로 300Torr의 텅스텐을 5000Å층착한 SEM사진이다.
도 5c는 콘택 홀 폭이 약 0.40㎛이고 확산 방지막으로 MOCVD방식의 TiN을 100Å 증착하고 금속층으로 300Torr의 텅스텐을 5000Å증착한 SEM사진이다.
이와 같이 본 발명에 의한 고집적 반도체 소자의 콘택 형성 방법은 고온 산화막을 증착하여 극소 사이즈의 콘택 홀을 형성한 후 마스킹과 CMP공정을 통하여 고단자 및 미세 콘텍 홀을 형성할 수 있다.
또한 공정상의 복잡과 반복을 피할 수 있으며 고온 산화막의 증착 두께를 조절하여 다양한 크기의 콘택 홀을 형성할 수 있다.
또한 고집적 반도체 소자에서 안정적인 접촉 저항을 확보할 수 있어서 소자의 신뢰성 향상, 동작 속도의 향상 및 수율을 향상 할 수 있다.

Claims (12)

  1. 기판 상에 층간 절연막을 형성한 후 소정의 식각 공정을 통하여 제 1 콘택 홀을 형성하는 단계;
    전체구조 상부에 고온 산화막을 형성하여 제 2 콘택 홀을 형성하는 단계;
    포토레지스트를 증착후 상기 층간 절연막이 노출되도록 화학적 기계적 연마를 실시하는 단계; 및
    상기 제 2 콘택 홀 내부의 상기 포토레지스트와 하부의 상기 고온 산화막의 일부를 제거하고 확산 방지 막과 금속 배선층을 순차로 증착하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 콘택 형성 방법.
  2. 제 1항에 있어서,
    상기 층간 절연막으로 저유전율 절연막이 사용되는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법.
  3. 제 1항에 있어서,
    상기 층간 절연막으로 산화막이 사용되는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법.
  4. 제 2항 또는 제 3항에 있어서,
    상기 저유전유 절연막 및 상기 산화막은 스핀 코팅 증착법이나, 프라즈마 화학 기상 증착법 또는 노형에서 저온으로 증착되는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법.
  5. 제 1항에 있어서,
    상기 층간 절연막에 대한 식각공정은 C5F8을 주 식각 가스로 하여 20:1의 선택비로 식각하는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법.
  6. 제 1항에 있어서,
    상기 제 1 콘택 홀은 약 0.25 내지 0.40㎛의 폭으로 목표보다 큰 사이즈의 홀을 형성하는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법.
  7. 제 1항에 있어서,
    상기 고온 산화막은 600 내지 830℃의 온도 와 DCS 및 N2O 기반에서 250 내지 400mT의 압력상태인 노형에서 고온으로 증착하는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법.
  8. 제 1항에 있어서,
    상기 고온 산화막은 상기 제 2 콘택 홀의 폭이 0.05 내지 0.30㎛가 되도록 증착되는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법.
  9. 제 1항에 있어서,
    상기 포토레지스트가 점도가 12 내지 60 CP의 것을 3 내지 12㎛의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법.
  10. 제 1항에 있어서,
    상기 화학적 기계적 연마는 50 내지 300㎚ 크기의 실리카, 알루미나, 세리아와 같은 연마제가 첨가된 pH 8 내지 11의 슬러리를 이용하여 수행되는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법.
  11. 제 1항에 있어서,
    상기 제 2 콘택 홀 내부의 상기 포토레지스트와 하부의 상기 고온 산화막의 일부는 HF나 NH4F 또는 EG를 포함하는 용제 및 솔벤트를 포함한 세정 용액으로 클리닝한 후 RF 에칭을 수행하여 제거하는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법
  12. 제 1항에 있어서,
    상기 확산 방지막은 스텝 커버리지가 우수한 유기 화학 기상 증착방식의 Ti/TiN을 이용하여 형성되고, 상기 금속 배선층은 W, Al, Cu그리고 TiN을 화학 기상 증착법에 의해 형성는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법.
KR10-2001-0082464A 2001-12-21 2001-12-21 반도체 소자의 콘택 형성 방법 KR100418093B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0082464A KR100418093B1 (ko) 2001-12-21 2001-12-21 반도체 소자의 콘택 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0082464A KR100418093B1 (ko) 2001-12-21 2001-12-21 반도체 소자의 콘택 형성 방법

Publications (2)

Publication Number Publication Date
KR20030052479A KR20030052479A (ko) 2003-06-27
KR100418093B1 true KR100418093B1 (ko) 2004-02-14

Family

ID=29577244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0082464A KR100418093B1 (ko) 2001-12-21 2001-12-21 반도체 소자의 콘택 형성 방법

Country Status (1)

Country Link
KR (1) KR100418093B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH104138A (ja) * 1996-06-14 1998-01-06 Nec Corp 半導体装置およびその製造方法
JPH10116904A (ja) * 1996-10-11 1998-05-06 Sony Corp 半導体装置の製造方法
KR20000027444A (ko) * 1998-10-28 2000-05-15 윤종용 반도체 메모리 장치의 콘택홀 형성방법
KR20010096862A (ko) * 2000-04-15 2001-11-08 윤종용 반도체 소자의 셀프 얼라인 콘택 식각 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH104138A (ja) * 1996-06-14 1998-01-06 Nec Corp 半導体装置およびその製造方法
JPH10116904A (ja) * 1996-10-11 1998-05-06 Sony Corp 半導体装置の製造方法
KR20000027444A (ko) * 1998-10-28 2000-05-15 윤종용 반도체 메모리 장치의 콘택홀 형성방법
KR20010096862A (ko) * 2000-04-15 2001-11-08 윤종용 반도체 소자의 셀프 얼라인 콘택 식각 방법

Also Published As

Publication number Publication date
KR20030052479A (ko) 2003-06-27

Similar Documents

Publication Publication Date Title
US6627557B2 (en) Semiconductor device and method for manufacturing the same
KR100717698B1 (ko) 반도체 장치의 제조 방법
US20080182405A1 (en) Self-aligned air-gap in interconnect structures
EP1333483A1 (en) Method of etching dual damascene structure
KR20020085722A (ko) 반도체 소자의 연결 배선 형성 방법
KR100899060B1 (ko) 평탄화 방법 및 전해 연마의 조합을 이용한 반도체 구조형성 방법
KR100333382B1 (ko) 반도체 장치의 다층금속배선 형성방법
US6114233A (en) Dual damascene process using low-dielectric constant materials
JP2000323479A (ja) 半導体装置およびその製造方法
US6864177B2 (en) Method for manufacturing metal line contact plug of semiconductor device
KR100419021B1 (ko) 반도체소자의 구리 배선 제조방법
US6743725B1 (en) High selectivity SiC etch in integrated circuit fabrication
KR100780680B1 (ko) 반도체 소자의 금속배선 형성방법
KR100418093B1 (ko) 반도체 소자의 콘택 형성 방법
KR20040101008A (ko) 반도체 장치의 제조 방법
KR20000044892A (ko) 반도체 소자의 금속 배선 형성 방법
KR20040093565A (ko) 반도체 소자의 제조방법
KR20030052482A (ko) 반도체 소자의 트랜치 형성 방법
US6284645B1 (en) Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process
KR100702791B1 (ko) 반도체 소자의 제조 방법
KR100732308B1 (ko) 반도체소자의 화학적 기계적 연마방법
US6720276B2 (en) Methods of forming spin on glass layers by curing remaining portions thereof
CN117976614A (zh) 半导体器件的形成方法
KR100324020B1 (ko) 반도체소자의금속배선형성방법
KR100406733B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee