KR100702791B1

KR100702791B1 - 반도체 소자의 제조 방법

Info

Publication number: KR100702791B1
Application number: KR1020050132289A
Authority: KR
Inventors: 서보민
Original assignee: 동부일렉트로닉스 주식회사
Priority date: 2005-12-28
Filing date: 2005-12-28
Publication date: 2007-04-03

Abstract

금속 배선의 결함을 방지할 수 있는 반도체 소자의 제조 방법이 개시된다.

본 발명은 소정의 소자를 갖는 반도체 기판 상에 절연막을 형성하고, 절연막을 선택적으로 식각하여 홀을 형성하고, 홀을 포함한 절연막 상에 금속층을 형성하고, 산화 공정을 이용하여 금속층을 산화하며, 환원 공정을 이용하여 산화된 금속층을 환원하여 홀 내에 금속 배선을 형성하여 이루어진다.

따라서 본 발명은 화학적 기계적 연마(CMP) 공정을 사용하지 않음으로 해서 금속 배선의 결함을 방지할 수 있다.

반도체 소자, 금속 배선, 구리, 다마신, 결함, 산화, 환원

Description

반도체 소자의 제조 방법{Method of manufacturing semiconductor device}

도 1a 내지 도 1e는 다마신 공정에 의한 반도체 소자의 제조 과정을 도시한 단면도.

도 2a 내지 도 2g는 본 발명에 따른 반도체 소자의 제조 과정을 도시한 단면도.

본 발명은 반도체 소자에 관한 것으로, 특히 금속 배선의 결함을 방지할 수 있는 반도체 소자의 제조 방법에 관한 것이다.

반도체의 고성능화, 고집적화에 따라 디바이스 설계 및 제조에 있어서, 다층배선구조가 필수적으로 요구되고 있다.

이러한 다층배선구조에서는 절연막 형성, 금속배선 증착 등 하나의 공정이 끝난 후 사진 식각 공정 등의 다음 공정을 용이하게 진행하기 위해 베이스층(base layer)을 평탄화하는 화학적 기계적 연마(Chemical Mechanical Polishing) 공정이 필요하다. 이때 연마작용 및 연마효율을 향상시키기 위해서는 슬러리가 반드시 사용되어야 한다. 일반적으로 화학적 기계적 연마는 화학액과 연마입자로 구성된 슬러리(Slurry)의 화학적 작용과, 연마기의 기계적 작용의 조합에 의해 수행된다. 일반적인 화학적 기계적 연마용 슬러리는 웨이퍼 표면과 패드가 접촉할 때 이 접촉면 사이의 미세한 틈 사이로 유동하여 슬러리 내부에 있는 연마제와 패드의 표면 돌기들에 의해 기계적인 작용이 이루어지고, 슬러리내의 화학 성분에 의해서 화학적인 제거작용이 이루어진다.

반도체 배선 기술에 있어서는 동작속도를 높이기 위하여 낮은 저항과 낮은 기생 커패시턴스를 가지도록 하여 반도체 소자의 RC값(저항과 커패시턴스의 곱)을 줄여주는 것이 중요하다. 구리(Cu)는 알루미늄(Al)과 비교하여 비저항이 낮다. 따라서 구리를 이용한 금속배선 공정은 반도체 디자인룰이 0.18㎛ 이하로 가면서 배선 저항과 기생 커패시턴스를 줄이기 위하여 널리 사용되고 있다.

그런데, 알루미늄 등과 같이 금속배선물질을 기판의 전면에 형성한 후 통상의 사진 식각 공정에 따라 패터닝하여 금속배선층을 형성하는 것과 달리, 구리(Cu)는 패터닝공정의 어려움으로 인하여 다른 방법으로 금속배선층을 형성하게 된다. 즉, 기판상의 층간절연막내에 미리 금속배선이 형성될 영역을 형성한 후, 이 영역에 금속배선물질을 매립하여 금속배선층을 형성하게 되며, 이를 실현하기 위해 소위 "다마신(Damascene)" 공정이 주로 사용된다.

도 1a 내지 도 1e는 다마신 공정에 의한 반도체 소자의 제조 과정을 도시한 단면도이다.

먼저, 도 1a에 도시된 바와 같이, 반도체 기판의 상부에 통상의 반도체 소자 공정을 진행하여 개별 소자가 형성된 반도체 기판의 구조물(1)을 형성하고, 반도체 기판의 구조물(1) 상에 하부절연막(2)을 형성한 다음, 하부절연막(2)을 선택적으로 식각하여 콘택홀(100)을 형성하고 텅스텐(W)을 전면증착한 후, 하부절연막(2)이 노출될 때까지 화학적기계적연마(Chemical Mechanical Polishing; CMP) 공정을 수행하여 텅스텐 플러그(3)를 형성한다.

이어서, 하부절연막(2) 및 텅스텐 플러그(3)의 상부 전면에 SiC 배리어막(4)을 300Å 두께로 증착한 후 SiC 배리어막(4) 상에 SiOC막(5)을 6000Å 두께로 증착하여 층간절연막을 형성한다.

도 1b에 도시된 바와 같이, SiOC막(5)을 선택적으로 식각하여 하부구리배선(3)을 노출시키는 트렌치(101)를 형성한다.

도 1c에 도시된 바와 같이, 트렌치(101)를 포함한 SiOC막(5)의 상부 전면에 구리의 확산 방지를 위해 TiN로 이루어진 확산방지막(6)을 300Å 두께로 증착한다.

도 1d에 도시된 바와 같이, 확산방지막(6) 상에 구리층(7)을 3500Å 두께로 형성한다.

삭제

도 1e에 도시된 바와 같이, SiOC막(5)이 노출될 때까지 구리층(7)을 화학적기계적연마 공정을 이용하여 상면을 평탄화하여 구리 배선을 형성한다.
이와 같이, 종래의 반도체 소장에서 구리 배선을 형성하기 위해서는 반드시 화학적 기계적 연마 공정이 수행되어야 한다.
하지만, 도 1에 도시된 바와 같이, 알루미나 또는 실리카와 같은 연마제를 함유하는 슬러리를 사용하여 구리층(7)에 대한 화학적 기계적 연마를 진행할 경우, 배선영역인 트렌치(101) 내에 연마제(연마 입자)가 잔류하게 되는데, 이러한 연마제는 쉽게 제거가 되지 않는 문제점이 있다. 이러한 문제점은 반도체 소자가 고집적화 될수록 더욱 심화되며, 배선만 형성하는 라인 다마신 공정보다는 배선과 콘택 플러그까지 한번에 형성하는 듀얼 다마신 공정에서 더욱 심각하다. 또한 이러한 연마제는 상기와 같은 웨이퍼의 오염뿐만 아니라, 웨이퍼의 스크래치, 소용돌이 물결 모양 발생(swirl)과 같은 결함(defect), 심할 경우에는 금속배선의 리프팅 등도 유발하기도 한다.

삭제

따라서 본 발명은 화학적 기계적 연마(CMP) 공정을 사용하지 않고도 구리 배선을 형성할 수 있으므로, 구리 배선의 오염을 방지할 수 있는 반도체 소자의 제조 방법을 제공함에 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명의 일 실시예에 따르면, 반도체 소자의 제조 방법은, 소정의 소자를 갖는 반도체 기판 상에 절연막을 형성하는 단계; 상기 절연막을 선택적으로 식각하여 홀을 형성하는 단계; 상기 홀을 포함한 상기 절연막 상에 금속층을 형성하는 단계; 산화 공정을 이용하여 상기 금속층을 산화하는 단계; 및 환원 공정을 이용하여 상기 산화된 금속층을 환원하여 상기 홀 내에 금속 배선을 형성하는 단계를 포함한다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.

도 2a 내지 도 2g는 본 발명에 따른 반도체 소자의 제조 과정을 도시한 단면도이다.

도 2a에 도시된 바와 같이, 반도체 기판(21)의 상부에 통상의 반도체 소자 공정을 진행하여 개별 소자(예컨대, NMOS 또는 PMOS 트랜지스터, CMOS 트랜지스터 등)를 형성하고, 상기 소자의 상부에 하부절연막(22)을 형성한다. 상기 하부절연막은 PMD(Pre-Metallic Dielectric)막을 의미한다.

상기 하부절연막(22)을 건식 식각 장비(예컨대, RIE 등)를 이용하여 선택적으로 식각하여 상기 소자를 국부적으로 노출시키는 콘택홀(40)을 형성한다.

상기 콘택홀(40)을 포함한 상기 하부절연막(22) 상부에 배선 재료(예컨대, W)를 전면 증착하고, 상기 하부절연막(22)이 노출될 때까지 화학적기계적연마(Chemical Mechanical Polishing; CMP) 공정을 수행하여 텅스텐 플러그(23)를 형성한다. 이에 따라, 상기 콘택홀(40) 내에는 화학적 기계적 연마(CMP) 공정에 의한 연마로 잔류하는 텅스텐으로 이루어진 텅스텐 플러그(23)가 형성된다.

하부절연막(22) 및 텅스텐 플러그(23)의 상부 전면에 SiC 배리어막(24)을 300Å 두께로 증착한 후 SiC 배리어막(24) 상에 SiOC막(25)을 6000Å 두께로 증착하여 층간절연막을 형성한다. 상기 층간절연막은 IMD(Inter-Metallic Dielectric)막을 의미한다.

도 2b에 도시된 바와 같이, SiOC막(25)을 건식 식각 장비(예컨대, RIE 등)를 이용하여 선택적으로 식각하여 텅스텐 플러그(23)를 노출시키는 트렌치(41)를 형성한다.

도 2c에 도시된 바와 같이, 상기 트렌치(41)를 포함한 SiOC막(25)의 상부 전면에 금속의 확산 방지를 위해 TiN로 이루어진 확산방지막(26)을 300Å 두께로 증착한다.

도 2d에 도시된 바와 같이, 확산방지막(26) 상에 구리층(27)을 전기도금방법을 이용하여 형성한다. 즉, 플라즈마 화학기상증착(PECVD:Plasma Enhanced Chemical Vaporation Deposition) 방법으로 구리씨드층을 1000Å의 두께로 형성한 다음, 전기도금방법을 이용하여 구리씨드층 상에 트렌치(41)를 충분히 매립하도록 3500Å 두께의 구리층(27)을 형성한다. 본 발명에서는 구리(Cu)가 사용되고 있지만, 필요에 따라 텅스텐(W), 알루미늄(Al) 등이 사용될 수도 있다.

도 2e에 도시된 바와 같이, 산화 공정(oxidation process)을 이용하여 상기 구리층(27)의 일부, 즉 SiOC막(25)의 표면의 상부를 산화시킨다. 즉, 진공이 유지된 챔버에 상기 반도체 기판(21)을 위치시키고, 산화성 가스(예컨대, O2)를 챔버 내로 주입함으로써, 상기 산화성 가스에 의해 상기 반도체 기판(21) 상의 구리층(27)이 산화된다. 이때, 상기 구리층(27)은 적어도 확산방지막(26)의 저면 위치까지 산화되는 것이 바람직하다. 즉, 상기 트렌치(41) 외의 구리층(27)의 두께를 초과하여 상기 트렌치(41) 내의 구리층(27)은 상기 확산방지막(26)의 저면 위치까지 산화될 수 있다. 이는 나중에 상기 트렌치(41) 외의 확산방지막(26)을 제거하였을 때, 상기 트렌치(41) 내의 구리층(27)의 높이가 상기 층간절연막의 높이와 동일하여지도록 하기 위해서이다.

구리와 산화성 가스와의 산화 과정은 화학식 1과 같이 표현된다.

[화학식1]

2Cu+O2→2CuO

따라서 상기 산화성 가스에 의해 산화된 구리층(27b)은 CuO로 이루어지게 된다.

산화 과정을 보다 더 활성화시키기 위해 램프(예컨대, 할로겐 램프)나 히터를 가열하여 줄 수 있다. 즉, 산화 과정 중에 램프나 히터를 이용하여 열을 가해줌 으로써, 보다 신속하게 구리층(27)이 산화될 수 있다.

산화 공정이 끝나면, 펌프를 이용하여 진공을 해제하고, 클리닝 공정을 수행하여 챔버의 이물질을 배출시킨다.

도 2f에 도시된 바와 같이, 상기 산화 공정에 사용된 동일 챔버를 이용하여 환원 공정이 수행될 수 있다. 이를 위해 상기 챔버는 산화 공정과 환원 공정을 동시에 수행할 수 있도록 산화성 가스를 공급하여 주는 제1 공급라인과 환원성 가스를 공급하여 주는 제2 공급라인을 구비할 수 있다.

이에 따라, 환원 공정(reduction process)을 이용하여 상기 산화된 구리층(27b)을 환원시켜 상기 반도체 기판(21) 상에서 이탈 또는 제거할 수 있다.

즉, 상기 챔버를 저진공으로 유지한 상태에서 환원성 가스(예컨대, H2, H2+He 등)를 주입한 다음, 고전압을 인가하여 플라즈마 방전(예컨대, RF 플라즈마)을 발생시켜, 환원성 가스를 이온화시킨다. 따라서 이와 같이 이온화된 환원성 가스가 상기 산화된 구리층(27b)과 반응하여 상기 산화된 구리층(27b)을 이탈시킨다.

산화된 구리층과 환원성 가스와의 환원 과정은 화학식 2와 같이 표현된다.

[화학식 2]

CuO+2H⁺→H2O+Cu

화학식 2에서 보듯이, 환원 공정에서는 환원이 진행되기 위해서는 환원성 가스가 플라즈마 방전에 의해 이온화되어야 한다. 예컨대, 수소 원자(H)는 플라즈마 방전에 의해 H⁺이온으로 이온화된다.

이와 같은 환원 과정에 의해 상기 산화된 구리층(27b)은 모두 제거되게 되므로, 상기 트렌치(41)의 내부에는 구리(Cu)로 이루어진 금속 배선(27a)이 형성된다. 하지만, 이러한 산화 및 환원 과정에 의해 상기 확산방지막(26)은 제거되지 않게 된다. 따라서 상기 층간절연막 상부의 확산방지막(26)을 제거해야 한다.

이를 위해, 도 2g에 도시된 바와 같이, RIE를 이용하여 상기 반도체 기판의 확산방지막(26)을 대상으로 식각하여 상기 확산방지막(26)을 제거한다. 상기 RIE를 이용하여 SiOC막(25)의 상부에 위치하는 상기 확산방지막(26)을 식각한다.

상기 금속 배선과 상기 확산방지막(26)은 식각비가 현저하게 차이가 나는 경우, 즉 상기 확산방지막(26)을 식각하기 위한 에칭 가스에 상기 확산방지막(26)이 거의 반응하지 않는 경우에는 별도의 마스크 패턴 없이 상기 반도체 기판(21)의 전 영역을 대상으로 식각을 하여도, 상기 금속 배선(27a)이 거의 반응을 하지 않으므로, 상기 금속 배선(27a)은 거의 손실되지 않고 상기 확산방지막(26)만 제거되게 된다.

따라서 본 발명은 종래의 화학적 기계적 연마(CMP) 공정을 사용하는 대신 산화 및 환원 공정에 의해 다마신 구조의 금속 배선을 형성할 수 있으므로, 종래와 같은 웨이퍼의 오염뿐만 아니라, 웨이퍼의 스크래치, 소용돌이 물결 모양 발생(swirl), 금속배선의 리프팅 등을 억제할 수 있다.

이상에서 살펴본 바와 같이, 본 발명에 의하면, 트렌치를 갖는 층간절연막 상에 구리로 이루어진 구리층이 형성되고, 상기 구리층을 대상으로 산화 공정 및 환원 공정을 수행하여, 트렌치 내에 구리(Cu)로 이루어진 금속 배선을 형성함으로써, 종래의 화학적 기계적 연마(CMP) 공정에 의한 웨이퍼의 오염뿐만 아니라, 웨이퍼의 스크래치, 소용돌이 물결 모양 발생(swirl)과 같은 결함(defect), 금속배선의 리프팅을 억제하여, 제품 신뢰도를 향상시킬 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims

소정의 소자를 갖는 반도체 기판 상에 절연막을 형성하는 단계;

상기 절연막을 선택적으로 식각하여 홀을 형성하는 단계;

상기 홀을 포함한 상기 절연막 상에 금속층을 형성하는 단계;

산화 공정을 이용하여 상기 절연막의 표면보다 상부에 존재하는 상기 금속층을 산화하는 단계; 및

환원 공정을 이용하여 상기 산화된 금속층을 환원하여 상기 홀 내에 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
제1항에 있어서, 상기 산화 공정에 사용된 가스는 산소인 것을 특징으로 하는 반도체 소자의 제조 방법.
제1항에 있어서, 상기 환원 공정에 사용된 가스는 수소 또는 수소와 헬륨의 혼합물인 것을 특징으로 하는 반도체 소자의 제조 방법.
제1항에 있어서, 상기 금속층을 형성하기 전에, 상기 홀과 상기 절연막 상에 확산방지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
제1항에 있어서, 상기 산화된 금속층을 환원한 이후에, 상기 확산방지막 중 상기 절연막 상부에 위치하는 부분을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
제1항에 있어서, 상기 금속층은 구리, 텅스텐, 알루미늄 중 어느 하나로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.