TWI507105B - 製造形成有電路圖案和導電線並經由穿孔連接電路圖案之精密pcb板之方法 - Google Patents
製造形成有電路圖案和導電線並經由穿孔連接電路圖案之精密pcb板之方法 Download PDFInfo
- Publication number
- TWI507105B TWI507105B TW102136530A TW102136530A TWI507105B TW I507105 B TWI507105 B TW I507105B TW 102136530 A TW102136530 A TW 102136530A TW 102136530 A TW102136530 A TW 102136530A TW I507105 B TWI507105 B TW I507105B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit pattern
- conductive
- conductive material
- perforation
- circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0154—Polyimide
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
- H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
本發明乃是關於一種製造形成有電路圖案和導電線並經由穿孔連接電路圖案之精密PCB板之方法,更特定地說,是關於一種製造形成有位於絕緣層之上表面和下表面之電路圖案與導電線,以連接位於絕緣層之上表面和下表面之電路圖案之方法。
圖1為根據先前技術所繪示之於形成電路圖案在傳統印刷電路板上之後連接形成於絕緣層之上下表面之電路圖案之製程的示意圖。
請參照圖1,於傳統電路板之原始材料(雙層銅薄膜)中,導電層係形成於絕緣層之兩個表面。絕緣層係為聚亞醯胺膜,而導電層係為銅膜。
接著,便進行薄化蝕刻處理。對於雙層銅薄膜而言,由於銅膜係具有某種程度上的厚度且電鍍處理係進行於穿孔內部,鍍膜之厚度係大於十微米。因此,為了形成微細的圖案,考量到鍍膜的厚度,經由蝕刻要形成精密的電路是具有難度的。因此,在處理穿孔之前,需經由薄化蝕刻處理以減少鍍膜的厚度。
接著,便形成穿孔穿透導電層和絕緣層。更進一步地,導電層和絕緣層中形成穿孔之部分係暴露於導電溶液中,以形成導電膜,也就是說,進行電鍍前的處理(遮蔽製程)。
接著,便於導電層和絕緣層上進行預鍍銅處理,其中,導電膜係藉由形成無電銅電鍍膜而形成,且穿孔的內壁係藉由鈀催化劑反應鍍上一層導電銅薄膜。藉由銅的電解反應,穿孔的內壁係完全地印刷上導電銅。
接著,將產物覆蓋上光阻膜之後,電路圖案便藉由曝光、顯影、蝕刻以及分層而形成,由此形成最終之電路。
以此方式,於傳統的印刷電路板中,形成於絕緣層之兩表面的電路圖案係經由穿孔電性連接。上述之處理十分的複雜,也因此降低了產率也提高了生產的失敗率。
本發明之一個或多個實施例包括有製造精密PCB板之方法,其中,精密PCB板之絕緣層的上表面和下表面形成有電路圖案,並且精密PCB板具有導電線以電性連接以藉由印刷方法形成於絕緣層的上表面和下表面之電路圖案。
為使能更進一步瞭解本發明之特徵及技術內容,請參閱以下有關本發明之詳細說明與附圖,但是此等說明與所附圖式僅係用來說明本發明,而非對本發明的權利範圍作任何的限制。
根據本發明實施例之一個或多個實施例,製造形成有電路圖案和導電線並經由穿孔連接電路圖案之精密PCB板之方法,包括有:形成一第一電路圖案,第一電路圖案將一電路配置於一絕緣層之一上表面上;形成一第二電路圖案,第二電路圖案將一電路配置於一絕緣層之一下表面上;形成複數個穿孔,穿孔沿一上下方向穿透絕緣層;形成一導電材料於穿孔之內部周圍,以使得第一電路圖案和第二電路圖案經由穿孔電性連接。
穿孔係於一非導電保護膜層疊於第二電路圖案上之後形成,並且,非導電保護膜係於導電材料形成於穿孔之內部周圍之後被分層。
當第一電路圖案形成時,絕緣層上形成穿孔的部分係暴露於外界,並且當第二電路圖案形成時,絕緣層上形成穿孔的部分係暴露於外界。
第一和第二電路圖案係於形成後被印刷,並且穿孔之內部周圍係使用導電材料進行印刷。
本發明之方法係進一步包括有:形成一導電鍍膜於導電材料上,導電材料係形成於第一電路圖案上以及形成於穿孔之內部周圍。
於導電材料形成於穿孔之內部周圍之後,進行回火。
於第一和一第二非導電保護薄膜分別層疊於第一和第二電路圖案上之後便形成穿孔,並且於導電材料形成於穿孔之內部周圍之後,第一和第二非導電保護薄膜係被分層。
於導電材料形成於穿孔之內部周圍之後,進行回火。
於穿孔形成之後,一非導電保護膜係形成於第二電路圖案上,並且於導電材料形成於穿孔之內部周圍之後,非導電保護膜係被分層。
於一第一非導電保護膜層疊於第二電路圖案上之後便形成穿孔,並且於一第二非導電保護膜層疊於第一電路圖案上之後,導電材料係形成於穿孔之內部周圍,接著,第一和第二非導電保護膜係被分層。
根據本發明之實施例所提供的製造PCB板之方法,可容易地於絕緣層之上下表面形成電路圖案,並且可容易地電性連接形成於絕緣層之上下表面的電路圖案。
同時,由於製造過程被簡化,製造所需耗費之時間亦減少,藉此提高了生產率,並且生產的失敗率也降低,藉此提高了產品的品質。
10‧‧‧絕緣層
20‧‧‧第一電路圖案
30‧‧‧第二電路圖案
40‧‧‧穿孔
50‧‧‧導電材料
60‧‧‧保護膜
61‧‧‧第一保護膜
62‧‧‧第二保護膜
70‧‧‧導電鍍膜
圖1為根據與本發明相關之先前技術所繪示之一製造形成有電路圖案並經由穿孔連接電路圖案之精密PCB板之方法的示意圖。
圖2為根據本發明例示性實施例所繪示之製造PCB板之方法的流程圖。
圖3至圖9為根據本發明另一例示性實施例所繪示之製造PCB板之方法的流程圖。
在下文將參看隨附圖式更充分地描述各種例示性實施例,在隨附圖式中展示一些例示性實施例。
圖1為根據先前技術所繪示之於形成電路圖案在傳統印刷電路板上之後連接形成於絕緣層之上下表面之電路圖案之製程的示意圖。
圖2為根據本發明例示性實施例所繪示之製造PCB板之方法的流程圖。
請參照圖2,本發明所提供之製造PCB板的方法包括有:形成第一和第二電路圖案20和30,形成複數個穿孔40,以及形成導電材料於穿孔40之內部表面。
於根據本發明所提供之PCB板中,一具有所需求之電路圖案之電路已事先形成於PCB板上。
第一電路圖案20係為一圖案化之電路,利用導電材料將一電路配置於絕緣層10之上表面。於本實施例中,第一電路圖案20係藉由一常見的助焊層,如:銀(Ag)、銅(Cu)、鎳(Ni)或鋁(Al)形成。但第一電路圖案20之形成並不限定於此印刷方法。絕緣層10係為一常見之薄膜,如:聚醯亞胺。
第二電路圖案30係為一圖案化之電路,利用導電材料將一電路配置於絕緣層10之下表面。於本實施例中,第二電路圖案30係藉由一常見的助焊層,如:銀(Ag)、銅(Cu)、鎳(Ni)或鋁(Al)形成。但第二電路圖案30之形成並不限定於此印刷方法。
接著,執行形成穿孔40之之製程。穿孔40係以一上下方向穿透絕緣層10。請參照圖2,於本實施例中,當第一電路圖案20形成時,絕緣層10上形成穿孔40的部分係暴露於外界。並且,當第二電路圖案30形成時,絕緣層10上形成穿孔40的部分係暴露於外界。
據此,第一電路圖案20係形成於絕緣層10之上表面,且絕緣層10之上表面形成有穿孔40,並且,考量到穿孔40,第二電路圖案30係以一連續的製成形成於絕緣層10之下表面。據此,穿孔40實際上係藉由穿透絕緣層10之製程孔所形成。
接下來,便要於穿孔40之內部周圍形成導電材料50。
於本實施例中,如前所述,穿孔40之內部周圍係印刷有習知的銀(Ag)、銅(Cu)、鎳(Ni)或鋁(Al)。經由前述之製程,便可製造出具有經穿孔40而電性連接的第一電路圖案20與第二電路圖案30之印刷電路板。
據此,於本發明之實施例所提供之製造PCB電路板的方法中,第一電路圖案20和第二電路圖案30係事先形成,接著形成穿孔40,以藉由形成於穿孔40內之導電材料50使得第一電路圖案20和第二電路圖案30經由穿孔40電性連接。因此,與先前技術中之印刷電路板製造技術相較,先前技術中之印刷電路板製造技術需要較複雜的製程以將電路圖案經由穿孔彼此電性連接,根據本實施例之印刷電路板之製程係較為簡化。
根據本實施例,於穿孔40之內部周圍形成導電材料50之前,係進行保護膜60的層疊,該保護膜60係為一非導電膜。
參照圖2,於第一電路圖案20和第二電路圖案30形成後,保護膜60係層疊於第二電路圖案30上。於本實施例中,保護膜60係為乙烯對苯二甲酸酯(PET)。於一連續製程中,當導電材料50被印刷至穿孔40之內部周圍時,保護膜60係用以避免導電材料50滲透至第二電路圖案30之中。
也就是說,當導電材料50被印刷至穿孔40之內部周圍卻沒有保護膜60的保護,且一過量的導電材料被印刷時,導電材料50便會滲透至第二電路圖案30之中,造成生產失敗。因此,保護膜60係用以避免導電材料50滲透至第二電路圖案30之中。
如前所述,如圖2所示,於保護膜60層疊之後,便執行形成穿孔405之製程,以及將助焊層印刷於穿孔40之製程,接著,便執行保護膜60之分層步驟。
如前所述之製程,第一電路圖案20和第二電路圖案30係分別地形成於絕緣層10之上表面和下表面,並且,第一電路圖案20和第二電路圖案30係藉由形成於穿孔40之內部周圍的導電材料50彼此電性連接。
同時,根據本實施例,於執行完穿孔40之內部周圍的印刷之後,便進行回火。於導電材料50印刷於穿孔40之內部周圍之後,進行回火,便使得導電材料50硬化與收縮。
請參照圖3,導電鍍膜70係形成於導電材料50上,導電材料50係形成於第一電路圖案20和第二電路圖案30以及穿孔40之內部周圍。
於本實施例中,導電鍍膜70可為由無電電鍍或電鍍銅之方式形成的銅膜。考量到電路數量與所耗費的電流,導電鍍膜70係被適當地控制。
由於導電鍍膜70的形成,使得導電力增加。因此,係可使得第一電路圖案20和第二電路圖案30形成僅為維持一種晶層的特性。若所施加的電流量或所耗費的電流量很大,導電鍍膜70的厚度便需達到一個適當的層級。
以此方式,於本發明所提供之PCB板的製造方法中,第一電路圖案20和第二電路圖案30係可快速地形成,且用以連接第一電路圖案20和第二電路圖案30的穿孔40係可被形成。接著,第一電路圖案20和第二電路圖案30係藉由將導電材料50印刷於穿孔40之內
部周圍而彼此電性連接。因此,第一電路圖案20和第二電路圖案30係可藉由一簡化的製程達到彼此電性連接的效果。
據此,藉由減少製造時間便可使得生產力被提升,並且於複雜製程中產生的高生產失敗率也會大幅地被降低,藉此提高產品的品質。
圖4至圖8為根據與本發明之另一實施例所繪示之一製造形成有電路圖案並經由穿孔連接電路圖案之精密PCB板之方法之流程圖。
請參照圖4,第一電路圖案20和第二電路圖案30係分別形成於絕緣層10之上表面和下表面,並且,第一保護膜61和第二保護膜62係分別層疊於第一電路圖案20和第二電路圖案30上。接著,便形成穿孔40。
接下來,係進行將導電材料50印刷至穿孔40之製程,以及將第一保護膜61與第二保護膜62分層之製程。於本實施例中,在將導電材料50印刷至穿孔40內之後係進行回火處理,並且,印刷至穿孔40內之導電材料50係藉由回火處理而硬化與收縮。
請參照圖5,除了圖4所示之實施例外,一導電鍍膜70係進一步地被加入形成於第一電路圖案20和第二電路圖案30以及穿孔40之導電材料50上。導電鍍膜70的效果係如前所述,並因此省略此部分之描述。
請參照圖6,第一電路圖案20和第二電路圖案30係分別地形成於絕緣層10之上表面與下表面,且穿孔40係被形成。接著,非導電保護膜60係層疊於第二電路圖案30上,且導電材料50係被印刷於穿孔40內。接下來,便將非導電保護膜60分層。
於本實施例中,將導電材料50印刷於穿孔40內之後,便執行回火處理,使得導電材料50經由回火處理硬化與收縮。
請參照圖7,除了圖5所示之實施例之外,導電鍍膜70係進一步地被加入形成於第一電路圖案20和第二電路圖案30以及穿孔40
內之導電材料50上。導電鍍膜70的效果係如前所述,並因此省略此部分之描述。
請參照圖8,第一電路圖案20和第二電路圖案30係分別地形成於絕緣層10之上表面與下表面,並且第一非導電保護膜61係層疊於第二電路圖案30上。接著,便形成穿孔40。接下來,第二非導電保護膜62係藉由翻轉形成有穿孔40之絕緣層10層疊於第一電路圖案20上。
接著,在導電材料50藉由印刷製程填入穿孔40內之後,便執行第一保護膜61和第二保護膜62的分層處理。於本實施例中,在將導電材料50印刷至穿孔40內之後,便進行回火處理,以使得導電材料50藉由回火處理而硬化與收縮。
請參照圖9,除了圖8所示之實施例之外,導電鍍膜70係進一步形成在形成於第一電路圖案20與第二電路圖案30以及穿孔40內之導電材料50上。導電鍍膜70的效果係如前所述,並因此省略此部分之描述。
圖4至圖9之實施例中,製造精密PCB板之方法的操作與所產生的效果係如同且可參考圖2之實施例中製造精密PCB板之方法的操作與所產生的效果,因此,此部分之描述於此省略。
本發明概念可能以許多不同形式來體現,且不應解釋為限於本文中所闡述之例示性實施例。確切而言,提供此等例示性實施例使得本發明將為詳盡且完整,且將向熟習此項技術者充分傳達本發明概念的範疇。
10‧‧‧絕緣層
20‧‧‧第一電路圖案
30‧‧‧第二電路圖案
40‧‧‧穿孔
50‧‧‧導電材料
60‧‧‧保護膜
Claims (9)
- 一種製造形成有電路圖案和導電線並經由穿孔連接電路圖案之精密PCB板之方法,包括:形成一第一電路圖案,該第一電路圖案將一電路配置於一絕緣層之一上表面上;形成一第二電路圖案,該第二電路圖案將一電路配置於一絕緣層之一下表面上;形成一非導電保護膜層,該非導電保護膜層係層疊於該第二電路圖案上,形成複數個穿孔,該穿孔沿一上下方向穿透該絕緣層;形成一導電材料於該穿孔之內部周圍,以使得該第一電路圖案和該第二電路圖案經由該穿孔電性連接,其中,該非導電保護膜係於該導電材料形成於穿孔之內部周圍之後被分層。
- 如請求項1所述之方法,其中,當該第一電路圖案形成時,該絕緣層上形成穿孔的部分係暴露於外界,並且當該第二電路圖案形成時,該絕緣層上形成穿孔的部分係暴露於外界。
- 如請求項1所述之方法,其中,該第一和第二電路圖案係於形成後被印刷,並且該穿孔之內部周圍係使用該導電材料進行印刷。
- 如請求項1所述之方法,更進一步包括有形成一導電鍍膜於該導電材料上,該導電材料係形成於該第一電路圖案上以及形成於該穿孔之內部周圍。
- 如請求項1所述之方法,其中,於該導電材料形成於該穿孔之內部周圍之後,進行回火。
- 如請求項1所述之方法,其中,於一第一和一第二非導電保護薄膜分別層疊於該第一和第二電路圖案上之後便形成該穿孔,並且於該導電材料形成於該穿孔之內部周圍之後,該第一和第二非導電保護薄膜係被分層。
- 如請求項6所述之方法,其中,於該導電材料形成於該穿孔之內部周圍之後,進行回火。
- 如請求項1所述之方法,其中,於該穿孔形成之後,一非導電保護膜係形成於該第二電路圖案上,並且於該導電材料形成於該穿孔之內部周圍之後,該非導電保護膜係被分層。
- 如請求項1所述之方法,其中,於一第一非導電保護膜層疊於該第二電路圖案上之後便形成該穿孔,並且於一第二非導電保護膜層疊於該第一電路圖案上之後,該導電材料係形成於該穿孔之內部周圍,接著,該第一和第二非導電保護膜係被分層。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120113832A KR101532388B1 (ko) | 2012-10-12 | 2012-10-12 | 회로패턴 및 통홀 내 도통라인을 형성하는 정밀 인쇄회로기판 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201429349A TW201429349A (zh) | 2014-07-16 |
TWI507105B true TWI507105B (zh) | 2015-11-01 |
Family
ID=50477657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102136530A TWI507105B (zh) | 2012-10-12 | 2013-10-09 | 製造形成有電路圖案和導電線並經由穿孔連接電路圖案之精密pcb板之方法 |
Country Status (3)
Country | Link |
---|---|
KR (1) | KR101532388B1 (zh) |
TW (1) | TWI507105B (zh) |
WO (1) | WO2014058267A1 (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200934317A (en) * | 2008-01-22 | 2009-08-01 | Subtron Technology Co Ltd | Method for fabricating circuit board with RFID antenna |
TWI368469B (en) * | 2007-12-26 | 2012-07-11 | Zhen Ding Technology Co Ltd | Printed circuit board and method for manufacturing the same |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005123320A (ja) * | 2003-10-15 | 2005-05-12 | Sharp Corp | 多層プリント配線板の製造方法及びその製造装置 |
JP5194440B2 (ja) * | 2006-11-24 | 2013-05-08 | 日本電気株式会社 | プリント配線基板 |
KR20100029431A (ko) * | 2008-09-08 | 2010-03-17 | 삼성전기주식회사 | 양면 인쇄회로기판 제조방법 |
KR101006887B1 (ko) * | 2008-09-18 | 2011-01-12 | 주식회사 코리아써키트 | 인쇄 회로 기판의 제조 방법 |
KR101518394B1 (ko) * | 2008-10-02 | 2015-05-11 | 주식회사 잉크테크 | 양면 인쇄회로기판의 제조방법 |
TW201110839A (en) * | 2009-09-04 | 2011-03-16 | Advanced Semiconductor Eng | Substrate structure and method for manufacturing the same |
KR101208064B1 (ko) * | 2010-07-23 | 2012-12-05 | 스템코 주식회사 | Led패키지용 기판 및 led패키지의 제조 방법과, 이에 의해 제조된 led패키지용 기판 및 led패키지 |
-
2012
- 2012-10-12 KR KR1020120113832A patent/KR101532388B1/ko active IP Right Grant
-
2013
- 2013-10-09 TW TW102136530A patent/TWI507105B/zh not_active IP Right Cessation
- 2013-10-11 WO PCT/KR2013/009096 patent/WO2014058267A1/ko active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI368469B (en) * | 2007-12-26 | 2012-07-11 | Zhen Ding Technology Co Ltd | Printed circuit board and method for manufacturing the same |
TW200934317A (en) * | 2008-01-22 | 2009-08-01 | Subtron Technology Co Ltd | Method for fabricating circuit board with RFID antenna |
Also Published As
Publication number | Publication date |
---|---|
KR20140047481A (ko) | 2014-04-22 |
KR101532388B1 (ko) | 2015-07-01 |
WO2014058267A1 (ko) | 2014-04-17 |
TW201429349A (zh) | 2014-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW561803B (en) | Circuit substrate and manufacturing method thereof | |
WO2018110437A1 (ja) | 配線基板、多層配線基板、及び配線基板の製造方法 | |
JP5555368B1 (ja) | 配線基板の製造方法 | |
TW201446103A (zh) | 電路板及其製作方法 | |
KR102488164B1 (ko) | 프로파일된 도전성 층을 갖는 인쇄 회로 기판 및 그 제조 방법 | |
WO2014125567A1 (ja) | 部品内蔵基板及びその製造方法 | |
TW201720250A (zh) | 電路板及其製作方法 | |
TWI507105B (zh) | 製造形成有電路圖案和導電線並經由穿孔連接電路圖案之精密pcb板之方法 | |
TWI507106B (zh) | 製造形成有電路圖案和導電線並經由穿孔連接電路圖案之雙層精密pcb板之方法 | |
JP6258810B2 (ja) | 配線基板の製造方法 | |
JP6574153B2 (ja) | 回路基板の製造方法 | |
CN210694480U (zh) | 具有层间导孔的线路结构 | |
JP4482613B2 (ja) | 多層配線基板の製造方法 | |
TWM590843U (zh) | 具有層間導孔的線路結構 | |
JP2014192203A (ja) | 配線基板の製造方法 | |
TWI741370B (zh) | 具有層間導孔的線路結構的製法 | |
TWI690249B (zh) | 微細層間線路結構及其製法 | |
TWI505759B (zh) | 印刷電路板及其製造方法 | |
TWI463929B (zh) | 電路板及其製作方法 | |
JP2018011013A (ja) | セミアディティブ法によりプリント回路基板を作成する方法 | |
US20140076611A1 (en) | Printed circuit board and method of manufacturing the same | |
TW201709789A (zh) | 線路板的製造方法 | |
JP2017005096A (ja) | 配線基板の製造方法 | |
JP2013045959A (ja) | 配線基板の製造方法 | |
CN112638031A (zh) | 具有层间导孔的线路结构及其制法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |