KR101532388B1 - 회로패턴 및 통홀 내 도통라인을 형성하는 정밀 인쇄회로기판 형성방법 - Google Patents

회로패턴 및 통홀 내 도통라인을 형성하는 정밀 인쇄회로기판 형성방법 Download PDF

Info

Publication number
KR101532388B1
KR101532388B1 KR1020120113832A KR20120113832A KR101532388B1 KR 101532388 B1 KR101532388 B1 KR 101532388B1 KR 1020120113832 A KR1020120113832 A KR 1020120113832A KR 20120113832 A KR20120113832 A KR 20120113832A KR 101532388 B1 KR101532388 B1 KR 101532388B1
Authority
KR
South Korea
Prior art keywords
hole
circuit pattern
insulating layer
forming
circuit
Prior art date
Application number
KR1020120113832A
Other languages
English (en)
Other versions
KR20140047481A (ko
Inventor
정광춘
한영구
윤광백
정봉기
Original Assignee
주식회사 잉크테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 잉크테크 filed Critical 주식회사 잉크테크
Priority to KR1020120113832A priority Critical patent/KR101532388B1/ko
Priority to TW102136530A priority patent/TWI507105B/zh
Priority to PCT/KR2013/009096 priority patent/WO2014058267A1/ko
Publication of KR20140047481A publication Critical patent/KR20140047481A/ko
Application granted granted Critical
Publication of KR101532388B1 publication Critical patent/KR101532388B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 회로패턴 및 통홀 내 도통라인을 형성하는 정밀 인쇄회로기판 형성방법에 관한 것이다. 이러한 정밀 인쇄회로기판 형성 방법은, 절연층의 상면에 회로를 구성하는 도전성 제1 회로패턴을 형성하는 단계; 상기 절연층의 하면에 회로를 구성하는 도전성 제2 회로패턴을 형성하는 단계; 상기 절연층을 상하방향으로 관통하는 통홀을 형성하는 단계; 상기 제1 회로패턴과 상기 제2 회로패턴이 상기 통홀에 의해 도통되도록, 상기 통홀의 내주면에 도전성 물질을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

회로패턴 및 통홀 내 도통라인을 형성하는 정밀 인쇄회로기판 형성방법{Method for manufacturing precision PCB forming circuit pattern and connecting the circuit pattern through via-hole}
본 발명은 회로패턴 및 통홀 내 도통라인을 형성하는 정밀 인쇄회로기판 형성방법에 관한 것으로, 특히 절연층의 상면 및 하면에 회로패턴을 용이하게 형성하고, 절연층의 상면 및 하면에 형성된 회로패턴의 통전을 용이하게 형성할 수 있도록 한 인쇄회로기판의 형성 방법에 관한 것이다.
도1은 종래 인쇄회로기판에서 회로패턴을 형성하고, 절연층의 상측 및 하측에 형성된 회로패턴을 통전시키는 과정을 개략적으로 도시한 것이다.
도1을 참조하면, 종래 인쇄회로기판은 절연층의 양면에 도전층이 올려진 원자재(양면동박필름)가 먼저 준비된다. 절연층으로 폴리이미드필름이 사용되고, 도전층으로 구리막이 사용된 것을 도시한 것이다.
이어서, 전면 식각(Etching) 공정이 수행된다. 양면동박필름의 경우 동박 두께가 정해져 있고 통홀 도금을 수행하는 경우 약 10㎛ 이상의 두께가 형성되기 때문에 미세패턴을 형성하고자 하는 경우에 지나치게 두꺼워 식각을 통한 정밀 회로 구현이 어려운 관계로 통홀 가공 전에 전면 식각 공정을 수행하여 두께를 낮추는 공정을 진행한다.
이어서, 도전층과 절연층을 관통하여 통홀을 가공한다. 이어서 통홀이 형성된 도전층 및 절연층을 전도성 수용액에 노출하여 전도성막을 형성시켜 도금 전 공정을 수행한단(Shadow 공정).
이어서, 전도성막이 형성된 도전층 및 절연층에 무전해 동 도금막을 형성하여 전기동도금 전 공정을 수행하고, Pd(팔라듐) 촉매반응을 이용하여 통홀 내벽을 박막의 전도성 구리로 입히게 된다. 구리의 전기 분해 반응을 이용하여 통홀 내벽을 완전히 전도성 구리로 입히게 된다.
이어서, 감광성필름을 합지하고, 노광, 현상, 부식, 및 박리의 공정을 수행하여 원하는 패턴의 회로를 형성하여 최종 회로를 형성하게 된다.
이처럼, 종래 인쇄회로기판은 절연층의 양면에 형성되는 회로패턴이 통홀을 통하여 통전 가능하도록 구현하는 과정은 복잡하여 생산성을 떨어뜨리고 불량률을 높이는 단점이 있다.
본 발명은 상술한 바와 같은 문제점을 개선하기 위해 안출된 것으로, 절연층의 상면 및 하면에 회로패턴을 용이하게 형성하고, 절연층의 상면 및 하면에 형성된 회로패턴의 통전을 용이하게 형성할 수 있도록 한 인쇄회로기판의 형성 방법을 제공함을 그 목적으로 한다.
본 발명에 따른 회로패턴 및 통홀 내 도통라인을 형성하는 정밀 인쇄회로기판 형성방법은, 절연층의 상면에 회로를 구성하는 도전성 제1 회로패턴을 형성하는 단계; 상기 절연층의 하면에 회로를 구성하는 도전성 제2 회로패턴을 형성하는 단계; 상기 절연층을 상하방향으로 관통하는 통홀을 형성하는 단계; 상기 제1 회로패턴과 상기 제2 회로패턴이 상기 통홀에 의해 도통되도록, 상기 통홀의 내주면에 도전성 물질을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 제2 회로패턴 위에 비전도성 보호필름이 라미네이트된 후 상기 통홀이 형성되며, 상기 통홀의 내주면에 상기 도전성 물질이 형성된 후에 상기 보호필름은 디라미네이트되는 것이 바람직하다.
또한, 상기 제1 회로패턴이 형성될 때 상기 통홀이 형성되는 부위에서 상기 절연층은 외부로 노출되며, 상기 제2 회로패턴이 형성될 때 상기 통홀이 형성되는 부위에서 상기 절연층은 외부로 노출되는 것이 바람직하다.
또한, 상기 제1,2 회로패턴은 패턴화되어 프린팅되고, 상기 통홀의 내주면은 상기 도전성 물질이 프린팅되는 것이 바람직하다.
또한, 상기 제1,2 회로패턴 및 상기 통홀의 내주면에 형성된 도전성 물질에 도금막을 형성하는 것이 바람직하다.
또한, 상기 통홀의 내주면에 도전성 물질을 형성한 후에 열처리가 수행되는 것이 바람직하다.
또한, 상기 제1,2 회로패턴의 상면에 각각 비전도성 제1,2 보호필름을 라미네이트 한 후에 상기 통홀을 형성하고, 상기 통홀의 내주면에 상기 도전성 물질이 형성된 후에 상기 제1,2 보호필름은 디라미네이트되는 것이 바람직하다.
또한, 상기 통홀의 내주면에 도전성 물질을 형성한 후에 열처리가 수행되는 것이 바람직하다.
또한, 상기 통홀을 형성한 후 상기 제2 회로패턴 위에 비전도성 보호필름을 라미네이트하고, 상기 통홀의 내주면에 상기 도전성 물질을 형성한 후에 상기 보호필름을 디라미네이트하는 것이 바람직하다.
또한, 상기 제2 회로패턴 위에 비전도성 제1 보호필름을 라미네이트하고, 상기 통홀을 형성하며, 상기 제1 회로패턴 위에 제2 보호필림을 라미네이트 한 후에 상기 통홀의 내주면에 상기 도전성 물질을 형성하고, 상기 보호필름을 디라미네이트하는 것이 바람직하다.
본 발명에 따른 회로패턴 및 통홀 내 도통라인을 형성하는 정밀 인쇄회로기판 형성방법은, 절연층의 상면 및 하면에 회로패턴을 용이하게 형성하고, 절연층의 상면 및 하면에 형성된 회로패턴의 통전을 용이하게 구현하는 효과를 제공한다.
또한, 간소화된 공정에 의해 제조 시간을 단축하여 생산성을 향상시키고, 불량률을 낮춰 제품의 품질을 향상시키는 효과를 제공한다.
도1은 종래 인쇄회로기판의 회로패턴 형성방법 및 통홀 통전 과정을 개략적으로 도시한 도면,
도2는 본 발명의 일 실시예에 따른 인쇄회로기판의 형성 방법의 흐름도,
도3 내지 도9는 본 발명의 다른 실시예에 따른 인쇄회로기판의 형성방법의 흐름도이다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도2는 본 발명의 일 실시예에 따른 인쇄회로기판의 형성 방법의 흐름도이다
도2를 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판의 형성 방법은, 제1,2 회로패턴(20,30)을 형성하는 단계와, 통홀(40)을 형성하는 단계, 및 통홀(40)의 내주면에 도전성 물질(50)을 형성하는 단계를 포함한다.
본 발명에 따른 인쇄회로기판은 원하는 패턴의 회로를 먼저 형성한다.
상기 제1 회로패턴(20)은 절연층(10)의 상면에 회로를 구성하기 위해서 도전성 물질을 이용하여 패턴화된 회로이다. 본 실시예에서, 상기 제1 회로패턴(20)은 은(Ag), 구리(Cu), 니켈(Ni), 알루미늄(Al) 등 공지된 페이스트를 이용하여 프린팅된다. 물론, 제1 회로패턴(20)은 프린팅 방식으로 형성되는 것으로 한정되지 않는다. 상기 절연층(10)으로 폴리이미드필름 등 공지된 것을 사용한다.
상기 제2 회로패턴(30)은 절연층(10)의 하면에 회로를 구성하기 위해서 도전성 물질을 이용하여 패턴화된 회로이다. 본 실시예에서, 상기 제2 회로패턴(30)은 상기 제1 회로패턴(20)과 마찬가지로 은(Ag), 구리(Cu), 니켈(Ni), 알루미늄(Al) 등 공지된 페이스트를 이용하여 프린팅된다. 물론, 제2 회로패턴(30)도 프린팅 방식으로 형성되는 것으로 한정되지 않는다.
이어서, 통홀(40)을 형성하는 단계가 수행된다. 상기 통홀(40)은 절연층(10)을 상하 방향으로 관통한다. 본 실시예에서, 도2를 참조하면, 상기 제1 회로패턴(20)이 형성될 때 상기 통홀(40)이 형성되는 부위에서 상기 절연층(10)은 외부로 노출된다. 또한 상기 제2 회로패턴(30)이 형성될 때 상기 통홀(40)이 형성되는 부위에서 상기 절연층(10)은 외부로 노출된다.
따라서, 상기 통홀(40)이 형성되는 부위의 상측에 마련된 제1 회로패턴(20)과, 하측에 마련된 제2 회로패턴(30)은 후속하여 형성될 통홀(40)을 고려하여 패터닝된다. 따라서, 실질적으로 절연층(10)을 관통하는 홀을 가공함으로써 통홀(40)이 형성되게 된다.
이어서, 상기 통홀(40)의 내주면에 도전성 물질(50)을 형성하는 단계가 수행된다.
본 실시예에서, 상기 통홀(40)의 내주면은 상술한 은(Ag), 구리(Cu), 니켈(Ni), 알루미늄(Al) 등 공지된 페이스트를 이용하여 프린팅된다. 이와 같은 과정에 의해 상기 제1,2 회로패턴(20,30)이 통홀(40)에 의해 통전되는 인쇄회로기판이 형성된다.
따라서, 본 발명에 따른 인쇄회로기판의 형성 방법은 제1,2 회로패턴(20,30)을 우선적으로 형성하고, 이어서 통홀(40)을 형성하며, 상기 통홀(40)에 도전성 물질(50)을 형성하여 제1,2 회로패턴(20,30)을 통전시키는 과정을 거치므로, 종래 인쇄회로기판이 통홀에 의해 통전되는 회로패턴을 구현하기 위해 복잡한 과정을 거치는 것에 비하여 간소화된 방법에 의해 인쇄회로기판을 구현할 수 있는 효과를 제공하게 된다.
한편, 본 발명 실시예에 따르면, 상기 통홀(40)의 내주면에 도전성 물질(50)을 형성하기 전에 보호필름(60)을 라미네이트하는 공정이 수행될 수 있다.
도2를 참조하면, 제1,2 회로패턴(20,30)을 형성한 후에, 제2 회로패턴(30) 위에 비전도성 보호필름(60)을 라미네이트하는 공정이 수행된다. 본 실시예에서, 상기 보호필름(60)은 폴리에틸렌 테레프타레이트(Polyethylene Terephthalate:PET) 필름이 사용된다. 상기 보호필름(60)은 후속하여 통홀(40)의 내주면에 도전성 물질(50)을 프린팅할 때, 상기 도전성 물질(50)이 제2 회로패턴(30)으로 침투하는 것을 방지하기 위해 마련된다.
즉, 상기 보호필름(60) 없이 통홀(40)의 내주면에 도전성 물질(50)을 프린팅할 때 상기 도전성 물질(50)이 과도한 경우, 제2 회로패턴(30)으로 도전성 물질(50)이 침투하여 인쇄회로기판의 불량의 원인이 될 수 있다. 상기 보호필름(60)은 상기 도전성 물질(50)이 제2 회로패턴(30)으로 번지는 것을 미연에 방지한다.
상기한 바와 같이, 보호필름(60)이 라미네이트 된 후에, 도2에 도시된 바와 같이 통홀(40) 형성 공정 및 통홀(40)에 프린팅 공정을 수행하고, 이어서 상기 보호필름(60)을 제거하는 디라미네이트 공정을 수행한다.
이러한 공정을 거쳐 최종적으로 절연층(10)의 상면 및 하면에 제1,2 회로패턴(20,30)이 형성되고, 상기 제1,2 회로패턴(20,30)은 통홀(40)의 내주면에 형성된 도전성 물질(50)에 의해 통전되게 된다.
또한, 본 실시예에 따르면, 상기 통홀(40)에 프린팅 공정을 수행한 후에 열처리 공정이 수행된다. 상기 통홀(40) 내에 도전성 물질(50)이 프린팅된 후 상기 열처리 공정이 되면서 상기 도전성 물질이 경화되면서 수축된다.
한편, 도3을 참조하면, 상기 제1,2 회로패턴(20,30) 및 상기 통홀(40)의 내주면에 형성된 도전성 물질(50)에 도전성 도금막(70)이 형성될 수 있다.
본 실시예에서, 상기 도금막(70)은 무전해 또는 전해 동도금에 의해 형성되는 구리막일 수 있다. 상기 도금막(70)은 인가 및 소모되는 전류량을 고려하여 그 두께를 적절하게 조절하여 도금될 수 있다.
상기 도금막(70)에 의해 전기전도도가 높이지므로, 상기 제1,2 회로패턴(20,30)은 Seed Layer의 특성을 유지하는 정도로만 형성하는 것이 가능하며, 인가 및 소모되는 전류량이 많을 경우 상기 도금막(70)을 적합한 두께로 형성하여 제조하는 것이 바람직하다.
이처럼, 본 발명 실시예에 따른 인쇄회로기판의 형성방법은, 제1,2 회로패턴(20,30)을 신속하게 형성하고, 제1,2 회로패턴(20,30)을 연결하는 통홀(40)을 형성하며, 상기 통홀(40)의 내주면에 도전성 물질(50)을 프린팅하여 제1,2 회로패턴(20,30)을 통전시킴으로써, 간소화된 공정을 통해 인쇄회로기판의 제1,2 회로패턴(20,30)을 통전시킬 수 있다.
따라서, 공정시간을 단축하여 생산성을 향상시키는 효과를 제공하고, 아울러 종래 복잡한 공정에 의할 때 발생하는 불량률을 간소화된 공정에 의해 획기적으로 낮출 수 있으며, 제품의 품질을 향상시키는 효과를 제공한다.
한편, 도4 내지 도8은 본 발명의 또 다른 실시예에 따른 회로패턴 및 통홀 내 도통라인을 형성하는 정밀 인쇄회로기판 형성방법을 도시한다.
도4를 참조하면, 절연층(10)의 상면 및 하면에 제1,2 회로패턴(20,30)을 형성하고, 제1,2 회로패턴(20,30) 위에 제1,2 보호필름(61,62)을 라미네이트 한 후에 통홀(40)을 가공한다.
이어서, 상기 통홀(40)에 도전성 물질(50)을 프린팅하는 공정을 수행하고, 상기 제1,2 보호필름(61,62)을 디라미네이트하는 공정을 수행한다. 본 실시예에서, 상기 통홀(40)에 도전성 물질(50)을 프린팅 한 후에 열처리 공정을 수행하며, 통홀(40) 내에 프린팅된 도전성 물질(50)은 열처리시 경화되어 수축된다.
도5는 상기 도4의 실시예에 더하여, 상기 제1,2 회로패턴(20,30) 및 통홀(40) 내에 형성된 도전성 물질(50)에 도전성 도금막(70)이 더 부가될 수 있음을 도시한 것이다. 도금막(70)의 작용 및 효과는 상술한 바, 구체적인 설명은 생략한다.
도6을 참조하면, 절연층(10)의 상면 및 하면에 제1,2 회로패턴(20,30)을 형성하고, 이어서 통홀(40)을 형성한다. 이어서, 제2 회로패턴(30) 위에 비전도성 보호필름(60)을 라미네이트하고, 통홀(40)의 내부에 도전성 물질(50)을 프린팅 한 후에 상기 보호필름(60)의 디라미네이트 공정을 수행한다.
본 실시예에서, 통홀(40)의 내부에 도전성 물질(50)을 프린팅 한 후 열처리 공정을 수행하며, 열처리시 상기 도전성 물질(50)을 경화되면서 수축된다.
도7은 상기 도5의 실시예에 더하여, 상기 제1,2 회로패턴(20,30) 및 통홀(40) 내에 형성된 도전성 물질(50)에 도전성 도금막(70)이 더 부가될 수 있음을 도시한 것이다. 도금막(70)의 작용 및 효과는 상술한 바, 구체적인 설명은 생략한다.
도8을 참조하면, 절연층(10)의 상면 및 하면에 제1,2 회로패턴(20,30)을 형성하고, 제2 회로패턴(30) 위에 비전도성 제1 보호필름(61)을 라미네이트한다. 이어서, 통홀(40)을 형성하고, 상기 통홀(40)이 형성된 절연층(10)을 뒤집어 제1 회로패턴(20) 위에 제2 보호필름(62)을 라미네이트한다.
이어서, 통홀(40) 내에 도전성 물질(50)을 채우는 프린팅 공정을 수행한 후에, 제1,2 보호필름(61,62)을 디라미네이트하는 공정을 수행한다. 본 실시예에서, 통홀(40)의 내부에 도전성 물질(50)을 프린팅 한 후 열처리 공정을 수행하며, 열처리시 상기 도전성 물질(50)을 경화되면서 수축된다.
도9는 상기 도8의 실시예에 더하여, 상기 제1,2 회로패턴(20,30) 및 통홀(40) 내에 형성된 도전성 물질(50)에 도전성 도금막(70)이 더 부가될 수 있음을 도시한 것이다. 도금막(70)의 작용 및 효과는 상술한 바, 구체적인 설명은 생략한다.
상기한 도4 내지 도9의 실시예에 따른 정밀 인쇄회로기판 형성방법의 작용 및 효과는 도2의 실시예와 유사하므로, 그 구체적인 설명은 생략한다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 범주를 벗어나지 않는 범위 내에서 여러 가지 많은 변형이 제공될 수 있다.
10... 절연층
20... 제1 회로패턴
30... 제2 회로패턴
40... 통홀
50... 도전성 물질
60... 보호필름
61... 제1 보호필름
62... 제2 보호필름
70... 도금막

Claims (10)

  1. 절연층(10)의 상면에 구리 또는 은 페이스트로 패턴화된 제1 회로패턴(20)을 프린트하여 형성하는 단계;
    상기 절연층(10)의 하면에 구리 또는 은 페이스트로 패턴화된 제2 회로패턴(30)을 프린트하여 형성하는 단계;
    상기 제2 회로패턴(30) 위에 폴리에틸렌 테레프타레이트로 이루어진 비전도성 제1 보호필름(61)을 라미네이트하는 단계;
    상기 절연층(10) 및 상기 제1 보호필름(61)을 상하방향으로 관통하는 통홀(40)을 형성하는 단계;
    상기 제2 회로패턴(30)이 상측을 향하도록 상기 절연층(10)을 뒤집고, 상기 제1 회로패턴(20)이 형성된 상기 절연층(10)에 상기 통홀(40)을 폐쇄하도록 폴리에틸렌 테레프타레이트로 이루어진 비전도성 제2 보호필름(62)을 라미네이트하는 단계;
    상기 통홀(40)의 내부가 막히지 않고 상부 및 하부가 개방된 상태로 상기 제1 회로패턴(20)과 상기 제2 회로패턴(30)이 상기 통홀(40)에 의해 도통되도록, 상측의 상기 제1 보호필름(61)으로부터 하측의 상기 제2 보호필름(62)까지 상기 통홀(40)의 내주면에 구리 또는 은 페이스트를 프린트하는 단계;
    상기 제1,2 보호필름(61,62)을 디라미네이트하고 열처리를 수행하는 단계; 및
    상기 제1,2 회로패턴(20,30) 및 상기 통홀(40)의 내주면에 프린트된 구리 또는 은 페이스트에 구리를 이용하여 도금막(70)을 형성하는 단계;를 포함하는 것을 특징으로 하는 회로패턴 및 통홀 내 도통라인을 형성하는 정밀 인쇄회로기판 형성방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1 회로패턴(20)이 형성될 때 상기 통홀(40)이 형성되는 부위에서 상기 절연층(10)은 외부로 노출되며, 상기 제2 회로패턴(30)이 형성될 때 상기 통홀(40)이 형성되는 부위에서 상기 절연층(10)은 외부로 노출되는 것을 특징으로 하는 회로패턴 및 통홀 내 도통라인을 형성하는 정밀 인쇄회로기판 형성방법.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR1020120113832A 2012-10-12 2012-10-12 회로패턴 및 통홀 내 도통라인을 형성하는 정밀 인쇄회로기판 형성방법 KR101532388B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120113832A KR101532388B1 (ko) 2012-10-12 2012-10-12 회로패턴 및 통홀 내 도통라인을 형성하는 정밀 인쇄회로기판 형성방법
TW102136530A TWI507105B (zh) 2012-10-12 2013-10-09 製造形成有電路圖案和導電線並經由穿孔連接電路圖案之精密ｐｃｂ板之方法
PCT/KR2013/009096 WO2014058267A1 (ko) 2012-10-12 2013-10-11 회로패턴 및 통홀 내 도통라인을 형성하는 정밀 인쇄회로기판 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120113832A KR101532388B1 (ko) 2012-10-12 2012-10-12 회로패턴 및 통홀 내 도통라인을 형성하는 정밀 인쇄회로기판 형성방법

Publications (2)

Publication Number Publication Date
KR20140047481A KR20140047481A (ko) 2014-04-22
KR101532388B1 true KR101532388B1 (ko) 2015-07-01

Family

ID=50477657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120113832A KR101532388B1 (ko) 2012-10-12 2012-10-12 회로패턴 및 통홀 내 도통라인을 형성하는 정밀 인쇄회로기판 형성방법

Country Status (3)

Country Link
KR (1) KR101532388B1 (ko)
TW (1) TWI507105B (ko)
WO (1) WO2014058267A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123320A (ja) * 2003-10-15 2005-05-12 Sharp Corp 多層プリント配線板の製造方法及びその製造装置
KR20100029431A (ko) * 2008-09-08 2010-03-17 삼성전기주식회사 양면 인쇄회로기판 제조방법
KR20100038015A (ko) * 2008-10-02 2010-04-12 주식회사 잉크테크 양면 인쇄회로기판의 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5194440B2 (ja) * 2006-11-24 2013-05-08 日本電気株式会社 プリント配線基板
TWI368469B (en) * 2007-12-26 2012-07-11 Zhen Ding Technology Co Ltd Printed circuit board and method for manufacturing the same
TW200934317A (en) * 2008-01-22 2009-08-01 Subtron Technology Co Ltd Method for fabricating circuit board with RFID antenna
KR101006887B1 (ko) * 2008-09-18 2011-01-12 주식회사 코리아써키트 인쇄 회로 기판의 제조 방법
TW201110839A (en) * 2009-09-04 2011-03-16 Advanced Semiconductor Eng Substrate structure and method for manufacturing the same
KR101208064B1 (ko) * 2010-07-23 2012-12-05 스템코 주식회사 Ｌｅｄ패키지용 기판 및 ｌｅｄ패키지의 제조 방법과, 이에 의해 제조된 ｌｅｄ패키지용 기판 및 ｌｅｄ패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123320A (ja) * 2003-10-15 2005-05-12 Sharp Corp 多層プリント配線板の製造方法及びその製造装置
KR20100029431A (ko) * 2008-09-08 2010-03-17 삼성전기주식회사 양면 인쇄회로기판 제조방법
KR20100038015A (ko) * 2008-10-02 2010-04-12 주식회사 잉크테크 양면 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
KR20140047481A (ko) 2014-04-22
TW201429349A (zh) 2014-07-16
TWI507105B (zh) 2015-11-01
WO2014058267A1 (ko) 2014-04-17

Similar Documents

Publication Publication Date Title
JP2010287742A5 (ko)
CN107041077A (zh) 一种沉金和电金复合表面处理的线路板生产方法
CN102427685A (zh) 一种hdi板的制作流程
TWI492690B (zh) 電路板製作方法
CN105392288A (zh) 一种pcb上金属化盲孔的制作方法
CN105657965B (zh) 具有定形导电层的印刷电路板及其制造方法
JP2014120756A (ja) 印刷回路基板の製造方法
TW200538000A (en) Method for forming printed circuit board
CN102215640A (zh) 电路板制作方法
US20150382478A1 (en) Device embedded substrate and manufacturing method of device embedded substrate
KR101532388B1 (ko) 회로패턴 및 통홀 내 도통라인을 형성하는 정밀 인쇄회로기판 형성방법
KR20070079794A (ko) 인쇄회로기판의 제조방법
JP2004186354A (ja) 多層配線基板の製造方法
JP4479180B2 (ja) 多層回路板の製造方法
JP6258810B2 (ja) 配線基板の製造方法
KR101378756B1 (ko) 리드선 없이 전해 피니시 처리가 가능한 인쇄회로기판 제조방법
TWI507106B (zh) 製造形成有電路圖案和導電線並經由穿孔連接電路圖案之雙層精密ｐｃｂ板之方法
JP2004146757A (ja) 配線基板及び配線基板の製造方法
JP2020141036A (ja) 印刷配線板及び印刷配線板の製造方法
JP2014192203A (ja) 配線基板の製造方法
KR20110085747A (ko) 음각필름에 도전회로를 형성하는 것을 특징으로 하는 연성회로필름의 제조방법 및 이를 이용한 연성회로필름
CN108055785A (zh) 一种优化的图形镍金工艺
JP2005217052A (ja) 配線基板及びその製造方法
TW201316857A (zh) 多層配線基板之製造方法及多層配線基板
JP4328195B2 (ja) 配線基板及びその製造方法並びに電気装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190527

Year of fee payment: 5