JP2006302956A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006302956A JP2006302956A JP2005118564A JP2005118564A JP2006302956A JP 2006302956 A JP2006302956 A JP 2006302956A JP 2005118564 A JP2005118564 A JP 2005118564A JP 2005118564 A JP2005118564 A JP 2005118564A JP 2006302956 A JP2006302956 A JP 2006302956A
- Authority
- JP
- Japan
- Prior art keywords
- support substrate
- metal layer
- substrate
- original substrate
- cutting line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】元基板11が支持基板の個片に切り分けられる前に、切断ラインL上の下側金属層14ならびにこの下側金属層14上の銅めっき層16およびニッケル/金めっき層17が除去される。これにより、切断工具12による元基板11の切断時には、切断ラインL上に、下側金属層14およびこの表面に被着した銅めっき層16およびニッケル/金めっき層17からなる外部端子が存在していないので、その外部端子を構成する金属が切断工具12に引きづられて延びるといったことがなく、外部端子に金属ばりを生じるおそれがない。
【選択図】 図3F
Description
支持基板は、その半導体チップが接合される一方面に、半導体チップと電気接続される内部端子が形成され、その一方面と反対側の他方面に、実装基板上のランド(電極)との電気接続のための外部端子が形成されている。また、支持基板の端面には、溝が形成されており、内部端子と外部端子とは、その溝の内面に沿って形成された接続配線によって電気的に接続されている。
このような構成を有する半導体装置は、たとえば、請求項4に記載されている製造方法により製造することができる。
元基板が切断ラインに沿って切断されると、切断ラインに跨る一方側金属層が2つに分断され、その分断後の各部分が切断ラインの両側の支持基板の内部端子となる。また、切断ラインに沿った切断によって、連続貫通孔の内面および一方側金属層の連続貫通孔に被着した金属めっき層が2つに分断され、その分断後の各部分が、切断ラインの両側の支持基板の内部端子に接続される接続配線となる。さらに、各支持基板において、他方側金属層およびこの他方側金属層の表面に被着した金属めっき層が外部端子となる。
請求項5記載の発明は、半導体チップとその半導体チップを支持する支持基板とを備える半導体装置を製造する方法であって、絶縁性を有する元基板の一方面における所定の切断ラインを跨る領域に、一方側金属層を形成する工程と、前記元基板の前記一方面と反対側の他方面において、前記一方側金属層に対して前記一方面と直交する方向に対向する位置に、他方側金属層を形成する工程と、前記切断ラインに対して互いに対称をなす2つの位置に、前記他方側金属層および前記元基板を連続して貫通する連続貫通孔を形成する工程と、前記他方側金属層の表面、各前記連続貫通孔の内面および前記内部端子の前記連続貫通孔に臨む部分に金属めっき層を被着させるめっき工程と、前記めっき工程後、2つの前記連続貫通孔の間であって、前記切断ラインに沿う方向において前記他方側金属層の幅以上の幅を有する領域に、前記元基板の前記他方面側から前記一方面側へ凹み、2つの前記連続貫通孔を連通する凹部を形成する凹部形成工程と、前記凹部形成工程後、前記元基板と切断工具とを、前記切断工具が前記元基板の前記一方面側から前記他方面側へ抜けるように相対移動させて、前記元基板を前記切断ラインに沿って切断し、前記元基板を支持基板の個片に切り分ける切断工程とを含むことを特徴としている。
元基板が切断ラインに沿って切断されると、切断ラインに跨る一方側金属層が2つに分断され、その分断後の各部分が切断ラインの両側の支持基板の内部端子となる。また、切断ラインに沿った切断によって、2つの連続貫通孔を連通する凹部が2つに分割され、その分割後の各部分が切断ラインの両側の支持基板の凹部となり、2つの連続貫通孔は、各支持基板において凹部と連通する貫通孔となる。貫通孔(連続貫通孔)の内面および一方側金属層の貫通孔に臨む部分に被着した金属めっき層は、内部端子に接続される接続配線となる。さらに、各支持基板において、他方側金属層およびこの他方側金属層の表面に被着した金属めっき層が外部端子となる。
図1は、この発明の一実施形態に係る半導体装置の構成を図解的に示す斜視図である。この半導体装置は、支持基板1と、支持基板1の一方面(図1における上面。以下「上面」という。)1A上に支持される半導体チップ2と、支持基板1の上面1Aおよび半導体チップ2を封止する封止樹脂3とを備えている。
支持基板1の上面1Aには、その一方側および他方側の各端部に、複数(この実施形態では、3個)の内部端子4が各側端縁に沿う方向に所定間隔を空けて配置されている。各内部端子4は、たとえば、銅からなり、支持基板1の上面1Aの端縁から内方に向けて延びる矩形薄板状に形成されている。
各溝7の内面には、金属薄層からなる接続配線8が形成されている。各接続配線8は、支持基板1の上面1A側の端部(上端部)が内部端子4またはダイパッド5に接続されている。また、各接続配線8は、図2に示すように、下面1B側の端部(下端部)が溝7の最深部において外部端子6に接続されている。これにより、内部端子4とこれに対向する外部端子6とが接続配線8を介して電気的に接続され、ダイパッド5とこれに対向する外部端子6とが接続配線8を介して電気的に接続されている。
図3A〜図3Fは、この半導体装置の製造方法を説明するための図である。この半導体装置は、たとえば、支持基板1に切り分けられる前のより大きな元基板11の状態において、その元基板11の一方面(上面)11A上に半導体チップ2を接合した後、各半導体チップ2の周囲を取り囲む格子状に設定された切断ライン(ダイシングライン)Lに沿って、ダイシングブレードなどの切断工具12で元基板11を切断することにより得られる。
つづいて、元基板11の下面11B側からの銅めっきによって、図3Cに示すように、下側金属層14の表面(下面)、連続貫通孔15の内面および上側金属層13の連続貫通孔15に臨む部分に、銅めっき層16が形成(被着)される。
その後、切断ラインL上であって、その切断ラインLと直交する方向において連続貫通孔15とほぼ同じ幅を有する領域(図3Eにハッチングを付して示す領域)から、下側金属層14ならびにこの下側金属層14上の銅めっき層16およびニッケル/金めっき層17が除去される。この下側金属層14、銅めっき層16およびニッケル/金めっき層17の除去は、たとえば、元基板11の下面11B側からのレーザ加工またはエッチング加工によって形成することができる。
上述の実施形態では、図4に示すように、支持基板1の端面1Cに溝7が形成され、この溝7の内面に沿って形成された接続配線8によって、支持基板1の上面1Aの内部端子4またはダイパッド5と下面1Bの外部端子6とが接続される構成を取り上げた。これに対し、この実施形態に係る半導体装置では、支持基板1の端部に、支持基板1の下面1Bから上面1Aに向けて凹み、支持基板1の端面1Cにおいて開放される凹部18と、この凹部18に対して支持基板1の内方に形成され、支持基板1の上面1Aおよび下面1B間を貫通し、凹部18と連通する貫通孔19とが形成されている。そして、その貫通孔19の内面に沿って形成された接続配線8によって、支持基板1の上面1Aの内部端子4またはダイパッド5と下面1Bの外部端子6とが接続されている。
その後、図6Dおよび図6Eに示すように、切断ラインLに対して互いに対称な位置に形成された2つの連続貫通孔20の間であって、切断ラインLに沿う方向において下側金属層14の幅以上の幅を有し、かつ、切断ラインLと直交する方向において2つの連続貫通孔20の中心軸線間距離にほぼ等しい幅を有する矩形状領域(図6Dに破線で囲んで示す領域)22に、元基板11の下面11B側から上面11A側へ凹む凹部21が形成される。この凹部21は、切断ラインLに対して互いに対称な位置に形成された2つの連続貫通孔20を連通する。なお、凹部21は、元基板11の下面11B側からのレーザ加工またはエッチング加工によって形成することができる。
1A 上面(一方面)
1B 下面(他方面)
1C 端面
2 半導体チップ
4 内部端子
5 ダイパッド(内部端子)
6 外部端子
7 溝
8 接続配線
11 元基板
11A 上面(一方面)
11B 下面(他方面)
12 切断工具
13 上側金属層(一方側金属層)
14 下側金属層(他方側金属層)
15 連続貫通孔
16 銅めっき層(金属めっき層)
17 ニッケル/金めっき層(金属めっき層)
18 凹部
19 貫通孔
20 連続貫通孔
21 凹部
22 矩形状領域
L 切断ライン
W 所定幅
Claims (5)
- 半導体チップと、
前記半導体チップを一方面上に支持する支持基板と、
前記支持基板の前記一方面に設けられ、前記半導体チップと電気接続される内部端子と、
前記支持基板の前記一方面と反対側の他方面に設けられ、前記支持基板の端縁に対して所定幅の間隔を空けた位置から内方に向けて延びる外部端子と、
前記支持基板の前記一方面および前記他方面間を貫通して設けられ、前記内部端子と前記外部端子とを接続する接続配線とを含むことを特徴とする、半導体装置。 - 前記支持基板の端面には、前記一方面および前記他方面間にわたって、当該端面において開放される溝が形成されており、
前記接続配線は、前記溝の内面に沿って形成されていることを特徴とする、請求項1記載の半導体装置。 - 前記支持基板には、前記他方面から前記一方面に向けて凹み、前記支持基板の端面において開放される凹部と、前記一方面および前記他方面間を貫通し、前記凹部と連通する貫通孔とが形成されており、
前記接続配線は、前記貫通孔の内面に沿って形成されていることを特徴とする、請求項1記載の半導体装置。 - 半導体チップとその半導体チップを支持する支持基板とを備える半導体装置を製造する方法であって、
絶縁性を有する元基板の一方面における所定の切断ラインを跨る領域に、一方側金属層を形成する工程と、
前記元基板の前記一方面と反対側の他方面において、前記一方側金属層に対して前記一方面と直交する方向に対向する位置に、他方側金属層を形成する工程と、
前記切断ラインを跨る位置に、前記他方側金属層および前記元基板を連続して貫通する連続貫通孔を形成する工程と、
前記他方側金属層の表面、前記連続貫通孔の内面および前記内部端子の前記連続貫通孔に臨む部分に金属めっき層を被着させるめっき工程と、
前記めっき工程後、前記切断ライン上から、前記元基板の前記他方面上の前記他方側金属層および前記金属めっき層を除去する金属除去工程と、
前記金属除去工程後、前記元基板と切断工具とを、前記切断工具が前記元基板の前記一方面側から前記他方面側へ抜けるように相対移動させて、前記元基板を前記切断ラインに沿って切断し、前記元基板を支持基板の個片に切り分ける切断工程とを含むことを特徴とする、半導体装置の製造方法。 - 半導体チップとその半導体チップを支持する支持基板とを備える半導体装置を製造する方法であって、
絶縁性を有する元基板の一方面における所定の切断ラインを跨る領域に、一方側金属層を形成する工程と、
前記元基板の前記一方面と反対側の他方面において、前記一方側金属層に対して前記一方面と直交する方向に対向する位置に、他方側金属層を形成する工程と、
前記切断ラインに対して互いに対称をなす2つの位置に、前記他方側金属層および前記元基板を連続して貫通する連続貫通孔を形成する工程と、
前記他方側金属層の表面、各前記連続貫通孔の内面および前記内部端子の前記連続貫通孔に臨む部分に金属めっき層を被着させるめっき工程と、
前記めっき工程後、2つの前記連続貫通孔の間であって、前記切断ラインに沿う方向において前記他方側金属層の幅以上の幅を有する領域に、前記元基板の前記他方面側から前記一方面側へ凹み、2つの前記連続貫通孔を連通する凹部を形成する凹部形成工程と、
前記凹部形成工程後、前記元基板と切断工具とを、前記切断工具が前記元基板の前記一方面側から前記他方面側へ抜けるように相対移動させて、前記元基板を前記切断ラインに沿って切断し、前記元基板を支持基板の個片に切り分ける切断工程とを含むことを特徴とする、半導体装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005118564A JP4723275B2 (ja) | 2005-04-15 | 2005-04-15 | 半導体装置および半導体装置の製造方法 |
US11/918,211 US20090289342A1 (en) | 2005-04-15 | 2006-04-12 | Semiconductor Device and Semiconductor Device Manufacturing Method |
KR1020077023205A KR20080003802A (ko) | 2005-04-15 | 2006-04-12 | 반도체 장치 및 반도체 장치의 제조 방법 |
CN2006800121029A CN101160657B (zh) | 2005-04-15 | 2006-04-12 | 半导体装置及半导体装置的制造方法 |
PCT/JP2006/307777 WO2006112337A1 (ja) | 2005-04-15 | 2006-04-12 | 半導体装置および半導体装置の製造方法 |
TW095113539A TW200707666A (en) | 2005-04-15 | 2006-04-14 | Semiconductor device and semiconductor device production method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005118564A JP4723275B2 (ja) | 2005-04-15 | 2005-04-15 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006302956A true JP2006302956A (ja) | 2006-11-02 |
JP4723275B2 JP4723275B2 (ja) | 2011-07-13 |
Family
ID=37470943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005118564A Active JP4723275B2 (ja) | 2005-04-15 | 2005-04-15 | 半導体装置および半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4723275B2 (ja) |
CN (1) | CN101160657B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11309237B2 (en) * | 2019-09-27 | 2022-04-19 | Stmicroelectronics S.R.L. | Semiconductor package with wettable slot structures |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10313157A (ja) * | 1997-05-12 | 1998-11-24 | Alps Electric Co Ltd | プリント基板 |
JP2000307200A (ja) * | 1999-04-23 | 2000-11-02 | Kyocera Corp | 多数個取りセラミック配線基板 |
JP2001177002A (ja) * | 1999-10-05 | 2001-06-29 | Murata Mfg Co Ltd | モジュール基板及びその製造方法 |
-
2005
- 2005-04-15 JP JP2005118564A patent/JP4723275B2/ja active Active
-
2006
- 2006-04-12 CN CN2006800121029A patent/CN101160657B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10313157A (ja) * | 1997-05-12 | 1998-11-24 | Alps Electric Co Ltd | プリント基板 |
JP2000307200A (ja) * | 1999-04-23 | 2000-11-02 | Kyocera Corp | 多数個取りセラミック配線基板 |
JP2001177002A (ja) * | 1999-10-05 | 2001-06-29 | Murata Mfg Co Ltd | モジュール基板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4723275B2 (ja) | 2011-07-13 |
CN101160657B (zh) | 2010-05-19 |
CN101160657A (zh) | 2008-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI578416B (zh) | 封裝載板及其製作方法 | |
TWI488548B (zh) | 陶瓷配線基板、多片式陶瓷配線基板、及其製造方法 | |
US20090289342A1 (en) | Semiconductor Device and Semiconductor Device Manufacturing Method | |
JP4703342B2 (ja) | 配線基板の製造方法 | |
JP6643213B2 (ja) | リードフレーム及びその製造方法と電子部品装置 | |
JP2009170561A (ja) | 配線基板およびその製造方法 | |
JP2008153441A (ja) | 配線基板およびその製造方法 | |
JP6317115B2 (ja) | 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法 | |
JP5189672B2 (ja) | 部品内蔵基板およびその製造方法 | |
JP4723275B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US7171744B2 (en) | Substrate frame | |
JP2006108489A (ja) | 半導体装置の製造方法 | |
JP2006339277A (ja) | 接続用基板及びその製造方法 | |
JP4728032B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007042957A (ja) | 半導体装置用多層基板の部分めっき方法 | |
JP6258810B2 (ja) | 配線基板の製造方法 | |
KR100934678B1 (ko) | 회로 기판과 그 제조 방법 | |
JP2008078646A (ja) | パッケージ用印刷回路基板及びその製造方法 | |
KR102267167B1 (ko) | 적어도 두 개의 중첩된 도체 경로면을 구비한 스마트 카드 애플리케이션의 리드 프레임용 도체 경로 구조 | |
JP2014022486A (ja) | ワイヤボンディング構造、及びその製造方法 | |
JP3994312B2 (ja) | プリント配線板およびその製造方法およびインターポーザ基板 | |
JP2018088442A (ja) | プリント配線板およびその製造方法 | |
JP2006261382A (ja) | 多層配線板及びその製造方法 | |
KR100866532B1 (ko) | 링 형상의 도금인입선을 갖는 비오씨 반도체 패키지 기판의제조방법 | |
TW201431447A (zh) | 軟硬複合線路板及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110331 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110407 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |