TWI603657B - 配線基板及多片式配線基板 - Google Patents
配線基板及多片式配線基板 Download PDFInfo
- Publication number
- TWI603657B TWI603657B TW104132108A TW104132108A TWI603657B TW I603657 B TWI603657 B TW I603657B TW 104132108 A TW104132108 A TW 104132108A TW 104132108 A TW104132108 A TW 104132108A TW I603657 B TWI603657 B TW I603657B
- Authority
- TW
- Taiwan
- Prior art keywords
- wiring
- back surface
- electrodes
- substrate
- electrode
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
- H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/10—Mounting in enclosures
- H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
- H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/17—Post-manufacturing processes
- H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Description
本發明係關於一種能夠以可密封的方式將晶體振盪器等各種電子零件安裝在表面上的配線基板及同時具有複數個該配線基板的多片式配線基板。
例如已提案出一種壓電振動子用封裝,其具備由絕緣性薄片構成的基板、形成在該基板表面的一對振動片安裝電極、形成在前述基板背面的四角落側的各角落側的4個外部連接電極、及沿著上述表面周邊附著的矩形框狀金屬環(例如參照專利文獻1)。貫穿基板的一對通路(via)係其上端個別與上述振動片安裝電極連接,且其下端個別與從位於上述背面的對角位置的一對外部連接電極延伸至背面中央側的一對引出電極(extraction electrode)連接。
根據上述壓電振動子用封裝,即使使用薄基板,在使用到該封裝的壓電振動子的製程中,仍不容易產生破損(crack)且能夠確保可靠性,故能獲得小型、薄型化的該封裝及壓電振動子。
但在為專利文獻1所載之前述壓電振動子用
封裝的情況下,在其圖1(a)~圖1(c)所示之第一實施形態中,在使複數個上述封裝沿著圖1(a)~圖1(c)的左右方向連續設置且流通用以將金屬鍍敷膜被覆於在外部露出的各導體的表面上的電流時,該電流的流動係分為:外部連接電極17c→通路16→金屬環15→通路16→外部連接電極17d→旁邊封裝的外部連接電極17a→引出電極18→通路14a→振動片安裝電極12a便停止的第一組;外部連接電極17a→引出電極18→通路14a→振動片安裝電極12a便停止的第二組;及外部連接電極17b→引出電極18→通路14b→振動片安裝電極12b便停止的第三組。結果導致在為前述壓電振動子用封裝的情況下,當要將金屬鍍敷膜被覆於在每個封裝的外部露出的各導體的表面時,需要複數組鍍敷電流的路徑。此外,在多片式的型態中,無法將金屬鍍敷膜被覆於在複數個封裝的各者的外部露出的各導體的表面。因此,要提供在外部露出的各導體的表面確實被覆有金屬鍍敷膜的壓電振動子用封裝非常困難。
[專利文獻1]日本國特開2008-5088號公報(第1~11頁,圖1~圖5)
本發明之課題在於提供一種配線基板及同時
具有複數個該配線基板的多片式配線基板,該配線基板係解決先行技術中所說明的問題點,能夠以可密封的方式將晶體振盪器等各種電子零件安裝在基板本體的表面上,其在外部露出的導體的表面確實被覆有金屬鍍敷膜,且在安裝至母板時背面電極不易產生不良情形。
本發明係為了解決前述課題而構思到以下解決方式而完成:在同時具有複數個前述配線基板的多片式配線基板的形態中,在每個配線基板中在外部露出的導體的表面確實被覆有金屬鍍敷膜,且在經個片化後的配線基板的基板本體的背面與該背面的各邊分離地形成複數個背面電極。
即,本發明的配線基板(請求項1)係具備基板本體,其由絕緣材所構成,且具有在平面視圖中為矩形狀的表面及背面;複數個背面電極,其形成在該基板本體的背面;框形導體部,其配置在上述基板本體的表面側,且在平面視圖中為矩形框狀;及通路導體,其貫穿上述基板本體,並將上述複數個背面電極與框形導體部之間導通,該配線基板的特徵為:該背面的一部分係在上述複數個背面電極與上述基板本體的背面的各邊之間露出,且在上述基板本體的背面,從上述複數個背面電極到互相交叉的一對邊的各邊之間,形成有至少1個以上的凸形配線。
據此,由於在前述基板本體的背面形成的複數個背面電極係與該背面的各個邊分離形成,故能夠緩
和將本配線基板安裝至印刷基板等母板之際所使用的焊料等凝固時產生的拉力所伴隨的應力。因此,可使上述背面電極的外周側剝離等的不良情況不容易發生。
而且,從前述背面電極到在前述基板本體的背面互相交叉(正交)的一對邊的各邊之間,形成有至少1個以上的凸形配線。因此,在將本配線基板沿著縱橫同時設置複數個而成之待後述的多片式配線基板的狀態中,在鄰接的配線基板之間由彼此的凸形配線所構成的連接配線,係在每個基板本體的背面的各邊設置至少1個以上。因此,於在複數個配線基板流通鍍敷電流之際,能夠使該鍍敷電流沿著該複數個配線基板的縱向、橫向、及斜向流動。因此,能夠提供一種配線基板,其在前述複數個背面電極、框形導體部、及形成在基板本體表面的安裝用電極等在外部露出的導體部的表面確實被覆有金屬鍍敷膜。
再者,形成前述基板本體的絕緣材係陶瓷或樹脂。該陶瓷包含例如:氧化鋁、氮化鋁、富鋁紅柱石等的高溫燒成陶瓷、或玻璃-陶瓷等的低溫燒成陶瓷;上述樹脂包含例如:環氧系樹脂等。
又,前述基板本體係由單層陶瓷層或單層樹脂層所構成。不過該基板本體亦可為以下形態:以複數層陶瓷層或複數層樹脂層的積層體所構成,且該等層之間形成有引繞用的配線層,其用以連接上層側的前述通路導體與下層側的通路導體。例如在基板本體為積層了平板狀的陶瓷層與在平面視圖中為矩形框狀的陶瓷層的形態的
情況下,該基板本體的表面係在平面視圖中外形為矩形狀且呈矩形框狀。
此外,在前述基板本體的表面側配置的矩形框狀的框形導體部係沿著金屬框、或構成上述基板本體的上層側的絕緣層(例如陶瓷層)的表面周邊而積層,且形成在由絕緣材(例如陶瓷層)所構成的矩形框狀的框體表面(表面)的框形金屬化層。
又,在形成前述框形導體部的前述金屬框、或被框體所包圍的基板本體的表面,形成有用以安裝晶體振盪器、半導體元件等的複數個安裝用電極,且該複數個安裝用電極與前述複數個背面導體之間亦藉由通路導體個別導通。
此外,前述背面電極亦包含以下形態:例如沿著在前述基板本體的背面相對向的一對邊的附近配置一對(2個)背面電極的形態;或沿著鄰接的2個角落之間的邊附近形成1個背面電極,並將2個背面電極個別形成在其餘2個角落側的各側,即由合計3個背面電極所構成的形態。
又,在前述基板本體的背面,在前述背面電極附設的複數個凸形配線往鄰接交叉的一對邊延伸之際,至少隔著角落互相鄰接的2個凸形配線的基部係直接與背面電極連接而不互相交叉。
此外,前述凸形配線係相對於在前述基板本體的背面中最接近的邊,除了以直角方向且直線狀延伸的形態之外,亦包含以斜向且直線狀延伸的形態、或在底面視
圖中以L型延伸且前端與上述邊為直角的形態等。
而且,前述背面電極及凸形配線的厚度係在約10~50μm的範圍,該凸形配線的寬度係在約10~300μm的範圍。
又,本發明亦包含以下配線基板(請求項2):前述複數個背面電極係形成在前述基板本體的背面的各角落側的4處,各背面電極係在上述背面,於其與互相交叉的一對邊的各邊之間形成至少1個以上的前述凸形配線。
據此,從在上述基板本體的背面形成的4個背面電極,至在該背面中互相交叉(正交)的一對邊的各邊之間,形成有至少1個以上的凸形配線。因此在待後述之多片式配線基板的狀態中,在相鄰的配線基板之間由彼此的凸形配線構成的連接配線係在每個基板本體的背面的各邊配設至少2個以上。結果,在對複數個配線基板分別流通鍍敷電流之際,該鍍敷電流得以沿著該複數個配線基板的縱向、橫向、及斜向穩定流動,故可提供在外部露出的背面電極等的表面更確實被覆有金屬鍍敷膜的配線基板。
此外,在對複數個配線基板的各者流通前述鍍敷電流之際,上述鍍敷電流沿著該複數個配線基板之間的複數個方向(在平面視圖中的縱向、橫向、及斜向)流動,所以能夠使在外部露出的前述背面電極等的表面上所被覆的金屬鍍敷膜的厚度均一化。而且,前述鍍敷電流沿著複數個方向(通電路徑)流動,所以即使例如在該複數
個通電路徑之中有1個路徑斷線,仍能夠對在外部露出的前述背面電極等的表面確實被覆金屬鍍敷膜。
再者,本發明亦包含以下配線基板:在平面視圖中被前述框形導體部包圍的前述基板本體的表面形成有複數個安裝用電極,亦在該複數個安裝用電極與複數個前述背面電極之間,藉由貫穿上述基板本體的通路導體而個別導通。
在此情況下,在待後述的多片式配線基板的狀態中,鍍敷電流經由任一者的背面電極與通路導體分別在複數個安裝用電極流動,所以每個安裝用電極的表面亦確實被覆有金屬鍍敷膜。
另一方面,本發明的多片式配線基板(請求項3)係具備製品區域,其沿著在平面視圖中的縱橫方向各鄰接配置複數個前述配線基板;耳部,其由與前述基板本體相同的絕緣材所構成,具有表面及背面,包圍上述製品區域的周圍且在平面視圖中呈矩形框狀;複數個鍍敷用電極,其形成於該耳部的周邊;及鍍敷配線,將該鍍敷用電極與位在前述製品區域的周邊側的每個上述配線基板的前述凸形配線之間導通,該多片式配線基板的特徵為:在上述製品區域,隔著分界鄰接的一對配線基板係經由連接配線而電性連接,該連接配線係由一對上述凸形配線所構成且橫跨該分界。
據此,當使電極棒等接觸前述耳部中相對向的其中一個側邊的鍍敷用電極並通電時,該鍍敷電流係經由前述鍍敷配線及連接配線,流經前述製品區域內的
每個配線基板的背面電極、連接配線及相反側的鍍敷配線,之後再流至在上述耳部中相對向的另一個側邊的鍍敷用電極。或者上述鍍敷電流係經由前述鍍敷配線及連接配線,從前述製品區域內的每個基板配線的背面電極,經由前述通路導體及框形導體,流經其他背面電極、連接配線、鄰接的配線基板的背面電極等、及相反側的鍍敷配線,之後再流至在上述耳部中相對向的另一個側邊的鍍敷用電極。此時,上述鍍敷電流係經由連接配線,沿著縱向、橫向、及斜向,確實流經在前述製品區域內在縱橫方向上鄰接的複數個配線基板的各者的背面電極彼此之間。因此,形成了在各配線基板中在外部露出的前述背面電極或框形導體部等的表面上確實被覆有Ni或Au等所需的金屬鍍敷膜的多片式配線基板。
再者,在前述多片式配線基板的耳部的各邊所形成的鍍敷用電極,係在沿著平面視圖中凹陷成半圓形的凹槽的內壁面形成的半圓筒狀導體部。
又,在前述多片式配線基板的耳部所形成的鍍敷配線係將前述鍍敷電極、與從待後述之複數個配線基板的各者的背面電極延伸至該耳部側的複數個凸形配線的前端部之間連接,所以包含從上述鍍敷電極放射狀延伸至複數個配線的各前端部的形態、或由從沿著上述耳部背面的邊長長地延伸的幹線部、從該幹線部延伸至鍍敷電極的根線部、及從幹線部延伸至複數個凸形配線的各前端部的複數個支線部所構成的形態。上述複數個配線基板係位在與該鍍敷電極所在的耳部之邊靠近的製品區域
的周邊側。
又,本發明亦包含以下多片式配線基板(請求項4):在前述製品區域的表面側,沿著劃分複數個配線基板的前述分界,形成有在平面視圖中為格子形狀的分割槽的多片式配線基板。
據此,例如在前述基板本體由陶瓷所構成的情況下,藉由沿著上述分割槽施加剪斷力,能夠容易且正確地獲得複數個前述配線基板。
再者,前述分界係將在平面視圖中鄰接的配線基板彼此加以劃分的假想線(垂直面),且在平面視圖中整體呈格子框狀。
又,前述分割槽係包含藉由雷射加工使剖面呈U字形的形態、或藉由插入刀具使剖面呈V字形的形態。
此外,將隔著前述分界鄰接的2個配線基板的背面電極彼此之間連接的前述連接配線係於沿著前述分割槽進行個片化之際,會成為其前述凸形配線。
而且,前述分割槽亦可在每個前述配線基板的基板本體及耳部由樹脂所構成的形態下,從前述分界的表面側將刀具插入所需深度來形成。
1a~1c‧‧‧配線基板
2a~2c‧‧‧基板本體
3、3b‧‧‧表面
4‧‧‧背面
4a‧‧‧長邊
4b‧‧‧短邊
4z‧‧‧背面的一部分
7‧‧‧金屬環(框形導體部)
9‧‧‧通路導體
10、10a、10b‧‧‧背面電極
12、12a‧‧‧凸形配線
14‧‧‧框形金屬化層(框形導體部)
20‧‧‧多片式配線基板
21‧‧‧製品區域
22‧‧‧耳部
26‧‧‧鍍敷電極
28‧‧‧鍍敷配線
32、33‧‧‧連接配線
[圖1]係表示本發明之一形態的配線基板的俯視圖。
[圖2]係沿著圖1中的X-X線的箭頭的垂直剖面圖。
[圖3]係上述配線基板的仰視圖。
[圖4]係與圖2同樣為垂直剖面圖,其表示不同形態
的配線基板。
[圖5]係與圖2同樣為垂直剖面圖,其表示其他不同形態的配線基板。
[圖6]係具有應用形態的背面電極的上述配線基板的仰視圖。
[圖7]係表示本發明之一形態之多片式配線基板的俯視圖。
[圖8]係表示上述多片式配線基板的仰視圖。
[圖9]係概略表示上述多片式配線基板的通電構造的垂直剖面圖。
[圖10]係表示前述背面電極與凸形配線之間的關係的部分仰視圖。
[圖11]係具有不同形態的背面電極的前述配線基板的仰視圖。
[圖12]係包含其他不同形態的背面電極的前述配線基板的仰視圖。
[圖13]係具有應用形態的背面電極的前述配線基板的仰視圖。
[圖14]表示同時具有複數個上述配線基板的多片式配線基板的部分仰視圖。
以下說明本發明的實施形態。
圖1係表示本發明之一形態的配線基板1a的俯視圖,圖2係沿著圖1中的X-X線的箭頭垂直剖面圖,圖3係該
配線基板1a的仰視圖。
該配線基板1a係如圖1~圖3所示,由陶瓷(絕緣材)所構成,具備:基板本體2a,其由在平面視圖中為長方形(矩形)狀的表面3及背面4與四邊的側面5所構成;4(複數)個背面電極10,其形成在該基板本體2a的背面4的各角落側;金屬環(框形導體部)7,其沿著上述基板本體2的表面3的周邊配置且在平面視圖中為矩形框狀;及複數個通路導體9,其為了導通該金屬環7與上述4個背面電極10之間,而個別貫穿上述基板本體2的表面3與背面4之間。
構成該基板本體2a的單層陶瓷層係例如由氧化鋁等的高溫燒成陶瓷、或玻璃-陶瓷等的低溫燒成陶瓷所構成。在該基板本體2a的四邊的側面5彼此之間,各配設有防缺口(即所謂chipping)用或防破損用的圓弧壁5a。
前述4個背面電極10係在底面視圖中呈長方形狀。在該4個背面電極10與前述基板本體2a的背面4中各長邊4a,短邊4b之間,該背面4的一部分4z呈帶狀地露出。從每個背面電極10的外側邊,至在底面視圖中互為直角交叉且鄰接的一對長邊4a,短邊4b的各邊之間,各有1個凸形配線12係以直角且直線狀延伸的方式形成。該凸形配線12在底面視圖中呈長方形(矩形),但不限於該形狀。
再者,於圖3中,在位於基板本體2的背面4的左上側的背面電極10,形成有用以識別基板本體2a本身等的位置及姿勢的斜邊11。又,前述背面電極10及凸形配線12的厚度係在約10~50μm的範圍,該凸形配線12的寬度係在約10~300μm的範圍。
又,前述金屬環7係例如由鐵鎳鉻合金(kovar;Fe-29%Ni-17%Co)、42合金(Fe-42%Ni)、或194合金(Cu-2.3%-0.03%P)等所構成。該金屬環7之各部的垂直剖面係大致呈正方形,該金屬環7係遍及其底面的整面,皆經由配設在其與基板本體2a的表面3的周邊部之間的銀焊(Ag brazing)等的硬焊材(brazing materia1)(未圖示)附著在該表面3的周邊部。在平面視圖中為矩形狀的凹部6係由該金屬環7的內側面與基板本體2a的表面3包圍而形成。在平面視圖中被金屬環7包圍且亦作為凹部6的底面的基板本體2a的表面3上,形成有一對安裝用電極8a,8b。晶體振盪器13等的一端部係隨後與該安裝用電極8a,8b的上面接合,且在安裝用電極與位在圖2左側的一對背面電極10之間個別連接著通路導體9。
再者,為了將安裝了上述晶體振盪器13等的上述凹部6的開口部加以密封,而藉由電阻焊接或硬焊(brazing),將在平面視圖中為矩形狀的金屬蓋(未圖示)隨後接合在金屬環7的上面。又,亦可在凹部6安裝半導體元件(未圖示)等以取代上述晶體振盪器13,此時安裝用電極8n亦可設為3個以上(例如4個),並設為可經由通路導體9個別與位於該等的各者的大致正下方的背面電極10導通。
又,在前述基板本體2a為由氧化鋁等的高溫燒成陶瓷所構成的情況下,前述一對安裝用電極8a,8b、複數個通路導體9、及使一對一對地凸形配線12延伸出去的4個背面電極10係藉由印刷W、Mo或Cu等而形成;在前述基板本體2a為由玻璃-陶瓷等的低溫燒成陶瓷所構
成的情況下,該等係藉由印刷Ag或Cu等而形成。
此外,前述凸形配線12不限於以最短距離的直線在背面電極10和基板本體2a的每個邊4a,4b之間(前述背面4的一部分4z)與該等呈直角交叉的形態,亦可設為沿著斜向延伸的形態、或在底面視圖中為梯形等任意形狀的形態。
圖4係與前述圖2同樣為垂直剖面圖,其表示形態不同於前述配線基板1a的配線基板1b。
該配線基板1b係如圖4所示,具有基板本體2b以取代前述基板本體2a,且具備形成在該基板本體2b的表面3且在平面視圖中為矩形框狀的框形金屬化層(框形導體部)14以取代前述金屬環7。前述基板本體2b係將平板狀的陶瓷層c1、與沿著其表面3b的周邊在平面視圖中呈矩形框狀且垂直剖面為大致正方形的陶瓷層c2一體積層而成者,且上述表面3在平面視圖中其外型為矩形且呈矩形框狀。再者,上述框形金屬化層14亦由透過引刷與前述相同的W、Mo或Cu等而形成的導體層所構成。
在上述基板本體2b的背面4,形成有與前述相同的4個背面電極10、及從該等的外側邊個別延伸至上述背面4的各長邊4a,短邊4b的與前述相同的凸形配線12。此外,與前述相同的凹部6位在被上層側陶瓷層c2包圍的下層側陶瓷層c1的表面3b上,在亦作為該凹部6的底面之該表面3b,形成有與前述相同的安裝用電極8a,8b。
又,如圖4所示,在上述框形金屬化層14與4個背面電極10之間,個別配設有貫穿陶瓷層c1,c2的通路導體9
,在安裝用電極8a,8b與位在圖4左側的2個背面電極10之間,個別配設有貫穿下層側陶瓷層c1的通路導體9。
圖5係與前述圖2同樣為垂直剖面圖,其表示形態不同於前述配線基板1a,1b的配線基板1c。
該配線基板1c係如圖5所示,具有將下層側的平坦的陶瓷層c1與上層側的平坦的陶瓷層c2一體積層而成的基板本體2c以取代前述基板本體2a。又,在平面視圖中為矩形框狀的金屬環7,係沿著上述基板本體2c的表面3的周邊與前述同樣地附著。例如如圖5所示,上述陶瓷層c1,c2之間形成有聯絡用配線15,該聯絡用配線15將複數個通路導體9彼此予以連接,該複數個通路導體9係從形成在被上述金屬環7包圍且亦作為凹部6底面的上述表面3的安裝用電極8a,8b垂下並貫穿陶瓷層c2。又,上述以外的通路導體9係如圖5所示,貫穿陶瓷層c1,c2之間,或僅貫穿下層側的陶瓷層c1。再者,亦可在上述陶瓷層c1,c2之間形成電源層或接地層(未圖示)等。
圖6係具有應用形態的背面電極10的前述配線基板1a的仰視圖。
如圖6所示,在配線基板1a的基板本體2a的背面4的各角落側,與前述同樣地形成有4個背面電極10,每個背面電極10與上述背面4的每個短邊4b之間,與前述同樣地各形成有1個凸形配線12。此外,在每個背面電極10與上述背面4的每個長邊4a之間,各形成有2個凸形配線12。
如上述,在圖6所示的形態中,在基板本體2a的背面4中,在形成於該背面4的各角落側的4個背面電極10、與
在該背面4互為直角交叉鄰接的一對邊4a,4b之間,分別各形成3個合計12個凸形配線12。
再者,藉由將上述基板本體2a換成前述基板本體2b,2c,亦能夠將具有上述形態的凸形電極12的背面電極10應用在前述配線基板1b,1c。
根據如上的配線基板1a~1c,為了使形成於該等基板本體2a~2c的背面4的複數個背面電極10與該背面4的各長邊4a,短邊4b分離,前述凸形電極12係橫切背面4的一部分4z而形成。不過當在基板本體2a~2c的背面4所形成的複數個背面電極10的外周側與該背面4的各長邊4a,短邊4b相接時,該背面電極10的外周側便會在側面5露出。當將該形態的配線基板安裝至印刷基板等的母板時,該安裝所使用的焊料冷卻凝固之際,上述背面電極10受到拉力,有時會以在側面5露出的該背面電極10與基板本體2a~2c之間的交界為起點而剝落。尤其是在基板本體2a~2c的側面5具有表面3側的槽切入面以及背面4側的破斷面的情況下,當上述背面電極10在該破斷面附近露出時便容易剝落。
相對於此,根據前述配線基板1a~1c,由於背面電極10的外周側未在側面5露出,故前述安裝所使用的焊料冷卻凝固之際,該背面電極10即使受到拉力,也不容易產生上述背面電極10的外周側剝離等的不良情形。
再者,當前述凸形配線12在前述側面5大大地露出時,則和前述背面電極10的外周側與前述背面4的長邊4a,短邊4b相接的形態同樣會產生該背面電極10容易
剝離的情況。因此,需要適宜選定並設計凸形配線12的寬度、厚度、及在側面露出的面積。
而且,從前述背面電極10到在前述基板本體2a~2c的背面4互相交叉(正交)的一對長邊4a,短邊4b的各邊之間,形成有1個或2個凸形配線12,所以在將前述配線基板1a~1c沿著縱橫方向同時設置複數個而成之待後述的多片式配線基板20的狀態中,在相鄰的配線基板1a~1c之間由彼此的凸形配線12所構成的連接配線32,係在基板本體2a~2c的各者的背面4的各長邊4a,短邊4b至少配設1個以上。因此,在流通鍍敷電流之際,該鍍敷電流沿著複數個配線基板1a~1c的縱向、橫向以及斜向流動。因此,形成了在前述複數個背面電極10、金屬環7或框形金屬化層14、及在基板本體2a~2c的表面3,3b所形成的安裝用電極8a,8b等的在外部露出的導體部的表面上確實地被覆了金屬鍍敷膜的配線基板1a~1c。
圖7係將前述配線基板1a沿著縱橫方向同時設置複數個而成之的多片式配線基板20的俯視圖,圖8為該多片式配線基板20的仰視圖,圖9係概略表示該多片式配線基板20的通電構造的垂直剖面圖。
該多片式配線基板20係如圖7、圖8所示,具備:製品區域21,其沿著縱橫方向各鄰接配設複數個前述配線基板1a而成,且在平面視圖中為矩形狀;及耳部22,其由與前述相同的陶瓷(絕緣材)所構成,具有表面3及背面4,包圍上述製品區域21的周圍,且在平面視圖中為矩形框狀。在位於上述製品區域21內的複數個配線基板1a彼
此之間,及在製品區域21與耳部22之間,預先設定了在平面視圖中呈格子狀的假想分界23以將該等之間加以劃分。在該分界23彼此直角交叉的位置的每一處,皆各形成有在平面視圖中為圓形的貫穿孔25。該貫穿孔25係於隨後按配線基板1a分割之際,會形成前述圓弧壁5a。
在上述耳部22的相對向的一對長邊的周邊,於每個長邊各形成有2個在平面視圖中為半圓形狀的凹槽27,沿著每個該凹槽27的內壁面形成有在平面視圖中為半圓形狀且整體呈半圓筒狀的鍍敷電極26。
又,如圖8所示,在位在耳部22的每個長邊的一對前述鍍敷電極26、與位在製品區域21的周邊側的每個前述配線基板1a的前述背面電極10之間,分別形成有用以將該等之間導通的鍍敷配線28。該鍍敷配線28係由沿著耳部22的每個長邊的長邊方向呈細長狀延伸的幹線部30、從該幹線部30延伸至鍍敷電極26的根線部29、及從上述幹線部30至每個配線基板1a的背面電極10之間延伸的支線部31所構成。
此外,如圖8所示,在製品區域21內,在沿著縱向及橫向互相鄰接的一對配線基板1a彼此的背面電極10,10之間,配置了跨越分界23(交叉)以將彼此電性連接的連接配線32。
此外,如圖9所示,在前述分界23的表面3側,以在平面視圖中呈格子狀的方式形成了從該表面3起算達所需深度的分割槽24。該分割槽24係為了製造本發明之多片式配線基板20,而從同時具有前述製品區域21內
的各配線基板1a及耳部22的單層生胚片的表面側,以使其在平面視圖中成為格子形狀的方式插入刀具形成,其垂直剖面為V字形。
再者,前述鍍敷配線28亦由與前述相同的W、Mo或Cu所構成。
又,前述支線部31係於隨後將複數個配線基板1a個別分割之際,成為前述凸形配線12的部分會包含在製品區域21內;前述連接配線32係於與上述同樣地進行分割之際,分割成每個配線基板1a的凸形配線12。
此外,配線基板1a所使用的的金屬環7係經由銀焊等的硬焊材(未圖示)附著在表面3的周邊部。另一方面,隨著配線基板1a不斷小型化,在前述多片式配線基板20中鄰接的金屬環7彼此的間距持續變窄。結果造成當使用份量足以進行上述附著的焊材時,有時焊材甚至會流出到旁邊的配線基板1a的焊材。因此,藉由在將複數個配線基板1a縱橫配設而成的多片式配線基板20中,沿著分界23的表面3側形成分割槽24,並使上述焊材進入該分割槽24內,能夠防止上述焊材流入至旁邊的配線基板1a的事態發生。尚且,因為在表面3側形成了上述分割槽24,所以在該背面4側形成了跨越分界23的背面4側(交叉)以將彼此電性連接的連接配線32。
又,前述貫穿孔25係於與上述同樣地進行分割之際,會成為位在每個配線基板1a的基板本體2a的各角落的前述圓弧壁5a。
此外,亦可藉由從前述生胚片的表面側一邊掃描一
邊照射在平面視圖中呈格子形狀的雷射,來將前述分割槽24的剖面形狀形成為U字形。
根據如上的多片式配線基板20,如圖9所示,當將電極棒等接觸耳部22中其中一個長邊側的鍍敷電極26並通電時,該鍍敷電流會經由前述鍍敷配線28(29~31),流過製品區域21內的周邊側的每個配線基板1a的周邊側的背面電極10、前述通路導體9、金屬環7、通路導體9、及位於製品區域21內且位於其中央側的背面電極10,接著經由連接配線32,流過鄰接的配線基板1a的背面電極10、通路導體9、金屬環7、通路導體9、及上述的相反側的背面電極10之後,再經過另一個長邊側的鍍敷配線28,在上述耳部22流至另一個長邊側的鍍敷電極26。此時,上述鍍敷電流係經由連接配線32,沿著縱向、橫向及斜向確實地流過在前述製品區域21內沿著縱橫方向鄰接的複數個配線基板1a的各者的背面電極10彼此之間。
因此,沿著前述分割槽24分割成各個配線基板1a之際,形成可提供複數個配線基板1a的多片式配線基板20,該配線基板1a係其在外部露出的前述背面電極10、金屬環7及安裝用電極8a,8b的表面上,確實地被覆有例如Ni及Au等所需的金屬鍍敷膜。
再者,前述多片式配線基板20亦可設為將複數個前述配線基板1b或複數個前述配線基板1c在其製品區域21內縱橫配設的形態。其中,在為配線基板1c的情況下,雖仍要在分界23的表面3側形成分割槽24,但需要將分割槽24形成深達陶瓷層c1,c2的厚度量,其深度比配
設了配線基板1a的形態還深。在該形態中,在前述多片式配線基板20的背面4側形成跨越分界23(交叉)以將彼此電性連接的連接配線32,故容易形成深的分割槽24。
圖10係表示前述背面電極10與凸形配線12之間的關係的部分仰視圖。
在前述配線基板1a~1c的基板本體2a~2c的背面4的每個角落側形成的背面電極10,係在底面視圖中大致呈長方形,從其外側的2個邊的各邊的中間,朝向在上述背面4互相交叉的長邊4a,短邊4b,各形成至少1個(一對)凸形配線12。
如圖10所示,在前述背面4的每個角落側形成的背面電極10中,包夾該角落且互相交叉(正交)鄰接的一對凸形配線12,亦可形成為至少該等的基部不互相交叉,而是直接與背面電極10的外側的邊連接。再者,包含該形態的一對凸形配線12的背面電極10係適用在所有前述配線基板1a~1c,且亦可包含在前述多片式配線基板20內。
圖11係具有不同形態的背面電極10a的前述配線基板1a的仰視圖。
如圖11所示,在前述配線基板1a的基板本體2a的背面4,沿著該背面4的一對長邊4a,與該長邊4a及鄰接的一對短邊4b分別隔著帶狀的背面部分4z,形成了在底面視圖中呈細長的長方形(梯形)的一對背面電極10a。該背面電極10a係使背面4的長邊4a的每個角落側各2個即合計4個凸形配線12、相對向的左右一對的短邊4b的每個角落側各1個的凸形配線12朝向長邊4a、短邊4b延伸。在圖
11中,在上側的背面電極10a的內側邊形成有用以確認位置及姿勢的凹部11a。
再者,包含複數個凸形配線12的上述背面電極10a亦適用在前述配線基板1b、1c,且亦可包含在前述多片式配線基板20內。
又,前述一對背面電極10a亦可一邊接近前述背面4的一對短邊4b的各邊,一邊與前述同樣地形成。
圖12係包含其他不同形態的背面電極10b的前述配線基板1a的仰視圖。
如圖12所示,在前述配線基板1a的基板本體2a的背面4,於該背面4的左側的各角落側形成有與前述相同的一對背面電極10;於該背面4的右側,沿著圖示中右側的短邊4b附近,與該短邊4b及鄰接的一對長邊4a分別隔著帶狀的背面部分4z,形成有在底面視圖中呈長方形或梯形的1個背面電極10b。即,在上述背面4形成有一對背面電極10與1個背面電極10b,即合計3個背面電極。上述背面電極10b係在右側的短邊4b的各角落側與和該短邊4b鄰接的一對長邊4a的每個角落側,使各1個即合計4個凸形配線12往各邊4a,4b延伸。
再者,如上之由一對背面電極10與1個背面電極10b即合計3個背面電極所構成的形態亦可適用在前述配線基板1b、1c,且亦可包含在前述多片式配線基板20內。
又,在背面4中,亦可設為沿著其中一個長邊4a的附近形成1個背面電極10a並在另一個長邊4a的兩端的每個角落側形成2個背面電極10的形態。
圖13係表示前述圖3所示的形態的應用形態的仰視圖,其在前述配線基板1a的基板本體2a的背面4中,將4個背面電極10個別配置在該背面4的每個角落。
如圖13所示,在基板本體2a的背面4,與前述同樣地將4個背面電極10個別形成在該背面4的每個角落,在每個該背面電極10的外側邊的中間與上述背面4的長邊4a及短邊4b之間的背面部分4z各形成了1個凸形配線12。此外,在沿著上述背面4的上下一對長邊4a的各邊鄰接的左右一對背面電極10中,在圖13左上側的背面電極10與右下側的背面電極10,從在左側或右側鄰接的背面電極10側的內側邊朝向長邊4a的中間附近,分別以點對稱的方式形成有在底面視圖中呈L字形的凸形配線12a。
再者,上述一對凸形配線12a亦適用在前述配線基板1b、1c,且亦可同樣適用在前述圖6所示之背面4。
圖14係表示多片式配線基板20的製品區域21的一部分的部分仰視圖,該多片式配線基板20係縱橫鄰接地同時具有複數個前述配線基板1a。
如圖14所示,在與前述同樣地被分界23劃分的複數個配線基板1a的基板本體2a的每個背面4,位在每個該背面4的角落側的每個背面電極10,係在其與隔著分界23鄰接的配線基板1a的背面電極10之間,藉由將兩者的一對外側邊的各邊的中間加以連接的連接配線32而電性連接。此外,在隔著分界23與各長邊4a鄰接的一對配線基板1a的各個背面4,在位在上述分界23與長邊4a的對角位置的一對背面電極10的內側邊彼此之間,形成有與上述
分界23在中間直角交叉且在平面視圖中呈縱長的Z字形或彎曲(crank)狀的連接配線33。該連接配線33係於隨後沿著分界23將本發明之多片式配線基板20分割成複數個配線基板1a之際,會成為每個配線基板1a的前述凸形配線12a。
藉由在多片式配線基板20的製品區域21內的每個配線基板1a的基板本體2a的背面4追加如上之連接配線33,可對複數個配線基板1a的背面電極10等的所有導體部,更確實且均勻地流通前述鍍敷電流。
再者,對前述背面4的一對背面電極10進一步形成一對凸形配線12a的形態亦可應用在前述配線基板1b、1c,並形成在製品區域21內同時設置複數個該等配線基板的任一者的多片式配線基板20。
本發明不限於以上說明的各形態。
例如,構成前述基板本體的絕緣材亦可為環氧系等的樹脂。由該樹脂所構成的基板本體可設為例如在單層樹脂板的兩面貼附銅箔而成的所謂貼銅樹脂基板,亦可為複數層平坦樹脂層、或將平坦樹脂層與矩形框狀的框形樹脂一體積層的形態。
又,前述基板本體亦可設為積層陶瓷層與樹脂層的形態。
此外,前述基板本體的表面及背面不限於具有一對長邊及一對短邊的前述長方形狀,亦可為四邊大致相同長度的正方形。
又,位於前述基板本體的每個角落的圓弧壁亦可省
略,亦可省略與此相關的前述多片式配線基板的貫穿孔。
此外,前述背面電極亦可設為將5個以上(例如6個或8個)背面電極互相分離地形成在前述基板本體的背面的形態。
又,前述通路導體係在複數個背面電極與基板本體的表面側的框形導體部之間個別形成至少1個以上,但在形成於基板本體背面的背面電極的總數為3個以上的情況下,只要在其中2個背面電極與框形導體部之間個別形成至少1個以上即可。
此外,前述凸形配線在前述背面電極與基板本體的各邊之間(背面的一部分),係不限於前述在底面視圖中為長方形的形態,亦可設為在底面視圖中呈細長的平行四邊形(斜向)、彎曲的曲線形狀、或梯形等的形態。
此外,前述多片式配線基板亦可為其製品區域在平面視圖中呈正方形,且前述耳部的外形及內部形狀亦可為形狀與該正方形大致相似的框形狀。
此外,前述多片式配線基板之前述鍍敷電極及鍍敷配線亦可設為配置在前述耳部的四邊的各邊的形態。
根據本發明,可確實提供一種配線基板及同時具有複數個該配線基板的多片式配線基板,該配線基板係能夠以可密封的方式將晶體振盪器等各種電子零件安裝在基板本體的表面上,其在外部露出的導體的表面確實被覆有金屬鍍敷膜,且在安裝至母板時背面電極不易產生不良情形。
2a‧‧‧基板本體
4‧‧‧背面
4a‧‧‧長邊
4b‧‧‧短邊
4z‧‧‧背面的一部分
5‧‧‧側面
5a‧‧‧圓弧壁
9‧‧‧通路導體
10‧‧‧背面電極
11‧‧‧斜邊
12‧‧‧凸形配線
Claims (4)
- 一種配線基板,其具備基板本體,其由絕緣材所構成,且具有在平面視圖中為矩形狀的表面及背面;複數個背面電極,其形成在上述基板本體的背面;框形導體部,其配置在上述基板本體的表面側,且在平面視圖中為矩形框狀;及通路導體,其貫穿上述基板本體,並將上述複數個背面電極與框形導體部之間導通,該配線基板的特徵為:該背面的一部分係在上述複數個背面電極與上述基板本體的背面的各邊之間露出,且在上述基板本體的背面,從上述複數個背面電極到互相交叉的一對邊的各邊之間,形成有至少1個以上的凸形配線。
- 如請求項1之配線基板,其中前述複數個背面電極係形成在前述基板本體的背面的各角落側的4處,各背面電極係在前述背面,於其與互相交叉的一對邊的各邊之間形成至少1個以上的前述凸形配線。
- 一種多片式配線基板,其具有製品區域,其沿著在平面視圖中的縱橫方向各鄰接配置複數個如請求項1或2之配線基板;耳部,其由與前述基板本體相同的絕緣材所構成,具有表面及背面,包圍上述製品區域的周圍且在平面視圖中為矩形框狀;複數個鍍敷用電極,其形成於上述耳部的周邊;及鍍敷配線,將上述鍍敷用電極與位在前述製品區域的周邊側的每個上述配線 基板的前述凸形配線之間導通,該多片式配線基板的特徵為:在上述製品區域,隔著分界鄰接的一對配線基板係經由連接配線而電性連接,該連接配線係由一對上述凸形配線所構成且橫跨該分界。
- 如請求項3之多片式配線基板,其在前述製品區域的表面側,沿著劃分複數個配線基板的前述分界,形成有在平面視圖中為格子形狀的分割槽。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014200525 | 2014-09-30 | ||
JP2015142725A JP2016072606A (ja) | 2014-09-30 | 2015-07-17 | 配線基板および多数個取り配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201622500A TW201622500A (zh) | 2016-06-16 |
TWI603657B true TWI603657B (zh) | 2017-10-21 |
Family
ID=55864943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104132108A TWI603657B (zh) | 2014-09-30 | 2015-09-30 | 配線基板及多片式配線基板 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2016072606A (zh) |
KR (1) | KR101985056B1 (zh) |
TW (1) | TWI603657B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108604888B (zh) * | 2016-05-31 | 2019-08-27 | 株式会社村田制作所 | 压电振动元件搭载用的集合基板以及其制造方法、压电振子的制造方法 |
CN110612780B (zh) * | 2017-05-23 | 2022-04-19 | 京瓷株式会社 | 多连配线基板、电子部件收纳用封装件以及电子装置 |
CN111133570B (zh) * | 2017-11-29 | 2023-09-15 | Ngk电子器件株式会社 | 片状基板及片状基板的制造方法 |
WO2021106655A1 (ja) * | 2019-11-26 | 2021-06-03 | 京セラ株式会社 | 電子部品収納用パッケージ、電子装置および電子モジュール |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7220921B1 (en) * | 2000-05-09 | 2007-05-22 | Sanyo Electric Co., Ltd. | Sheet-like board member and method of manufacturing a semiconductor device |
US8080869B2 (en) * | 2005-11-25 | 2011-12-20 | Panasonic Electric Works Co., Ltd. | Wafer level package structure and production method therefor |
TW201223346A (en) * | 2010-10-08 | 2012-06-01 | Ngk Spark Plug Co | Multi-piece wiring substrate and method for manufacturing the same |
TW201306677A (zh) * | 2011-05-19 | 2013-02-01 | Ngk Spark Plug Co | 配線基板、多片式配線基板、及其製造方法 |
US20140174803A1 (en) * | 2011-12-27 | 2014-06-26 | Ngk Spark Plug Co., Ltd | Wiring substrate and multi-piece wiring substrate |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005236775A (ja) * | 2004-02-20 | 2005-09-02 | Seiko Epson Corp | 圧電デバイス用パッケージおよび圧電デバイスの製造方法 |
JP2005340542A (ja) * | 2004-05-27 | 2005-12-08 | Kyocera Corp | 多数個取り配線基板 |
JP2008005088A (ja) * | 2006-06-21 | 2008-01-10 | Epson Toyocom Corp | 圧電振動子用パッケージおよび圧電振動子、圧電発振器 |
JP4484934B2 (ja) * | 2008-02-26 | 2010-06-16 | 富士通メディアデバイス株式会社 | 電子部品及びその製造方法 |
-
2015
- 2015-07-17 JP JP2015142725A patent/JP2016072606A/ja active Pending
- 2015-09-25 KR KR1020150137131A patent/KR101985056B1/ko active IP Right Grant
- 2015-09-30 TW TW104132108A patent/TWI603657B/zh not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7220921B1 (en) * | 2000-05-09 | 2007-05-22 | Sanyo Electric Co., Ltd. | Sheet-like board member and method of manufacturing a semiconductor device |
US8080869B2 (en) * | 2005-11-25 | 2011-12-20 | Panasonic Electric Works Co., Ltd. | Wafer level package structure and production method therefor |
TW201223346A (en) * | 2010-10-08 | 2012-06-01 | Ngk Spark Plug Co | Multi-piece wiring substrate and method for manufacturing the same |
US20130183475A1 (en) * | 2010-10-08 | 2013-07-18 | Ngk Spark Plug Co., Ltd. | Multi-piece-array and method of manufacturing the same |
TW201306677A (zh) * | 2011-05-19 | 2013-02-01 | Ngk Spark Plug Co | 配線基板、多片式配線基板、及其製造方法 |
US20140174803A1 (en) * | 2011-12-27 | 2014-06-26 | Ngk Spark Plug Co., Ltd | Wiring substrate and multi-piece wiring substrate |
Also Published As
Publication number | Publication date |
---|---|
TW201622500A (zh) | 2016-06-16 |
KR20160038839A (ko) | 2016-04-07 |
JP2016072606A (ja) | 2016-05-09 |
KR101985056B1 (ko) | 2019-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI603657B (zh) | 配線基板及多片式配線基板 | |
TWI627721B (zh) | 半導體裝置之製造方法 | |
JP2008042064A (ja) | セラミック配線基板とそれを用いた光学デバイス装置、パッケージおよびセラミック配線基板の製造方法 | |
US9491867B2 (en) | Wiring substrate and multi-piece wiring substrate | |
JP2008041910A (ja) | 配線基板および多数個取り配線基板 | |
JP2006310796A (ja) | 多数個取り用配線基板 | |
JP2009010103A (ja) | 多数個取りセラミック基板 | |
JP6613089B2 (ja) | 配線基板およびその製造方法 | |
JP2008130946A (ja) | 多数個取りセラミック基板およびセラミック配線基板ならびにその製造方法 | |
JP6193622B2 (ja) | 配線基板ユニットおよびリード付き配線基板の製造方法 | |
JP5383407B2 (ja) | 多数個取り配線基板 | |
JP2007251017A (ja) | 配線基板および多数個取り配線基板ならびにその製造方法 | |
JP3838935B2 (ja) | 多数個取り配線基板 | |
JP2006269603A (ja) | 配線基板および多数個取り用配線基板 | |
JP3842683B2 (ja) | 多数個取り配線基板 | |
JP6506132B2 (ja) | 多数個取り配線基板および配線基板 | |
JP6838961B2 (ja) | 配線基板およびその製造方法 | |
JP7025845B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP6163354B2 (ja) | 配線基板ユニットおよびリード付き配線基板の製造方法 | |
JP6758105B2 (ja) | 多数個取り配線基板 | |
JP6857504B2 (ja) | 配線基板およびその製造方法 | |
JP2018181995A (ja) | 配線基板 | |
JP6321477B2 (ja) | 電子部品収納用パッケージ、パッケージ集合体および電子部品収納用パッケージの製造方法 | |
JP2006041310A (ja) | 多数個取り配線基板 | |
JP6282959B2 (ja) | 多数個取り配線基板、配線基板および電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |