JP4589199B2 - 混成集積回路の製造方法 - Google Patents

混成集積回路の製造方法 Download PDF

Info

Publication number
JP4589199B2
JP4589199B2 JP2005238845A JP2005238845A JP4589199B2 JP 4589199 B2 JP4589199 B2 JP 4589199B2 JP 2005238845 A JP2005238845 A JP 2005238845A JP 2005238845 A JP2005238845 A JP 2005238845A JP 4589199 B2 JP4589199 B2 JP 4589199B2
Authority
JP
Japan
Prior art keywords
hybrid integrated
plating
integrated circuit
substrate
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005238845A
Other languages
English (en)
Other versions
JP2007053306A (ja
Inventor
兼士 大串
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichicon Corp
Original Assignee
Nichicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichicon Corp filed Critical Nichicon Corp
Priority to JP2005238845A priority Critical patent/JP4589199B2/ja
Publication of JP2007053306A publication Critical patent/JP2007053306A/ja
Application granted granted Critical
Publication of JP4589199B2 publication Critical patent/JP4589199B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、混成集積回路に関するものであり、混成集積回路を複数個取りする時、電極バリの発生を抑えることにより、混成集積回路同士の接触傷を低減し、個々の混成集積回路に分割した後の工程を効率良く進めることができる混成集積回路の製造方法に関するものである。
従来、シート状の基板(図7)において、端子部を形成し電解メッキを行う場合は、図8、9のように、端子部に接続されるメッキ用引き出し線4の配線を容易に行えるようにするため、メッキ用引き出し線4は端子部3の存在する側の面から導出されていた(例えば特許文献1参照)。
特開平11―176974号公報
そして、基板を電解メッキ液に浸漬し、メッキ用引き出し線4と電解メッキ液中の電極との間に電圧を印加して端子部3にメッキを施した後、混成集積回路を複数個形成し、樹脂外装後、金型加工により個々の混成集積回路に分割していた。
金型加工は一般に上刃と下刃によるプレス方式でメッキ引き出し線4を押し切る状態になっており、大きな電極バリは発生しにくい。
また、電極バリがあったとしても混成集積回路の基板内側に貼り付くように発生していたため、問題となることがなかった。
しかし、シート状の基板1から周辺部の回路の形成されない部分である余白部を取り除き、個々の混成集積回路2にダイサーにより分割する方式は、図9のようにシート状の基板1をダイシングテープ5に貼り付け、ダイサーブレード6で基板を切断するもので、上刃のみでメッキ引き出し線4を切断することになる。
このとき、メッキ用引き出し線4はダイシングテープ6が柔らかいこともあり、図10のように、基板外側へ伸びちぎるような状態で切断され、個々の混成集積回路において、電極バリ9aが発生するという問題があった。
混成集積回路同士が接触した際、上記の電極バリ9aによって端子部3に傷が発生したり、図11のように、基板から剥がれ落ちた電極バリ9bが、端子部3と混成集積回路を収納するケース11との間に挟まり、メッキ端子部3に傷が発生するという問題があった。
特に、端子部3が金メッキであり、かつ、該端子部3表面の傷が外観上および耐腐食性上、問題となる2次電池の保護回路モジュールに使用される場合、その傷により、歩留が大幅に低下するという問題があった。
また、図10のように、電極バリ9aは基板の外側へ向いているため、シート状の基板1から上記の余白部を取り除き、個々の混成集積回路に分割した後の工程で、混成集積回路を持ち運ぶ際、電極バリ9aが手袋等に引っかかり、作業効率が低下するという問題があった。
上記のような問題があったため、ダイサーブレードで基板を切断する時、メッキ用引き出し線のバリ発生を抑えることができる混成集積回路の製造方法が求められていた。
電解メッキされる端子部を有する混成集積回路を複数個形成したシート状の両面基板において、
前記両面基板のうちの電子部品搭載面に形成されるとともに上記端子部に接続されるメッキ用引き出し線を両面基板のうちの電子部品搭載面の裏面側の余白部に導出させ、
該メッキ用引き出し線を余白部端面のメッキ電圧印加用端子に接続し、
該メッキ電圧印加用端子と電解メッキ液中の電極との間に電圧を印加して、電解メッキを行った後混成集積回路を形成し、
上記余白部を含む電子部品搭載面前記複数個の混成集積回路に跨がるように樹脂外装した後、
該両面基板の余白部を外装樹脂と共に除去し、外装樹脂と共に個々の混成集積回路に分割することを特徴とする混成集積回路の製造方法である。
さらに、上記の個々の混成集積回路に分割する手段がダイサーによるものであることを特徴とする混成集積回路の製造方法である。
電解メッキされる端子部を有する混成集積回路を複数個、形成したシート状の両面基板において、メッキ用引き出し線を両面基板の電解メッキされる端子部の裏面に配置することにより、該メッキ用引き出し線が硬度の高い基板に当接することになり、個々の混成集積回路に分割する際、メッキ用引き出し線が伸びちぎられるのが抑えられ、バリの発生を抑制することができる。
以下、本発明の実施の形態を図1〜5により説明する。
参考例]多層基板
図1は本発明の参考例による、電解メッキされる端子部を有する混成集積回路を複数個形成したシート状の多層基板の底面図であり、図2は上記多層基板のメッキ引き出し線が現れるように、樹脂や基板を取り除いたときの平面図であり、図3は上記多層基板を樹脂外装した後、ダイサーブレードにより切断する時の側断面図である。
上記メッキ用引き出し線4は、スルーホール12内の内層電極12aを経由して、電解メッキされる端子部3に接続されるとともに、上記多層基板周辺部の回路未形成部分である余白部のスルーホール14を貫通する内層電極14aを介して、余白部端面に設けたメッキ電圧印加用端子15に接続されている。
上記参考例では、絶縁基材両面に銅パターンを形成した両面基板を、表面はメッキ用引き出し線4として、また、裏面はメッキ端子部3として、形成されるようにエッチング処理した後、基板両面を接続するためにスルーホール12を形成し、該スルーホール12に銅メッキを施して内層電極12aとし、該内層電極12aにより、表面のメッキ用引き出し線4と、裏面のメッキ端子部3とを接続した。
また、両面基板周辺部の回路未形成部分である余白部にもスルーホール14を形成し、該スルーホール14にも銅メッキを施して内層電極14aとし、該内層電極14aにより、表面のメッキ用引き出し線4の端部と、裏面のメッキ電圧印加用端子15とを接続した。
その後、上記両面基板のメッキ用引き出し線4を形成した面に、絶縁性接着剤を塗布し、他の基板を張り合わせ、積層プレスして多層基板とした。
上記メッキ電圧印加用端子15と電解メッキ液中の電極(図示せず)との間に電圧を印加して、電解メッキを行った。
上記の電解メッキ後、混成集積回路および多層基板余白部を樹脂外装し、その後、ダイサーにより余白部を外装樹脂とともに除去し、図4の側断面図に示す、個々の混成集積回路に分割した。
従来は、メッキ用引き出し線4がダイシングテープ5張り付け面側に位置しており、このことがダイサー6による分割時に、メッキ引き出し線のバリが発生する原因となっていたが(図9)、本参考例では図3のように、メッキ用引き出し線4を多層基板内部に配置しているため、メッキ用引き出し線4がある程度の硬度を持った基板材料に挟まれる構造となり、バリの発生を抑えることができた。
[実施の形態]両面基板
図5は本発明の実施例による、電解メッキされる端子部を有する混成集積回路を複数個形成したシート状の両面基板をダイサーブレードにより切断する時の側断面図である。ここで、上記の両面基板の底面図は図1と同様であるので、図示および説明を省略する。
上記メッキ用引き出し線4は、スルーホール12内の内層電極12aを経由して、端子部3に接続されるとともに、上記両面基板周辺部の回路未形成部分である余白部のスルーホール14を貫通する内層電極14aを介して、余白部端面に設けたメッキ電圧印加用端子15に接続されている。
上記実施例では、絶縁基材両面に銅パターンを形成した両面基板を、表面はメッキ用引き出し線4として、また、裏面はメッキ端子部3として、形成されるようにエッチング処理した後、基板両面を接続するため、スルーホール12を形成し、該スルーホール12に銅メッキを施して内層電極12aとし、該内層電極により、表面のメッキ用引き出し線4と、裏面のメッキ端子部3とを接続した。
また、両面基板周辺部の回路未形成部分である余白部にもスルーホール14を形成し、該スルーホール14にも銅メッキを施して内層電極14aとし、該内層電極14aにより、表面のメッキ用引き出し線4の端部と、裏面のメッキ電圧印加用端子15とを接続した。
該メッキ電圧印加用端子15と電解メッキ液中の電極(図示せず)との間に電圧を印加して、電解メッキを施した。
上記の電解メッキ後、混成集積回路および両面基板余白部を樹脂外装し、その後、ダイサーにより余白部を外装樹脂とともに除去し、図6の側断面図に示す、個々の混成集積回路に分割した。
本実施形態では図5のように、メッキ引き出し線4を両面基板の電子部品搭載面に設けているため、メッキ引き出し線4がある程度の硬度を持った基板材料に当接する構造となり、バリの発生を抑えることができた。
なお、上記の実施例では、電解メッキを、余白部の端面に設けたメッキ電圧印加用端子にメッキ用引き出し線を一括して接続する方式で行ったが、個々の混成集積回路の電解メッキされる端子部およびメッキ用引き出し線を独立させた状態で、メッキ電圧印加用端子に接続して電解メッキを行う方式でも行うことができる。
本発明の参考例による、混成集積回路を複数個形成したシート状の多層基板を示す底面図である。 上記多層基板のメッキ引き出し線が現れるように、樹脂や基板を取り除いたときの平面図である。 図1に示す多層基板の余白部を外装樹脂とともに除去し、個々の混成集積回路に分割する時の状態を示す側断面図である。 図3で分割した、個々の混成集積回路の側断面図である。 本発明の実施例による、両面基板の余白部を外装樹脂とともに除去し、個々の混成集積回路に分割する時の状態を示す側断面図である。 図5で分割した、個々の混成集積回路の側断面図である。 混成集積回路を複数個、縦横に形成する前のシート状の多層基板を示す底面図である。 従来例による、混成集積回路を複数個形成した、シート状の多層基板を示す底面図である。 図8に示す多層基板の余白部を外装樹脂とともに除去し、個々の混成集積回路に分割する時の状態を示す側断面図である。 図9で分割した、個々の混成集積回路の側断面図である。 図10に示す混成集積回路と、基板から剥がれ落ちたバリと、混成集積回路を収納するケースとの関係を示す側断面図である。
符号の説明
1 混成集積回路を複数個、形成したシート状の基板
2 混成集積回路
2a 混成集積回路の切断される輪郭
3 電解メッキされる端子部
4 メッキ用引き出し線
5 ダイシングテープ
6 ダイサーブレード
7 樹脂外装部
8 分割時のメッキ用引き出し線
9a 分割後の電極バリ
9b 基板から剥がれ落ちた電極バリ
10 電子部品
11 混成集積回路の収納用ケース
12 スルーホール(メッキ用引き出し線用)
12a スルーホール12内の内層電極
13 はんだ
14 スルーホール(余白部のメッキ電圧印加端子用)
14a スルーホール14内の内層電極
15 メッキ電圧印加用端子
16 両面基板
17 多層基板

Claims (2)

  1. 電解メッキされる端子部を有する混成集積回路を複数個形成したシート状の両面基板において、
    前記両面基板のうちの電子部品搭載面に形成されるとともに上記端子部に接続されるメッキ用引き出し線を両面基板のうちの電子部品搭載面の裏面側の余白部に導出させ、
    該メッキ用引き出し線を余白部端面のメッキ電圧印加用端子に接続し、
    該メッキ電圧印加用端子と電解メッキ液中の電極との間に電圧を印加して、電解メッキを行った後混成集積回路を形成し、
    上記余白部を含む電子部品搭載面を前記複数個の混成集積回路に跨がるように樹脂外装した後、
    該両面基板の余白部を外装樹脂と共に除去し、外装樹脂と共に個々の混成集積回路に分割することを特徴とする混成集積回路の製造方法。
  2. 個々の混成集積回路に分割する手段がダイサーによるものであることを特徴とする請求項1記載の混成集積回路の製造方法。
JP2005238845A 2005-08-19 2005-08-19 混成集積回路の製造方法 Expired - Fee Related JP4589199B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005238845A JP4589199B2 (ja) 2005-08-19 2005-08-19 混成集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005238845A JP4589199B2 (ja) 2005-08-19 2005-08-19 混成集積回路の製造方法

Publications (2)

Publication Number Publication Date
JP2007053306A JP2007053306A (ja) 2007-03-01
JP4589199B2 true JP4589199B2 (ja) 2010-12-01

Family

ID=37917538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005238845A Expired - Fee Related JP4589199B2 (ja) 2005-08-19 2005-08-19 混成集積回路の製造方法

Country Status (1)

Country Link
JP (1) JP4589199B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347689A (ja) * 2002-05-29 2003-12-05 Kyocera Corp 多数個取り配線基板
JP2004103811A (ja) * 2002-09-09 2004-04-02 Kyocera Corp 多数個取り配線基板
JP2006310796A (ja) * 2005-04-01 2006-11-09 Ngk Spark Plug Co Ltd 多数個取り用配線基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347689A (ja) * 2002-05-29 2003-12-05 Kyocera Corp 多数個取り配線基板
JP2004103811A (ja) * 2002-09-09 2004-04-02 Kyocera Corp 多数個取り配線基板
JP2006310796A (ja) * 2005-04-01 2006-11-09 Ngk Spark Plug Co Ltd 多数個取り用配線基板

Also Published As

Publication number Publication date
JP2007053306A (ja) 2007-03-01

Similar Documents

Publication Publication Date Title
JP5779227B2 (ja) 半導体装置の製造方法
CN100585022C (zh) 一种电路板表面电镀金的方法
KR20070096303A (ko) 카메라 모듈용 인쇄회로기판 및 그 제조 방법
JP2007189006A (ja) プリント配線板及びそれを使用したled装置
JP2011023657A (ja) 多ピース配線板収容キット、多ピース配線板収容キットの再生方法、および多ピース配線板収容キットの製造方法
JP5166990B2 (ja) フレキシブル回路基板、及びその製造方法
JP6581861B2 (ja) 電子部品搭載用基板の製造方法
JP2008181977A (ja) パッケージ、そのパッケージの製造方法、そのパッケージを用いた半導体装置、そのパッケージを用いた半導体装置の製造方法
TW200715590A (en) Method for manufacturing semiconductor package circuit board
CN103489796B (zh) 元件内埋式半导体封装件的制作方法
JP4589199B2 (ja) 混成集積回路の製造方法
JP6165722B2 (ja) プリント基板を製造するための方法およびプリント基板用パネル全体
JP4654065B2 (ja) 電解めっき用治具及び電解めっき方法
JP2015015498A (ja) 半導体装置
JP2007317981A (ja) フレキシブルプリント配線板及び液晶モジュールのバックライト装置
JP2008205302A (ja) プリント配線板及びその製造方法
CN210274701U (zh) 一种内层盲埋电金引线的线路板结构
KR20140073758A (ko) 인쇄회로기판
JPWO2020166512A1 (ja) 半導体装置、および、半導体装置の製造方法
JP2018085487A (ja) 半導体装置の製造方法および半導体装置
CN110149761A (zh) 一种内层盲埋电金引线的线路板结构及方法
JP2006049185A (ja) フラットケーブル及びその製造方法
JP2008251596A (ja) プリント配線基板の配線パターン
CN109950017B (zh) 电子部件以及电子部件的制造方法
JP6828526B2 (ja) 電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100824

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100909

R150 Certificate of patent or registration of utility model

Ref document number: 4589199

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees