JP2015015498A

JP2015015498A - 半導体装置

Info

Publication number: JP2015015498A
Application number: JP2014198565A
Authority: JP
Inventors: 泰造野村; Taizo Nomura
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2013-03-22
Filing date: 2014-09-29
Publication date: 2015-01-22

Abstract

【課題】小型化、薄型化が可能で、良好なシールド性能を有するとともに、視認性にも優れるレーザマーキングを具備する半導体装置を提供する。
【解決手段】実施形態の半導体装置１０は、配線基板２と、配線基板２上に搭載された半導体素子１ａ〜１ｉと、半導体素子１ａ〜１ｉを封止するモールド樹脂６と、モールド樹脂６上に設けられたシールド層８とを備える。モールド樹脂６は表面にレーザ照射によるマーキング７を有しており、このマーキング７を備えたモールド樹脂６上にシールド層８が設けられている。シールド層８の厚さは２〜４μｍである。
【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。

近年、携帯電話等の携帯無線通信機器においては、内蔵する各種電子部品から発する電磁ノイズが無線システムへ干渉するのを回避することが大きな課題となっている。従来、このようなノイズ抑制対策としては、発生源を含む回路を金属板で囲う（板金シールド）方法が一般的であった。しかし、この方法は、機器の大型化、高背化を招くという問題がある。

そこで、ノイズ源である電子部品そのものにシールド対策を施すことが検討され、その一つとして、樹脂封止した半導体パッケージの表面にめっきによりシールド層を設けたもの（以下、シールド半導体パッケージと称する）が開発されてきている。このような半導体パッケージでは、部品そのものをシールドすることに加え、シールド層を非常に薄く形成できるため、機器の一層の小型化や薄型化を図ることができるという利点を有する。

しかし、その半面、製品情報をレーザによりマーキングする際、シールド層を貫通してシールド性が損なわれるおそれがあった。また、このような貫通を防止するため、マーキングの深さを浅くすると視認性が低下するという問題を生じた。

特開２０１０−２７８３３４号公報

本発明が解決しようとする課題は、小型化、薄型化が可能で、良好なシールド性能を有するとともに、視認性にも優れるレーザマーキングを具備する半導体装置を提供することにある。

実施形態の半導体装置は、配線基板と、前記配線基板上に搭載された半導体素子と、前記半導体素子を封止するモールド樹脂と、前記モールド樹脂上に設けられたシールド層とを備える。前記モールド樹脂は表面にレーザ照射によるマーキングを有しており、このマーキングを備えたモールド樹脂上に前記シールド層が設けられている。前記シールド層の厚さは２〜４μｍである。

一実施形態による半導体装置の構造を示す断面図である。一実施形態による半導体装置の製造方法のプロセスフローを示す図である。

以下、図面を参照して、実施形態を説明する。

図１は、一実施形態による半導体装置の構造を示す断面図である。

図１に示す半導体装置（半導体パッケージ）１０は、いわゆる積層型半導体装置であり、複数の半導体素子（半導体チップ）１ａ、１ｂ、１ｃ、…、１ｈが配線基板２上に多段に積層され、また、これとは別に1個の半導体素子１ｉが配線基板２上に搭載されている。積層される半導体素子の数は、図面の例では８個、つまり８段積層されているが、半導体素子の積層数は特に限定されるものではなく、例えば、１層、２層、５層、１６層、３２層等であってもよい。図面の例において、８段積層された半導体素子１ａ〜１ｈはＮＡＮＤフラッシュ、これとは別に配線基板２上に搭載された半導体素子１ｉはＮＡＮＤコントローラであり、半導体装置１０は記憶装置、例えばメモリカードやＳＳＤ等と同等の機能を有する。

複数の半導体素子１ａ〜１ｉは、いずれもシリコン基板等の半導体基板が使用される。一方、配線基板２は、例えば樹脂基板、セラミックス基板、ガラス基板等の絶縁基板を基材として用いた多層配線基板が使用される。樹脂基板を適用した配線基板２としては、一般的な多層銅張積層板（多層プリント配線板）等が挙げられる。配線基板２の下面側には、外部と接続するための電極パッドが設けられ、その上に、半田バンプ等の外部電極３が固定されている。また、配線基板２の上面側には、信号パターン及びグランドパターンを含む表面配線層２ａが設けられており、各半導体素子１ａ〜１ｉは、これらの信号パターン及びグランドパターンにそれぞれ信号線ワイヤ４及びグランドワイヤ５を介して接続されている。さらに、配線基板２の内部には、表面配線層２ａと外部電極３側の電極パッドに接続された内層配線層２ｂが設けられている。

このように複数の半導体素子１ａ〜１ｉが搭載された配線基板２の上面には、半導体素子１ａ〜１ｉや、配線基板２上面に設けられた表面配線層２ａ、半導体素子１ａ〜１ｉと表面配線層２ａとを接続する信号線ワイヤ４及びグランドワイヤ５を包覆するようにモールド樹脂６がモールドされている。このモールド樹脂６は、半導体素子１ａ〜１ｉや表面配線層２ａ、信号線ワイヤ４及びグランドワイヤ５等を封止して絶縁層を形成するもので、例えば、カーボンブラック等のフィラーを含有するエポキシ樹脂等が使用される。

モールド樹脂６の上面には、レーザの照射により、製品番号、製造年月日、製造工場等の製品情報が刻印され（図１中、７は、レーザ照射による刻印によって形成されたマーキング部を示している）、さらに、その刻印されたモールド樹脂６の表面全体、すなわち、上面及び側面、さらに、モールド樹脂６の側面に続く配線基板２の側面に、金属めっきまたは金属スパッタを用いたシールド層８が形成されている。シールド層８は、主として半導体素子１ａ〜１ｉが発する電磁ノイズをシールドするためのものである。したがって、配線基板２の下面に設けられた接地用の外部電極に電気的に接続され、これによってシールド性が確保されるようになっている。

シールド層８を形成する金属材料は、特に限定されるものではなく、例えば、Ｃｕ、Ｎｉ、ＣｒまたはＢ、ＣｏまたはＷを含有するＮｉ合金等が使用される。また、シールド層８は、単層であっても複数の層を有する積層構造であってもよい。さらに、その厚みは特に限定されるものではないが、半導体装置１０の小型化、薄型化のためには、できるだけ薄くすることが好ましい。シールド層８の厚みを薄くすることによって、マーキング部７の視認性を高めることができる。すなわち、シールド層８の厚みを厚くすると、レーザ照射による刻印の深さが小さくなり視認性が低下する。シールド層８の厚みを薄くすることによってかかる視認性の低下を防止することができる。但し、あまり薄いとシールド層８の機械的強度が低下し、場合によりその一部が剥離する等してシールド性が低下するおそれがある。このような観点から、シールド層８は２〜４μｍの範囲が好ましい。

本実施形態では、マーキング部７の刻印の深さが約３０μｍであり、シールド層８は３μｍ厚のＮｉ層及びＣｕ層の２層構造で構成されている。

なお、レーザによるマーキングには、ＹＡＧレーザやＹＶＯ_４（イットリウム・パナデート）レーザ等が、スポット径が小さく、約３０μｍ程度の深さの刻印を形成し得ることから好ましい。本実施形態では、スポット径０．１ｍｍのＹＡＧレーザを使用している。

図示は省略したが、本実施形態においては、モールド樹脂６に埋設されているグランドワイヤ５のループ頂部とシールド層８を接触させる構成とすることができる。グランドワイヤ５とシールド層８を接触させることで、半導体装置１０のグランド強化を図ることができ、シールド性能をより向上させることができる。なお、グランドワイヤ５のループ頂部とシールド層８を接触させるためには、後述するように、グランドワイヤ５を接続する際、ループ高さが信号線ワイヤ４のループ高さより高くなるようにする、つまり、グランドワイヤ５のループ頂部の位置が信号線ワイヤ４のループ頂部の位置より高くなるようにするとともに、レーザによるマーキングを施す際にグランドワイヤ５のループ頂部が露出するようにすればよい。グランドワイヤ５を露出させたモールド樹脂６にシールド層８を形成することで、グランドワイヤ５とシールド層８を接触させることができる。なお、この場合、モールド樹脂６の材料には透明乃至半透明の内部を透視可能な材料を使用することが好ましい。これにより、露出すべきグランドワイヤ５、特にそのループ頂部の位置を確認することができ、レーザマーキングの際、確実、かつ適切にグランドワイヤ５を露出させることができる。

また、本実施形態の別の例では、グランドパターン断面が側面に露出した配線基板２に対してシールド層８を形成することができる。この場合、半導体装置１０の外形線を跨ぐようにグランドパターンを予め形成しておき、グランドパターンを切断する様に後述する分離を行うことで、グランドパターン断面をシールド層８を形成する前における配線基板２の側面に露出させることができる。

本実施形態の半導体装置においては、レーザ照射によりマーキング部７が形成されたモールド樹脂６の表面にシールド層８が形成されているので、装置の大型化、高背化が抑制されるとともに、マーキング部７の優れた視認性と、信頼性の高いシールド性能を備えることができる。また、グランドワイヤ５とシールド層８を接触させた場合には、グランド強化を図ることができ、シールド性能をより向上させることができる。

次に、この実施形態による半導体装置１０の製造方法の一例を、図２に示すフローチャートを用いて説明する。

図２に示すように、工程は、主に、次の６工程：集合基板を製造する工程（１０１）、半導体素子を搭載する工程（１０２）、モールド樹脂により封止する工程（１０３）、個々の半導体装置に分離する工程（１０４）、レーザ照射によりマーキングを施す工程（１０５）、シールド層を形成する工程（１０６）を備える。

まず、集合基板の製造工程（１０１）において、複数の配線基板２がマトリクス状に連設された構造の集合基板を作製する。

次いで、半導体素子搭載工程（１０２）において、上記各配線基板の上面に、半導体素子１ａ、１ｂ、１ｃ、…、１ｈを順に積層するとともに、半導体素子１ｉを搭載し、配線基板２に設けられた信号パターン及びグランドパターンと各半導体素子１ａ〜１ｉとを信号線ワイヤ４及びグランドワイヤ５を介して接続する。その際、グランドワイヤ５と信号線ワイヤ４は、グランドワイヤ５のループ頂部が信号線ワイヤ４のループ頂部より高位に位置するようにすることが好ましい。これにより、後工程でグランドワイヤ５とシールド層８を容易に接触させることが可能となり、グランドの強化、ひいてはシールド性能の向上を図ることが可能となる。

次いで、モールド樹脂による封止工程（１０３）において、半導体素子１ａ〜１ｉを搭載した集合基板の上面側に、モールド樹脂６、例えばエポキシ樹脂を一括モールドし、半導体素子１ａ〜１ｉを封止する。モールド樹脂６のモールドには、トランスファモールド法、コンプレッションモールド法、ポッテイング方法、印刷法等のモールド法を用いることができる。

次いで、分離工程（１０４）において、個々の半導体装置１０を作製すべく、モールド樹脂６を集合基板とともに切断して、複数の、半導体素子１ａ〜１ｉが搭載された配線基板２に分離する。切断には、ダイヤモンドブレード等のブレードを用いることができる。

次いで、マーキング工程（１０５）において、ＹＡＧレーザ等を備えたレーザマーキング装置により、配線基板２上のモールド樹脂６の上面に、製品名、製品番号、製造年月日、製造工場等の製品情報を刻印する。刻印の深さは、良好な視認性及び作業性を得る観点から、２０〜４０μｍ程度が好ましく、２５〜３５μｍ程度がより好ましく、略３０μｍとすることがより一層好ましい。

刻印は、またモールド樹脂６内のグランドワイヤ５のループ頂部が露出するように行うことが好ましい。そのためには、半導体素子搭載工程（１０２）においてグランドワイヤ５を接続する際にそのループ高さを調節しておくことが好ましい。また、レーザを照射する前に、グランドワイヤ５のループ頂部の位置をレーザマーキング装置に取り付けたカメラ等で認識し、アライメント補正を行った後に、レーザ照射を行うことが好ましい。このようなアライメント補正を行うことで、グランドワイヤ５のループ頂部を確実に露出させることができる。すなわち、グランドワイヤ５は、モールド樹脂による封止工程（１０３）において、樹脂流れによりループ頂部の位置が変化する。したがって、その変化した位置をカメラ等で認識し、アライメント補正を行うことで、グランドワイヤ５のループ頂部を確実に露出させることができる。なお、グランドワイヤ５のループ頂部の位置をカメラ等で認識する場合には、モールド樹脂６の材料として、透視可能な材料を使用する必要がある。

次いで、シールド層形成工程（１０６）において、レーザマーキングしたモールド樹脂６の表面全体、すなわち、上面及び側面全体に金属めっきまたは金属スパッタを施し、例えば３μｍ厚のシールド層８を形成する。これにより、図１に示すような半導体装置１０が作製される。

なお、金属めっきまたは金属スパッタを施す際には、シールド層８のモールド樹脂６に対する密着性を高めるため、予め、モールド樹脂６の表面、少なくとも上面を粗化しておくことが好ましい。本方法では、半導体装置を多数個取りのために、一括封止したモールド樹脂を切断している。したがって、モールド樹脂６の側面は切断によって既に粗化されているため、基本的に粗化する必要はないが、必要ならば、さらに粗化工程を追加するようにしてもよい。粗化の方法としては、ホーニング等の方法を使用することもできるが、レーザ照射による方法が、マーキング工程（１０５）で使用するレーザ装置を粗化装置として使用することができ、粗化のための装置を新たに容易する必要はなく、工程の簡素化、工程期間の短縮を図ることができることから好ましい。

この粗化工程は、マーキング工程（１０５）の前及び後のいずれで行ってもよいが、マーキング部７の視認性の点からはマーキング工程（１０５）の前に行うことが好ましい。すなわち、マーキング工程（１０５）の後に行うと、レーザによる刻印の深さが縮小し、視認性が低下する。

以上説明した半導体装置の製造方法によれば、シールド層を金属めっきまたは金属スパッタにより形成しているので、厚さの非常に薄いシールド層を形成することができ、半導体装置を小型化・薄型化することができる。

しかも、モールド樹脂の表面に製品情報等をレーザによりマーキングした後に、シールド層を形成しているので、信頼性の高いシールド性能を有することができるとともに、十分な視認性を持ったマーキング部を形成することができる。すなわち、シールド層形成後にレーザマーキングを行った場合には、レーザによるシールド層の貫通が生じ、シールドが低下するおそれがある。また、貫通しない場合には、刻印が浅く十分な視認性が得られない。上記半導体装置の製造方法においては、レーザマーキング後にシールド層を形成しているので、シールド層が貫通するおそれはなく、十分な深さを持った刻印が可能である。したがって、信頼性の高いシールド性能を有することができ、かつ十分な視認性を持ったマーキング部を形成することができる。

さらに、シールド層形成後にレーザマーキングを行う場合には、金属は一般にレーザ反射率が大きいため、レーザ出力を大きくしなければならず、レーザ材料の消耗が激しくなり、頻繁な交換が必要になるが、上記方法においては、レーザ光の吸収の良好なモールド樹脂に対しマーキングを行うので、レーザ出力は低くてよく、頻繁な交換を必要とせず、製造コストの低減、作業効率の向上を図ることができる。

以上、本発明の実施形態を説明したが、この実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１ａ〜１ｉ…半導体素子（半導体チップ）、２…配線基板、３…外部電極、４…信号線ワイヤ、５…グランドワイヤ、６…モールド樹脂、７…マーキング部、８…シールド層、１０…半導体装置（半導体パッケージ）。

Claims

配線基板と、前記配線基板上に搭載された半導体素子と、前記半導体素子を封止するモールド樹脂と、前記モールド樹脂上に設けられたシールド層とを備え、前記モールド樹脂は表面にレーザ照射によるマーキングを有しており、このマーキングを備えたモールド樹脂上に前記シールド層が設けられている半導体装置であって、
前記シールド層の厚さは２〜４μｍであることを特徴とする半導体装置。
前記半導体素子に接続されたグランドワイヤ及び信号線ワイヤを具備し、前記グランドワイヤは少なくともその一部が前記シールド層と接触していることを特徴とする請求項１記載の半導体装置。
前記グランドワイヤのループ頂部が前記信号線ワイヤのループ頂部より高位に位置していることを特徴とする請求項１または２記載の半導体装置。
前記マーキングの深さは２０〜４０μｍであることを特徴とする請求項１乃至３のいずれか１項記載の半導体装置。