JP6675524B1 - シールドパッケージ、及び、シールドパッケージの製造方法 - Google Patents

シールドパッケージ、及び、シールドパッケージの製造方法 Download PDF

Info

Publication number
JP6675524B1
JP6675524B1 JP2020505293A JP2020505293A JP6675524B1 JP 6675524 B1 JP6675524 B1 JP 6675524B1 JP 2020505293 A JP2020505293 A JP 2020505293A JP 2020505293 A JP2020505293 A JP 2020505293A JP 6675524 B1 JP6675524 B1 JP 6675524B1
Authority
JP
Japan
Prior art keywords
shield
package
grooves
groove
shield layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020505293A
Other languages
English (en)
Other versions
JPWO2020021981A1 (ja
Inventor
梅田　裕明
裕明 梅田
英俊 野口
英俊 野口
元 中園
元 中園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tatsuta Electric Wire and Cable Co Ltd
Original Assignee
Tatsuta Electric Wire and Cable Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tatsuta Electric Wire and Cable Co Ltd filed Critical Tatsuta Electric Wire and Cable Co Ltd
Application granted granted Critical
Publication of JP6675524B1 publication Critical patent/JP6675524B1/ja
Publication of JPWO2020021981A1 publication Critical patent/JPWO2020021981A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/0045—Casings being rigid plastic containers having a coating of shielding material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/0047—Casings being rigid plastic containers having conductive particles, fibres or mesh embedded therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0084—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a single continuous metallic layer on an electrically insulating supporting structure, e.g. metal foil, film, plating coating, electro-deposition, vapour-deposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/009—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising electro-conductive fibres, e.g. metal fibres, carbon fibres, metallised textile fibres, electro-conductive mesh, woven, non-woven mat, fleece, cross-linked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate

Abstract

識別性が高い図形がシールド層の表面に形成されたシールドパッケージを提供する。本発明のシールドパッケージは、電子部品が樹脂層により封止されたパッケージと、上記パッケージを覆うシールド層とからなるシールドパッケージであって、上記樹脂層の表面は、複数の溝部が集合することにより線描及び／又は点描された描写領域と、上記描写領域以外の非描写領域とからなり、上記描写領域の上に位置する上記シールド層の表面には、上記溝部に起因する複数の凹部が形成されており、上記凹部は、集合して図形を線描及び／又は点描していることを特徴とする。

Description

本発明は、シールドパッケージ、及び、シールドパッケージの製造方法に関する。
携帯電話やタブレット端末等の電子機器においては、近年、大容量のデータを伝送するための無線通信用の電子部品が樹脂層により封止されたパッケージとして多数実装されている。
このような無線通信用の電子部品は、ノイズを発生しやすいだけでなくノイズに対する感受性が高く、外部からのノイズに曝されると誤動作を起こしやすいという問題がある。
また、電子機器の小型軽量化と高機能化を両立させるため、電子部品の実装密度を高めることが求められている。しかしながら、実装密度を高めるとノイズの発生源となる電子部品が増えるだけでなく、ノイズの影響を受ける電子部品も増えてしまうという問題がある。
従来から、ノイズの発生源である電子部品をパッケージごとシールド層で覆うことで、電子部品からのノイズの発生を防止するとともにノイズの侵入を防止した、いわゆるシールドパッケージが知られている（特許文献１）。
また、電子部品が樹脂層により封止されたパッケージの識別性を向上させるために、パッケージの表面にレーザーマーキングをする方法も従来から行われている（特許文献２）。
国際公開第２０１７／１７０３９０号 特開平０３−１２４０５１号公報
シールドパッケージの識別性を向上させる方法としては、例えば、以下の方法がある。
まず、パッケージの樹脂層にレーザーを照射して樹脂層表面をエッチングすることにより溝部を形成する。このレーザーによるエッチングにより、樹脂層表面の溝部の底部には微細な凹凸が形成されることになる。
次に、スパッタリング法により、樹脂層に金属薄膜を堆積してシールド層を形成し、樹脂層表面の微細な凹凸に起因した凹凸を有するシールド層を形成することにより識別機能を有する図形を形成するという方法がある。
スパッタリング法によって形成されたシールド層は、樹脂層表面の微細な凹凸に起因した凹凸を有し、その凹凸が図形を形成するので、図形の境界が判別しやすいという特徴がある。しかし、スパッタリング法によって形成されたシールド層は、電子部品を封止している樹脂層と金属薄膜との線膨張率が異なるので、ヒートサイクル試験における信頼性が悪いという問題点があった。さらに、スパッタリング装置は高価であるため生産性が充分といえなかった。
また、スプレー法により導電性塗料を樹脂層の表面に塗布すると、導電性塗料のレベリング効果によって、樹脂層の溝部の微細な凹凸の上に形成されるシールド層は、なだらかになる。その結果、レーザーを照射した箇所の境界が判別しにくくなり、識別機能を有する図形の境界が曖昧になるという問題が生じることがある。
本発明は、上記問題を解決するためになされたものであり、本発明の目的は、識別性が高い図形がシールド層の表面に形成されたシールドパッケージを提供することである。
すなわち、本発明のシールドパッケージは、
電子部品が樹脂層により封止されたパッケージと、上記パッケージを覆うシールド層とからなるシールドパッケージであって、
上記樹脂層の表面は、複数の溝部が集合することにより線描及び／又は点描された描写領域と、上記描写領域以外の非描写領域とからなり、
上記描写領域の上に位置する上記シールド層の表面には、上記溝部に起因する複数の凹部が形成されており、
上記凹部は、集合して図形を線描及び／又は点描していることを特徴とする。
本発明のシールドパッケージでは、複数の凹部が集合することにより、シールド層の表面に図形が線描及び／又は点描されている。
このように線描及び／又は点描された図形は、反射率の違いにより、図形以外の部分との明度の差が大きくなる。そのため、図形の境界が明確になる。
従って、本発明のシールドパッケージでは、図形の識別性が高い。
なお、本明細書において「図形」とは、円や三角形等の単純図形に加え、文字や標識等の識別力を有する情報を示すものも含む。
また、「識別力を有する情報を示すもの」とは、目視により識別できるものに加え、リーダー等の機械により識別できるものを含む。
本発明のシールドパッケージでは、複数の上記溝部の内、少なくとも一部は、線状に形成されていてもよい。
線状の溝部はレーザーマーキングにより形成しやすい。
本発明のシールドパッケージでは、複数の上記溝部の内、少なくとも一部は、直線状に、かつ、上記溝部同士が平行になるように形成されていることが望ましい。
直線状、かつ、平行な溝部は、単純な形状なので効率的に形成することができる。
本発明のシールドパッケージでは、隣り合う上記溝部同士の間隔は、１０〜１００μｍであることが望ましい。
溝部同士の間隔が上記範囲であると、シールド層の表面に線描される図形と、それ以外の部分との明度の差が明確になる。
隣り合う溝部同士の間隔が、１０μｍ未満であると、溝部形成に時間がかかり効率的でない。また、導電性塗料のレベリング効果により、リーダー等の機械で図形が認識されにくくなる。
隣り合う溝部同士の間隔が、１００μｍを超えると、シールド層の表面に形成される凹部の間隔が広がり、単位面積当たりの凹部の数が少なくなる。そのため、図形を線描する凹部の数が少なくなる。
その結果、シールド層の表面の図形と、そうでない部分との明度の差が小さくなり、図形が識別されにくくなる。
本発明のシールドパッケージでは、複数の上記溝部の内、少なくとも一部は、格子状に形成されていてもよい。
格子状の溝部は、十字にレーザーマーキングすることにより容易に形成することができる。
本発明のシールドパッケージでは、上記溝部により形成される格子の幅は、１０〜１００μｍであることが望ましい。
溝部により形成される格子の幅が、上記範囲であると、シールド層の表面に線描される図形と、それ以外の部分との明度の差が明確になる。
溝部により形成される格子の幅が、１０μｍ未満であると、溝部形成に時間がかかり効率的でない。また、導電性塗料のレベリング効果により、リーダー等の機械で図形が認識されにくくなる。
溝部により形成される格子の幅が、１００μｍを超えると、シールド層の表面に形成される凹部の間隔が広がり、単位面積当たりの凹部の数が少なくなる。そのため、図形を線描する凹部の数が少なくなる。
その結果、シールド層の表面の図形と、そうでない部分との明度の差が小さくなり、図形が識別されにくくなる。
本発明のシールドパッケージでは、上記溝部の幅は、５〜１００μｍであることが望ましい。
溝部の幅が、上記範囲であると、シールド層の表面に線描及び／又は点描される図形と、それ以外の部分との明度の差が明確になる。
溝部の幅が、５μｍ未満であると、シールド層の表面に凹部が形成されにくくなる。その結果、シールド層の表面の図形と、そうでない部分との明度の差が小さくなり、図形が識別されにくくなる。また、導電性塗料のレベリング効果により、リーダー等の機械で図形が認識されにくくなる。
溝部の幅が、１００μｍを超えると、シールド層の表面に形成される凹部の幅が広がるので、単位面積当たりの凹部の数が少なくなる。そのため、図形を線描する凹部の数が少なくなる。
その結果、シールド層の表面の図形と、そうでない部分との明度の差が小さくなり、図形が識別されにくくなる。
本発明のシールドパッケージでは、上記溝部の深さは、５μｍ以上であることが望ましい。
溝部の深さが、５μｍ以上であると、シールド層の表面にはっきりと凹部が形成されるので、シールド層の表面に線描及び／又は点描される図形と、それ以外の部分との明度の差が明確になる。
本発明のシールドパッケージでは、上記図形は、二次元コードであることが望ましい。
上記の通り、本発明のシールドパッケージでは、図形の識別性が高い。そのため、図形が二次元コードであったとしてもリーダー等の機械で容易に読み取ることができる。
本発明のシールドパッケージの製造方法は、
電子部品が樹脂層により封止されたパッケージと、上記パッケージを覆うシールド層とからなるシールドパッケージの製造方法であって、
電子部品が樹脂層に封止されたパッケージを準備するパッケージ準備工程と、
上記樹脂層の表面にレーザーを照射することにより複数の溝部を形成し、上記溝部を集合させることにより描写領域を線描及び／又は点描する描写領域形成工程と、
上記樹脂層の表面に導電性塗料を塗布し、シールド層を形成するシールド層形成工程とを含み、
上記シールド層形成工程では、上記溝部に起因する凹部を形成し、上記凹部を集合させることにより図形を線描及び／又は点描することを特徴とする。
本発明のシールドパッケージの製造方法により、上記本発明のシールドパッケージを製造することができる。
本発明のシールドパッケージでは、複数の凹部が集合することにより、シールド層の表面に図形が線描及び／又は点描されている。
このように線描及び／又は点描された図形は、反射率の違いにより、図形以外の部分との明度の差が大きくなる。そのため、図形の境界が明確になる。
従って、本発明のシールドパッケージでは、図形の識別性が高い。
図１（ａ）は、本発明のシールドパッケージの一例を模式的に示す斜視図である。図１（ｂ）は、図１（ａ）中、破線で囲った部分の拡大図である。図１（ｃ）は、図１（ｂ）のＡ−Ａ線断面図である。 図２（ａ）は、シールド層において、一つの凹部により一つの図形を描いた比較技術のシールドパッケージの一例を模式的に示す斜視図である。図２（ｂ）は、図２（ａ）中、破線で囲った部分の拡大図である。図２（ｃ）は、図２（ｂ）のＢ−Ｂ線断面図である。 図３（ａ）及び（ｂ）は、本発明のシールドパッケージの樹脂層に形成した溝部の形状の一例を模式的に示す上面図である。 図４は、本発明のシールドパッケージの製造方法におけるパッケージ準備工程の一例を模式的に示す工程図である。 図５は、本発明のシールドパッケージの製造方法における描写予定領域決定工程の一例を模式的に示す工程図である。 図６は、図５中、破線で囲った部分の拡大図であり、かつ、本発明のシールドパッケージの製造方法における描写領域形成工程の一例を模式的に示す工程図である。 図７は、本発明のシールドパッケージの製造方法におけるシールド層形成工程の一例を模式的に示す工程図である。
以下、本発明のシールドパッケージについて具体的に説明する。しかしながら、本発明は、以下の実施形態に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。
本発明のシールドパッケージの一態様について、以下に図面を用いて説明する。
図１（ａ）は、本発明のシールドパッケージの一例を模式的に示す斜視図である。図１（ｂ）は、図１（ａ）中、破線で囲った部分の拡大図である。図１（ｃ）は、図１（ｂ）のＡ−Ａ線断面図である。
図１（ａ）に示すように、シールドパッケージ１は、電子部品１０が樹脂層２０により封止されたパッケージ３０と、パッケージ３０を覆うシールド層４０とからなる。
そして、シールド層４０には、図形５０が形成されている。
図１（ｂ）に示すように、図形５０は、シールド層４０の表面に形成された凹部４１が集合することにより線描されている。
また、図１（ｃ）に示すように、樹脂層２０の表面は、複数の溝部２１が集合することにより線描された描写領域２２と、描写領域２２以外の非描写領域２３とからなる。
複数の凹部４１は、溝部２１に起因して、描写領域２２の上に位置するシールド層４０の表面に形成されている。
ここで、一つの溝部により樹脂層に描写領域を形成し、その上にシールド層を形成して凹部を形成し、一つの凹部により一つの図形を描く、比較技術のシールドパッケージについて説明する。
図２（ａ）は、シールド層において、一つの凹部により一つの図形を描いた比較技術のシールドパッケージの一例を模式的に示す斜視図である。図２（ｂ）は、図２（ａ）中、破線で囲った部分の拡大図である。図２（ｃ）は、図２（ｂ）のＢ−Ｂ線断面図である。
図２（ａ）に示すようにシールドパッケージ５０１は、電子部品５１０が樹脂層５２０により封止されたパッケージ５３０と、パッケージ５３０を覆うシールド層５４０とからなる。
そして、シールド層５４０には、図形５５０が形成されている。
図２（ｂ）に示すように、図形５５０は、シールド層５４０の表面に形成された一つの凹部５４１により形成されている。
また、図２（ｃ）に示すように、樹脂層５２０には、溝部５２１が形成されており、一つの溝部５２１で描写領域５２２が形成されている。
この一つの溝部５２１はレーザーによるエッチングにより形成されている。
このエッチングにより一つの溝部５２１の底部は、レーザーエッチングにより微細な凹凸５２５が形成されている。
また、一つの凹部５４１が、溝部５２１に起因して、描写領域５２２の上に位置するシールド層５４０の表面に形成されている。
このようなシールドパッケージ５０１を製造する場合、樹脂層５２０に溝部５２１を形成した後、導電性塗料を塗布してシールド層５４０を形成することになる。
図２（ｃ）の破線で囲った部分に示されるように、導電性塗料のレベリング効果によって、微細な凹凸５２５の上に形成されるシールド層５４０は、なだらかになる。その結果、凹部５４１の境界が判別しにくくなり、図形５５０の境界が曖昧になる。
一方、シールドパッケージ１では、複数の凹部４１が集合することにより、シールド層４０の表面に図形５０が線描されている。
このように線描された図形５０は、反射率の違いにより、図形以外の部分との明度の差が大きくなる。そのため、図形５０の境界が明確になる。
従って、シールドパッケージ１では、図形５０の識別性が高い。
シールドパッケージ１では、溝部２１の幅Ｗ（図１（ｃ）中、符号「Ｗ」で示す距離）は、５〜１００μｍであることが望ましい。
溝部２１の幅Ｗが、上記範囲であると、シールド層４０の表面に線描される図形５０と、それ以外の部分との明度の差が明確になる。
溝部２１の幅Ｗが、５μｍ未満であると、シールド層４０の表面に凹部４１が形成されにくくなる。その結果、シールド層４０の表面の図形５０と、そうでない部分との明度の差が小さくなり、図形が識別されにくくなる。また、導電性塗料のレベリング効果により、リーダー等の機械で図形が認識されにくくなる。
溝部２１の幅Ｗが、１００μｍを超えると、シールド層４０の表面に形成される凹部４１の幅が広がるので、単位面積当たりの凹部４１の数が少なくなる。そのため、図形５０を線描する凹部４１の数が少なくなる。
その結果、シールド層４０の表面の図形５０と、そうでない部分との明度の差が小さくなり、図形５０が識別されにくくなる。
シールドパッケージ１では、溝部２１の深さＤ（図１（ｃ）中、符号「Ｄ」で示す距離）は、５μｍ以上であることが望ましく、２０μｍ以上であることがより望ましい。
溝部２１の深さＤが、５μｍ以上であると、シールド層４０の表面にはっきりと凹部４１が形成されるので、シールド層４０の表面に線描される図形５０と、それ以外の部分との明度の差が明確になる。
本発明のシールドパッケージにおいて、溝部は、シールド層の表面に凹部が形成できる形状であれば、どのように形成されていてもよい。
例えば、溝部は、線状であってもよく、点状であってもよい。
特に、溝部が線状である場合、レーザーマーキングにより形成しやすい。
ここで、本発明のシールドパッケージにおける溝部の形状について図面を用いて説明する。
図３（ａ）及び（ｂ）は、本発明のシールドパッケージの樹脂層に形成した溝部の形状の一例を模式的に示す上面図である。
図３（ａ）に示す樹脂層１２０には、溝部１２１が、直線状に、かつ、溝部１２１同士が平行になるように形成されている。
また、隣り合う溝部１２１同士の間隔Ｉ（図３（ａ）中、符号「Ｉ」で示す距離）は等間隔である。
直線状、かつ、平行な溝部１２１は、単純な形状なので効率的に形成することができる。
樹脂層１２０では、隣り合う溝部１２１同士の間隔Ｉは、１０〜１００μｍであることが望ましい。
溝部１２１同士の間隔Ｉが上記範囲であると、シールド層の表面に線描される図形と、それ以外の部分との明度の差が明確になる。
隣り合う溝部同士の間隔が、１０μｍ未満であると、多くの溝部を形成することになるので、溝部形成に時間がかかり効率的でない。また、導電性塗料のレベリング効果により、リーダー等の機械で図形が認識されにくくなる。
隣り合う溝部同士の間隔が、１００μｍを超えると、シールド層の表面に形成される凹部の間隔が広がり、単位面積当たりの凹部の数が少なくなる。そのため、図形を線描する凹部の数が少なくなる。
その結果、シールド層の表面の図形と、そうでない部分との明度の差が小さくなり、図形が識別されにくくなる。
図３（ａ）では、隣り合う溝部１２１同士の間隔Ｉは等間隔であるが、本発明のシールドパッケージでは、隣り合う溝部同士の間隔は等間隔でなくてもよい。
図３（ｂ）に示す樹脂層２２０には、溝部２２１が格子状に形成されている。
また、溝部２２１により形成される格子は、それぞれが互いに同じ形状である。
格子状の溝部２２１は、十字にレーザーマーキングすることにより容易に形成することができる。
樹脂層２２０では、溝部２２１により形成される格子２２５の幅Ｓ（図３（ｂ）中、符号「Ｓ」で示す距離）は、１０〜１００μｍであることが望ましい。
格子２２５の幅Ｓが、上記範囲であると、シールド層の表面に線描される図形と、それ以外の部分との明度の差が明確になる。
溝部により形成される格子の幅が、１０μｍ未満であると、多くの溝部を形成することになるので、溝部形成に時間がかかり効率的でない。また、導電性塗料のレベリング効果により、リーダー等の機械で図形が認識されにくくなる。
溝部により形成される格子の幅が、１００μｍを超えると、シールド層の表面に形成される凹部の間隔が広がり、単位面積当たりの凹部の数が少なくなる。そのため、図形を線描する凹部の数が少なくなる。
その結果、シールド層の表面の図形と、そうでない部分との明度の差が小さくなり、図形が識別されにくくなる。
図３（ｂ）では、溝部２２１により形成される格子は同じ形状の正方形であるが、本発明のシールドパッケージでは、溝部により形成される格子は同じ形状でなくてもよく、長方形であってもよい。
本発明のシールドパッケージにおいて、電子部品は、特に限定されず、例えば、従来の無線通信用の電子部品であってもよい。
本発明のシールドパッケージにおいて、電子部品を封止する樹脂層の材料は、特に限定されず、通常使用される樹脂材料であってもよい。
このような樹脂材料としては、エポキシ樹脂、フェノール樹脂、シリコーン樹脂、不飽和ポリエステル樹脂、メラミン樹脂、ユリア樹脂、ジアリルフタレート樹脂、ポリイミド樹脂、ポリフェニレンサルフィド樹脂等が挙げられる。
本発明のシールドパッケージでは、シールド層は限定されず、通常使用される導電性塗料により形成されていてもよい。
シールド層は、バインダ成分である樹脂と、導電性粒子からなっていてもよい。
シールド層を構成するバインダ成分としては、例えば、エポキシ樹脂、アルキド樹脂、メラミン樹脂、キシレン樹脂、（メタ）アクリレート化合物等が挙げられる。
エポキシ樹脂としては、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂などのビスフェノール型エポキシ樹脂、スピロ環型エポキシ樹脂、ナフタレン型エポキシ樹脂、ビフェニル型エポキシ樹脂、テルペン型エポキシ樹脂、トリス（グリシジルオキシフェニル）メタン、テトラキス（グリシジルオキシフェニル）エタンなどのグリシジルエーテル型エポキシ樹脂、テトラグリシジルジアミノジフェニルメタンなどのグリシジルアミン型エポキシ樹脂、テトラブロムビスフェノールＡ型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、α−ナフトールノボラック型エポキシ樹脂、臭素化フェノールノボラック型エポキシ樹脂等のノボラック型エポキシ樹脂、ゴム変性エポキシ樹脂等が挙げられる。
（メタ）アクリレート化合物とは、アクリレート化合物又はメタクリレート化合物であり、アクリロイル基又はメタクリロイル基を有する化合物であれば特に限定されない。（メタ）アクリレート化合物の例としては、イソアミルアクリレート、ネオペンチルグリコールジアクリレート、トリメチロールプロパントリアクリレート、ジトリメチロールプロパンテトラアクリレート、２−ヒドロキシ−３−アクリロイロキシプロピルメタクリレート、フェニルグリシジルエーテルアクリレートヘキサメチレンジイソシアネートウレタンプレポリマー、ビスフェノールＡジグリシジルエーテルアクリル酸付加物、エチレングリコールジメタクリレート、及びジエチレングリコールジメタクリレート等が挙げられる。
シールド層を構成する導電性粒子としては、例えば、銅粒子、銀粒子、ニッケル粒子、銀コ−ト銅粒子、金コート銅粒子、銀コートニッケル粒子、金コートニッケル粒子等の金属粒子が挙げられる。
金属粒子の形状は、特に限定されず、球状、フレーク状（鱗片状）、樹枝状、繊維状等であってもよい。
なお、球状には、略真球のもの（アトマイズ粉）だけでなく、略多面体状の球体（還元粉）や、不定形状（電解粉）等の略球状のものを含む。
なお、シールド層は、硬化剤を含む導電性塗料が硬化して形成されることになるので、シールド層には硬化剤由来の成分が含まれていてもよい。
また、シールド層には、必要に応じ、消泡剤、増粘剤、粘着剤、充填剤、難燃剤、着色剤等、公知の添加剤が含まれていてもよい。
本発明のシールドパッケージでは、上記シールド層の厚さは、３〜１５μｍであることが望ましい。
シールド層の厚さが３μｍ未満であると、充分なシールド性能を得られにくくなる。
シールド層の厚さが１５μｍを超えると、溝部からシールド層の表面までの距離が長くなるので、レベリング効果により凹部が形成されにくくなる。
その結果、シールド層の表面の図形と、そうでない部分との明度の差が小さくなり、図形が識別されにくくなる。
本発明のシールドパッケージにおいて、シールド層の表面の図形は、単純図形や、文字や、標識等の識別力を有する情報を示すものであってもよい。
図形が文字である場合、製品の型番、ロット番号、製造日時等であってもよい。なお、図形が文字である場合、視認できることが望ましい。
識別力を有する情報を示すものとしては、例えば、二次元コードが挙げられる。
図形が二次元コードである場合、リーダー（例えば、Ｈｏｎｅｙ ｗｅｌｌ バーコードスキャナーＸｅｎｏｎ１９０２シリーズ等）で読み取り可能であることが望ましい。
次に、本発明のシールドパッケージの製造方法の一例について説明する。
本発明のシールドパッケージの製造方法は、（１）パッケージ準備工程と、（２）描写予定領域決定工程と、（３）描写領域形成工程と、（４）シールド層形成工程とを含む。
以下に、各工程について図面を用いて説明する。
図４は、本発明のシールドパッケージの製造方法におけるパッケージ準備工程の一例を模式的に示す工程図である。
図５は、本発明のシールドパッケージの製造方法における描写予定領域決定工程の一例を模式的に示す工程図である。
図６は、図５中、破線で囲った部分の拡大図であり、かつ、本発明のシールドパッケージの製造方法における描写領域形成工程の一例を模式的に示す工程図である。
図７は、本発明のシールドパッケージの製造方法におけるシールド層形成工程の一例を模式的に示す工程図である。
（１）パッケージ準備工程
まず、図４に示すように、電子部品１０が樹脂層２０に封止されたパッケージ３０を準備する。
電子部品の種類や樹脂層の材料は既に説明しているので、ここでの説明は省略する。
（２）描写予定領域決定工程
次に、図５に示すように、樹脂層２０の表面に、描写予定領域２２ａと、描写予定領域２２ａ以外の非描写領域２３とを決定する。
（３）描写領域形成工程
次に、図６に示すように、描写予定領域２２ａにレーザーＬを照射することにより複数の線状の溝部２１を形成し、線状の溝部２１を集合させることにより描写領域２２を線描する。
なお、図６では、描写領域２２を線状の溝部２１により線描しているが、本発明のシールドパッケージの製造方法では、点状の溝部を形成し、描写領域を点描してもよい。
描写予定領域に形成する溝部の幅及び深さは、レーザーの出力及び移動速度を調整することにより制御することができる。
なお、溝部の望ましい幅、深さ、及び、形状等は、既に説明しているのでここでの説明は省略する。
（４）シールド層形成工程
次に、図７に示すように、樹脂層２０の表面に導電性塗料４０ａを塗布し、シールド層４０を形成する。
この工程では、線状の溝部２１に起因する線状の凹部４１を形成し、凹部４１を集合させることにより図形５０を線描する。
なお、図７では、線状の溝部２１に起因して線状の凹部４１が形成されている。上記の通り、本発明のシールドパッケージの製造方法では、描写領域形成工程において、点状の溝部を形成してもよい。この場合、点状の凹部が形成されることになり、図形は点状の凹部により点描されることになる。
本工程において、導電性塗料を塗布する方法としては、特に限定されないが、例えば、スプレー法、スクリーン印刷法、ディッピング法等が挙げられる。これらの中では、均一な厚さのシールド層を得やすいスプレー法で塗布することが望ましい。
また、スプレー時間等を制御し、導電性塗料の塗布量を調整することにより、シールド層の厚さを調整することができる。
本工程において使用する導電性塗料について説明する。
導電性塗料は、バインダ成分、導電性粒子及び硬化剤を含む。
バインダ成分及び導電性粒子の望ましい種類は、上記シールド層を構成するバインダ成分及び導電性粒子の望ましい種類と同じであるので、ここでの記載は省略する。
導電性粒子の配合量は、バインダ成分１００重量部に対して５００〜１８００重量部であることが望ましく、５５０〜１８００重量部であることがより望ましい。
硬化剤としては、例えばフェノール系硬化剤、イミダゾール系硬化剤、アミン系硬化剤、カチオン系硬化剤、ラジカル系硬化剤等が挙げられる。
フェノール系硬化剤としては、例えばノボラックフェノール、ナフトール系化合物等が挙げられる。
イミダゾール系硬化剤としては、例えばイミダゾール、２−ウンデシルイミダゾール、２−ヘプタデシルイミダゾール、２−メチルイミダゾール、２−エチルイミダゾール、２−フェニルイミダゾール、２−エチル−４−メチル−イミダゾール、１−シアノエチル−２−ウンデシルイミダゾール、２−フェニルイミダゾールが挙げられる。
カチオン系硬化剤の例としては、三フッ化ホウ素のアミン塩、Ｐ−メトキシベンゼンジアゾニウムヘキサフルオロホスフェート、ジフェニルイオドニウムヘキサフルオロホスフェート、トリフェニルスルホニウム、テトラ−ｎ−ブチルホスホニウムテトラフェニルボレート、テトラ−ｎ−ブチルホスホニウム−ｏ，ｏ−ジエチルホスホロジチオエート等に代表されるオニウム系化合物が挙げられる。
ラジカル系硬化剤（重合開始剤）の例としては、ジ−クミルパーオキサイド、ｔ−ブチルクミルパーオキサイド、ｔ−ブチルハイドロパーオキサイド、クメンハイドロパーオキサイド等が挙げられる。
硬化剤の配合量は、硬化剤の種類によっても異なるが、通常は、バインダ成分の合計量１００重量部に対して０．３〜４０重量部であることが望ましく、０．５〜３５重量部であることがより望ましい。
また、導電性塗料は必要に応じてメチルエチルケトン等の溶剤を含んでいてもよい。
以下、本発明の内容を実施例に基づいて詳細に説明するが、本発明は以下に限定されるものではない。
（実施例１）
（１）パッケージ準備工程
モデルＩＣを熱硬化性エポキシ樹脂からなる樹脂層により封止した縦１ｃｍ×横１ｃｍの大きさのモデルパッケージを準備した。
（２）描写予定領域決定工程
モデルパッケージの樹脂層の表面に、二次元コードとなる描写予定領域と、それ以外の非描写領域とを決定した。
（３）描写領域形成工程
次に、レーザーマーカー（ｅｓｉ社製「ＬｏｄｅＳｔｏｎｅ」）により、レーザー出力０．３Ｗ、レーザー堀幅４．０μｍ、レーザー移動速度４００ｍｍ／ｓの条件で、描写予定領域に複数の溝部を形成し、描写領域を形成した。
溝部は、直線状となり、かつ、隣り合う溝部同士が等間隔で平行となるように形成された。
また、溝部の幅は１０μｍであり、深さは、４０μｍであり、隣り合う溝部同士の間隔は、３０μｍであった。
（４）シールド層形成工程
まず、下記組成の導電性塗料を準備した。
＜導電性塗料の組成＞
・バインダ成分（エポキシ樹脂）
三菱化学（株）製、商品名「ＪＥＲ１５７Ｓ７０」を２０重量部
（株）ＡＤＥＫＡ製、商品名「ＥＰ−３９０５Ｓ」を３０重量部
（株）ＡＤＥＫＡ製、商品名「ＥＰ−４４００」を５０質量部
・導電性粒子
銀被覆銅合金粒子（平均粒径５μｍ、フレーク状、アスペクト比２〜１０）を１０００重量部
・硬化剤
フェノールノボラック（荒川化学工業（株）製、商品名「タマノル７５８」）を１５重量部
２−メチルイミダゾール（四国化成工業（株）製、商品名「２ＭＺ−Ｈ」）を５重量部
・溶剤
３−ｍｅｔｈｏｘｙ−３−ｍｅｔｈｙｌ−１−ｂｕｔｙｌ ａｃｅｔａｔｅ ２４Ｗｔ％
次に、下記条件でスプレー塗布し、モデルパッケージの樹脂層の表面に厚さ７μｍのシールド層を形成した。
＜スプレー条件＞Ｎｏｒｄｓｏｎ Ａｓｙｍｔｅｋ製 ＳＬ−９４０Ｅ
ペースト押し出し圧力：２．８Ｐｓｉ
アシストエアー（噴霧化エアー）：５Ｐｓｉ
パッケージ表面の温度：２２℃
パッケージ表面からノズルまでの距離：約１５ｃｍ
スプレーヘッド移動ピッチ：５ｍｍ
スプレーヘッド移動スピード：５００ｍｍ／秒
スプレー回数：４回
硬化条件：１６０℃の乾燥機内に２０分放置
この工程において、シールド層に、溝部に起因する複数の凹部が形成され、凹部が集合することにより二次元コードが線描された実施例１に係るモデルシールドパッケージを製造した。
（実施例２）
樹脂層に形成される隣り合う溝部同士の幅を１５μｍとした以外は、実施例１と同様に実施例２に係るモデルシールドパッケージを製造した。
（比較例１）
上記「（３）描写領域形成工程」において、描写予定領域に、深さが４０μｍである１つの溝部により、二次元コードを構成する線及び図形を形成した以外は、実施例１と同様に比較例１に係るモデルシールドパッケージを製造した。
（二次元コード読み取り試験）
「Ｈｏｎｅｙ ｗｅｌｌ バーコードスキャナーＸｅｎｏｎ１９０２シリーズ」を用い、実施例１、実施例２及び比較例１に係るモデルシールドパッケージに形成された二次元コードの読み取り試験を行った。
その結果、実施例１及び実施例２に係るモデルシールドパッケージでは二次元コードが読み取れたのに対し、比較例１に係るモデルシールドパッケージでは二次元コードが読み取れなかった。
１、１０１、２０１、５０１ シールドパッケージ
１０、１１０、２１０、５１０ 電子部品
２０、１２０、２２０、５２０ 樹脂層
２１、１２１、２２１、５２１ 溝部
２２、５２２ 描写領域
２２ａ 描写予定領域
２３ 非描写領域
３０、５３０ パッケージ
４０、５４０ シールド層
４０ａ 導電性塗料
４１、５４１ 凹部
５０、５５０ 図形
２２５ 格子
５２５ 微細な凹凸

Claims (10)

  1. 電子部品が樹脂層により封止されたパッケージと、前記パッケージを覆うシールド層とからなるシールドパッケージであって、
    前記樹脂層の表面は、複数の溝部が集合することにより線描及び／又は点描された描写領域と、前記描写領域以外の非描写領域とからなり、
    前記描写領域の上に位置する前記シールド層の表面には、前記溝部に起因する複数の凹部が形成されており、
    前記凹部は、集合して図形を線描及び／又は点描していることを特徴とするシールドパッケージ。
  2. 複数の前記溝部の内、少なくとも一部は、線状に形成されている請求項１に記載のシールドパッケージ。
  3. 複数の前記溝部の内、少なくとも一部は、直線状に、かつ、前記溝部同士が平行になるように形成されている請求項２に記載のシールドパッケージ。
  4. 隣り合う前記溝部同士の間隔は、１０〜１００μｍである請求項３に記載のシールドパッケージ。
  5. 複数の前記溝部の内、少なくとも一部は、格子状に形成されている請求項１に記載のシールドパッケージ。
  6. 前記溝部により形成される格子の幅は、１０〜１００μｍである請求項５に記載のシールドパッケージ。
  7. 前記溝部の幅は、５〜１００μｍである請求項１〜６のいずれかに記載のシールドパッケージ。
  8. 前記溝部の深さは、５μｍ以上である請求項１〜７のいずれかに記載のシールドパッケージ。
  9. 前記図形は、二次元コードである請求項１〜８のいずれかに記載のシールドパッケージ。
  10. 電子部品が樹脂層により封止されたパッケージと、前記パッケージを覆うシールド層とからなるシールドパッケージの製造方法であって、
    電子部品が樹脂層に封止されたパッケージを準備するパッケージ準備工程と、
    前記樹脂層の表面にレーザーを照射することにより複数の溝部を形成し、前記溝部を集合させることにより描写領域を線描及び／又は点描する描写領域形成工程と、
    前記樹脂層の表面に導電性塗料を塗布し、シールド層を形成するシールド層形成工程とを含み、
    前記シールド層形成工程では、前記溝部に起因する凹部を形成し、前記凹部を集合させることにより図形を線描及び／又は点描することを特徴とするシールドパッケージの製造方法。
JP2020505293A 2018-07-24 2019-07-01 シールドパッケージ、及び、シールドパッケージの製造方法 Active JP6675524B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018138569 2018-07-24
JP2018138569 2018-07-24
PCT/JP2019/026128 WO2020021981A1 (ja) 2018-07-24 2019-07-01 シールドパッケージ、及び、シールドパッケージの製造方法

Publications (2)

Publication Number Publication Date
JP6675524B1 true JP6675524B1 (ja) 2020-04-01
JPWO2020021981A1 JPWO2020021981A1 (ja) 2020-08-06

Family

ID=69181650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020505293A Active JP6675524B1 (ja) 2018-07-24 2019-07-01 シールドパッケージ、及び、シールドパッケージの製造方法

Country Status (6)

Country Link
US (1) US11510349B2 (ja)
JP (1) JP6675524B1 (ja)
KR (1) KR102231055B1 (ja)
CN (1) CN111937136B (ja)
TW (1) TW202008534A (ja)
WO (1) WO2020021981A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020105622A1 (ja) * 2018-11-21 2020-05-28 タツタ電線株式会社 シールドパッケージ
WO2022038887A1 (ja) * 2020-08-20 2022-02-24 株式会社村田製作所 モジュール

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012243895A (ja) * 2011-05-18 2012-12-10 Renesas Electronics Corp 半導体装置およびその製造方法ならびに携帯電話機
JP2013235883A (ja) * 2012-05-07 2013-11-21 Alps Electric Co Ltd 電子部品モジュールおよびその製造方法
JP2015015498A (ja) * 2013-03-22 2015-01-22 株式会社東芝 半導体装置
WO2016181706A1 (ja) * 2015-05-14 2016-11-17 株式会社村田製作所 電子回路モジュール

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03124051A (ja) 1989-10-06 1991-05-27 Nitto Denko Corp レーザーマーキング可能な多層封止電気・電子部品
WO2002082537A1 (en) 2001-04-06 2002-10-17 Tarja Juhola High frequency integrated circuit (hfic) microsystems assembly and method for fabricating the same
DE112009000666T5 (de) 2008-03-24 2011-07-28 Murata Mfg. Co., Ltd., Kyoto Verfahren zum Herstellen eines Elektronikkomponentenmoduls
KR101460271B1 (ko) * 2011-01-07 2014-11-11 가부시키가이샤 무라타 세이사쿠쇼 전자 부품 모듈의 제조 방법 및 전자 부품 모듈
JP2012183549A (ja) 2011-03-04 2012-09-27 Mitsubishi Electric Corp ＳｉＣ半導体ウェハのマーキング方法およびＳｉＣ半導体ウェハ
US20120290117A1 (en) * 2011-05-13 2012-11-15 Jane-Yau Wang Vibration compensation during trim and form and marking
JP5779227B2 (ja) * 2013-03-22 2015-09-16 株式会社東芝 半導体装置の製造方法
JP5767268B2 (ja) 2013-04-02 2015-08-19 太陽誘電株式会社 回路モジュール及びその製造方法
EP3130485B1 (de) 2015-08-10 2018-04-18 Continental Reifen Deutschland GmbH Fahrzeugluftreifen
US9899332B2 (en) * 2016-02-18 2018-02-20 Texas Instruments Incorporated Visual identification of semiconductor dies
TWI704196B (zh) 2016-03-29 2020-09-11 日商拓自達電線股份有限公司 導電性塗料及使用其之屏蔽封裝體之製造方法
US10522472B2 (en) * 2016-09-08 2019-12-31 Asml Netherlands B.V. Secure chips with serial numbers
US10923606B2 (en) * 2016-10-26 2021-02-16 Kaneka Corporation Photoelectric conversion element
US11532490B2 (en) * 2019-08-22 2022-12-20 Micron Technology, Inc. Semiconductor packages with indications of die-specific information

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012243895A (ja) * 2011-05-18 2012-12-10 Renesas Electronics Corp 半導体装置およびその製造方法ならびに携帯電話機
JP2013235883A (ja) * 2012-05-07 2013-11-21 Alps Electric Co Ltd 電子部品モジュールおよびその製造方法
JP2015015498A (ja) * 2013-03-22 2015-01-22 株式会社東芝 半導体装置
WO2016181706A1 (ja) * 2015-05-14 2016-11-17 株式会社村田製作所 電子回路モジュール

Also Published As

Publication number Publication date
CN111937136A (zh) 2020-11-13
JPWO2020021981A1 (ja) 2020-08-06
US11510349B2 (en) 2022-11-22
KR102231055B1 (ko) 2021-03-22
WO2020021981A1 (ja) 2020-01-30
US20210076544A1 (en) 2021-03-11
CN111937136B (zh) 2023-02-28
KR20200125748A (ko) 2020-11-04
TW202008534A (zh) 2020-02-16

Similar Documents

Publication Publication Date Title
JP6675524B1 (ja) シールドパッケージ、及び、シールドパッケージの製造方法
EP3202866B1 (en) Conductive coating material and method for producing shield package using same
JP6992083B2 (ja) シールドパッケージ
JP6831730B2 (ja) 導電性塗料及びそれを用いたシールドパッケージの製造方法
US11414554B2 (en) Conductive coating material and production method for shielded package using conductive coating material
JP7266023B2 (ja) 導電性塗料及び該導電性塗料を用いたシールドパッケージの製造方法
WO2018012017A1 (ja) 導電性塗料及びそれを用いたシールドパッケージの製造方法
WO2020105622A1 (ja) シールドパッケージ
EP1813654A1 (en) Radiation curable conductive ink and manufacturing method for using the same
CN109246920B (zh) 覆盖膜及其制作方法
CN102655715A (zh) 柔性印刷电路板及其制造方法
US20230151228A1 (en) Conductive composition and method for producing shielded package using same
KR102424202B1 (ko) 필름 구조체, 반도체 패키지 및 그 제조 방법
KR100666005B1 (ko) 방사선 경화 도전성 잉크와 이를 이용한 제조 방법
JP2010199546A (ja) 電子部品実装構造体及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200130

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200130

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200310

R150 Certificate of patent or registration of utility model

Ref document number: 6675524

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250