KR20050063752A - 집적 회로 테스트용 프로브 카드 - Google Patents

집적 회로 테스트용 프로브 카드 Download PDF

Info

Publication number
KR20050063752A
KR20050063752A KR1020047018221A KR20047018221A KR20050063752A KR 20050063752 A KR20050063752 A KR 20050063752A KR 1020047018221 A KR1020047018221 A KR 1020047018221A KR 20047018221 A KR20047018221 A KR 20047018221A KR 20050063752 A KR20050063752 A KR 20050063752A
Authority
KR
South Korea
Prior art keywords
die
probe
test
pad
interface
Prior art date
Application number
KR1020047018221A
Other languages
English (en)
Inventor
제임스 이. 널티
브레노 엘. 브로피
토마스 에이. 맥클리어리
보 진
큐이 구
셜만 제이. 로저스
존 오. 토로드
Original Assignee
사이프레스 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사이프레스 세미컨덕터 코포레이션 filed Critical 사이프레스 세미컨덕터 코포레이션
Publication of KR20050063752A publication Critical patent/KR20050063752A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

일 실시예에서, 집적 회로를 테스트하는 환경은 테스터에 결합되는 제 1 다이를 포함한다. 제 1 다이는 제 1 다이로부터의 신호를 테스트되는 제 2 다이(520)에 결합하도록 구성된 제거 가능 접속부(510)를 포함한다. 제거 가능 접속부(510)는, 예컨대 탄성 중합체 인터포저(an elastomeric interposer) 또는 프로브(a probe)일 수 있다.

Description

집적 회로 테스트용 프로브 카드{PROBE CARD FOR TESTING INTEGRATED CIRCUITS}
본 발명은 전반적으로 집적 회로에 관한 것으로, 보다 구체적으로는 집적 회로를 테스트하는 방법 및 장치에 관한 것이다.
다이 형태(in die form)의 집적 회로를 테스트하는 테스트 장치 유닛을 통상적으로 "테스터(tester)"라고 부른다. 전형적인 테스터는 테스트되는 다이의 패드에 접촉하는 프로브를 포함하는 프로브 카드(a probe card)에 결합될 수 있다. 프로브 카드는 테스터가 테스트 관련 신호를 다이에 대하여 송수신하는 것을 가능하게 한다.
다이의 테스트 비용은 테스터의 처리량에 의해서 영향을 받는다. 일반적으로 말해서, 처리량은 얼마나 많은 다이가 일정 시간내에 테스트될 수 있는가에 대한 측정이다. 처리량이 높을수록 테스트 비용은 낮아진다. 테스트 비용은 프로브 카드의 비용에 의해서도 영향을 받는다. 따라서, 상대적으로 낮은 비용으로 제조될 수 있는 프로브 카드를 구비하는 것이 바람직하다. 바람직하게, 이러한 프로브 카드는 테스트되는 다이에 미치는 잠재적인 위험 또한 최소화시킨다.
도 1은 본 발명의 일 실시예에 따른 테스트 환경의 개략도.
도 2A, 2B 및 2C는 본 발명의 일 실시예에 따른 프로브 카드의 다양한 도면.
도 3은 본 발명의 일 실시예에 따른 테스트 인터페이스(a test interface)의 개략도.
도 4는 본 발명의 일 실시예에 따른 테스트 인터페이스의 개략도.
도 5는 본 발명의 일 실시예에 따른 테스트 다이 및 프로브 카드의 일부의 개략적인 측단면도.
도 6은 본 발명의 일 실시예에 따른 테스트 다이 및 프로브 카드의 일부의 개략적인 측단면도.
도 7은 본 발명의 일 실시예에 따른 프로브 카드를 구성하는 방법의 흐름도.
도 8A 내지 8E는 본 발명의 일 실시예에 따라 테스트 인터페이스가 어떠한 방식으로 다양한 테스트 다이 패드 레이아웃(pad layout)에 작용하도록 적용될 수 있는지를 설명하는 개략도.
일 실시예에서, 집적 회로를 테스트하는 환경은 테스터에 결합되는 제 1 다이를 포함한다. 제 1 다이는 제 1 다이로부터의 신호를 테스트되는 제 2 다이에 결합하도록 배치된 제거 가능 접속부를 포함한다. 제거 가능 접속부는, 예컨대 탄성 중합체 인터포저(an elastomeric interposer) 또는 프로브(a probe)일 수 있다.
본 발명의 이들 및 다른 특징들은 수반하는 도면 및 청구항을 포함하는 본 명세서 전체를 읽게 되면, 본 발명의 기술 분야의 당업자들에게 자명해질 것이다.
본 명세서에서는, 본 발명의 실시예를 철저히 이해하도록 하기 위하여 제공되는 장치, 구성요소 및 방법의 예와 같은 많은 특정한 세부사항이 제공된다. 그러나, 본 기술 분야의 당업자는 하나이상의 특정한 세부사항없이도 본 발명이 실시될 수 있음을 알 수 있을 것이다. 다른 예에서, 본 발명의 특징을 불명료하게 하는 것을 회피하기 위하여, 공지된 세부사항은 도시되거나 설명되지 않는다.
도 1은 본 발명의 일 실시예에 따른 테스트 환경(100)의 개략도를 나타낸다. 테스트 환경(100)은 테스터(101) 및 프로버(a prober)(110)를 포함할 수 있을 것이다. 테스터(101)는, 예컨대 Advantest Corporation로부터 얻을 수 있는 테스터 장치와 같이 상업적으로 구할 수 있는 테스트 장치 제품이다. 프로버(110)는 프로브 카드(220), 척(chuck)(104) 및 테스트중인 디바이스(본 실시예에서는 웨이퍼(102)상의 다이)를 하우징(housing)할 수 있을 것이다. 척(104)은 테스트를 하는 동안에 웨이퍼(102)를 지지한다. 프로브 카드(220)는 테스트 인터페이스(240)를 포함한다. 테스트 인터페이스(240)는 매립된 집적 회로를 포함하도록 구성할 수 있는 기판일 수 있을 것이다. 일 실시예에서, 테스트 인터페이스(240)는 하나이상의 다이를 포함한다. 테스트 인터페이스(240)는 테스트되는 다이 상에 상응하는 접점(예컨대, 범프(bump), 패드(pad) 등)으로의 제거 가능 전기 접속을 포함할 수 있을 것이다. 제거 가능 전기 접속은 테스트 인터페이스(240)상의 다이에 부착될 수 있을 것이다. 제거 가능 전기 접속은 (예컨대, 도 6에 도시된 스프링 프로브(spring probe)(610)와 같은)스프링 프로브, (예컨대, 도 5에 도시된 인터포저(interposer)(510)와 같은)인터포저 등을 포함할 수 있을 것이다. 테스트 실행동안, 제거 가능 전기 접속은 테스트중인 다이 상의 접점에 접촉한다. 제거 가능 전기 접속은 테스트가 종료된 후에 테스트중인 다이로부터 제거된다. 제거 가능 전기 접속은 테스터(101)가 자극 신호를 링크(link)(103), 프로브 카드(22) 및 테스트 인터페이스(240)를 포함하는 경로를 경유하여 웨이퍼(102)에 송신하는 것을 가능하게 한다. 유사하게, 테스터(101)는 수신 응답 신호를 동일한 경로를 통하여 웨이퍼(102)로부터 수신할 수 있을 것이다.
도 2A, 2B 및 2C는 본 발명의 일 실시예에 따른 프로브 카드(220)의 다양한 도면을 개략적으로 도시한다. 도 2A는 프로브 카드(220)의 평면도를 도시하며, 도 2B는 도 2A의 A-A 단면의 측단면도를 도시한다. 프로브 카드(220)의 저면도가 도2C에 도시되어 있다.
도 2A를 참조하면, 프로브 카드(220)는 프로브 카드(220)를 테스터(101)에 전기적으로 결합시키는 하나이상의 커넥터(connector)(221)(즉, 221A, 221B)를 포함한다. 예컨대, 링크(103)(도 1 참조)는 커넥터(221)에 부착된 배선을 포함할 수 있을 것이다. 일 실시예에서, 커텍터(221)는 보드(a board)(224)상에 존재할 수 있다. 보드(224)는, 예컨대 인쇄 배선 회로 보드일 수 있을 것이다. 선택적으로, 보드(224)는 테스터(101)와 통신하기 위한 전기 회로(도시되지 않음)를 포함할 수 있을 것이다. 예컨대, 보드(224)는 신호 드라이버 및 증폭기를 구비한 인쇄 배선 회로 보드일 수 있을 것이다.
도 2B의 측단면도에 도시된 바와 같이, 보드(224)는 프로브 기판(223)위에 배치될 수 있을 것이다. 스페이서(spacer)(225)는 보드(224)를 프로브 기판(223)으로부터 분리하는 데에 이용될 수 있을 것이다. 일 실시예에서, 프로브 기판(223)은 상업적으로 구할 수 있는 프로브 카드에 필적하는 치수를 가지는 세라믹 디스크(a ceramic disk)이다. 이것은 바람직하게 프로브 카드(220)가 상업적으로 구할 수 있는 테스터와 함께 이용될 수 있도록 한다. 프로버 링(a prober ring)(222)은 프로브 기판(223)을 고정시키고, 테스트 동안 프로브 카드(220)를 제 위치에 고정시키는 데에 이용될 수 있는 핸들을 제공한다.
일 실시예에서, 프로브 기판(223)은 테스트 인터페이스(240)가 부착되는 측상에 (예컨대, 기화된 알루미늄과 같은)미러 코팅(a mirror coating)을 가진다. 이러한 미러 코팅은 방사된 열 장벽을 제공하여 프로브 카드(220)가 비교적 고온(예컨대, 135℃까지)의 환경에서 이용될 수 있도록 한다. 추가적으로, (예컨대, 폼 절연(foam insulation)과 같은)절연층(226)이 프로브 기판(223)과 보드(224)사이에 위치하여 대류에 의한 열전달을 최소화할 수 있을 것이다. 물론, 프로브 카드(220)는 비교적 높은 온도를 견디는 구성요소를 반드시 필요로 하는 것은 아니며, 프로브 카드(220)는 우리 주변의, 비교적 저온의 환경에서도 이용될 수 있을 것이다.
일 실시예에서, 케이블(227)(즉, 227A 및 227B)은 보드(224)와 테스트 인터페이스(240) 간에 전기 접속을 제공한다. 케이블(227)은, 예를 들어 폴리이미드 플렉시블 리본 케이블(polymide flexible ribbon cable)일 수 있다. 케이블(227A)은 슬롯(228A)을 통하여 테스트 인터페이스(240)를 커넥터(221A)에 전기 접속시킨다. 마찬가지로, 케이블(227B)은 슬롯(228B)을 통하여 테스트 인터페이스(240)를 커넥터(221B)에 전기 접속시킨다. 도 2C의 저면도는, 케이블(227A 및 227B)이 각각 어떻게 슬롯(228A 및 228B)을 통하여 테스트 인터페이스(240)에 전기 접속하는지를 더 보여주고 있다.
이제 도 3을 보면, 본 발명의 일 실시예에 따른 테스트 인터페이스(240A)의 개략도가 도시되어 있다. 테스트 인터페이스(240A)는 테스트 인터페이스(240)의 특수한 실시예이다. 테스트 인터페이스(240A)는 하나 이상의 프로브 다이(351)(즉, 351A, 351B, ...)를 갖는 반도체 웨이퍼의 스트립(a strip of semiconductor wafer)일 수 있다. 테스트 인터페이스(240A)는 하나 이상의 인터페이스 패드(301)(즉, 301A, 301B, ...)를 포함할 수 있고, 각각의 인터페이스 패드(301)는 케이블(227)의 배선에 전기 접속될 수 있다 (도 2B 및 도 2C 참조).
각각의 프로브 다이(351)는 하나 이상의 프로브 다이 패드(321)(즉, 321A, 321B, ,...)를 포함할 수 있다. 그리고, 각각의 프로브 다이 패드(321)는 인터페이스 패드(301)에 전기 접속될 수 있다. 도 3의 예에서, 프로브 다이 패드(321A)는 인터페이스 패드(301A)에 전기 접속되고, 프로브 다이 패드(321B)는 인터페이스 패드(301B)에 전기 접속되며, 프로브 다이 패드(321C)는 인터페이스 패드(301C)에 전기 접속된다. 설명의 편의상, 도 3에 도시된 프로브 다이 패드와 인터페이스 패드의 일부에만 참조 번호가 부여되어 있음에 유의해야 한다.
이하에 더 상세하게 설명되는 바와 같이, 각각의 프로브 다이 패드(321)는 테스트 중인 다이(이하, "테스트 다이"라 함)에 대한 신호 경로를 포함한다. 일 실시예에서, 프로브 다이(351)는 테스트 다이의 거울상이다. 테스트 인터페이스(240A)가 테스트 다이를 포함하는 웨이퍼에 접촉하면, 테스트 인터페이스(240A)와 웨이퍼 간에 제거 가능 전기 접속이 이루어진다. 이에 의하여, 테스터(101)(도 1 참조)는 웨이퍼 상의 테스트 다이에 대해 신호를 송수신할 수 있게 된다.
도 4는 본 발명의 일 실시예에 따른 테스트 인터페이스(240B)의 개략도를 도시하고 있다. 테스트 인터페이스(240B)는 테스트 인터페이스(240)의 특수한 실시예이다. 테스트 인터페이스(240B)는 더 적은 수의 인터페이스 패드를 갖는다는 점을 제외하고는 테스트 인터페이스(240A)와 유사하다. 테스트 인터페이스(240B)는 BIST(built-in self test) 기능을 갖는 테스트 다이에 대하여 특히 유용하다. 잘 알려져 있는 바와 같이, BIST를 갖는 테스트 다이는, 테스트 다이와의 전기 접속을 최소로 하여 테스트될 수 있다. 이는 BIST가 최소한의 자극 신호로 활성화될 수 있기 때문이다. 따라서, 프로브 다이 패드(321)의 일부만이 인터페이스 패드(401)(즉, 401A, 401B, ...)에 전기 접속되면 되기 때문에, 이용 가능한 공간이 많아지고, 따라서 인터페이스 패드(401)는 더 크게 형성될 수 있다. 이에 의해, 인터페이스 패드(401)는 케이블(227)에 보다 쉽게 전기 접속될 수 있다. 도 4의 예에서, 프로브 다이 패드(321C)는 인터페이스 패드(401A)에 전기 접속되고, 프로브 다이 패드(321D)는 인터페이스 패드(401B)에 전기 접속되며, 프로브 다이 패드(321I)는 인터페이스 패드(401C)에 전기 접속된다. 도 4의 예에서, 프로브 다이 패드(321A 및 321B)가 인터페이스 패드(401)에 전기 접속되어 있지 않다는 점에 유의해야 한다. 또한, 설명의 편의상, 도 4의 프로브 다이 패드 및 인터페이스 패드의 일부에만 참조 번호가 부여되어 있다.
본 명세서를 보는 당업자라면 알 수 있는 바와 같이, 테스트 인터페이스(240)를 크기 조정하여, 테스트 환경의 처리량을 증가시키는 이점을 얻을 수 있다. 특히, 테스트 인터페이스(240)의 프로브 다이(351)의 개수는, 주어진 시간 내에 보다 더 많은 테스트 다이가 테스트될 수 있도록 증가될 수 있다. 예를 들어, 테스트 인터페이스(240A)(도 3 참조)는 도시된 8 ×1 프로브 다이의 구성(즉, 1행 당 8개의 프로브 다이)으로부터, 7 ×7 프로브 다이의 행렬 또는 그 이상으로 확장될 수 있다. 이에 의해, 테스트 인터페이스(240A)가 테스트 다이를 포함하는 웨이퍼에 접촉할 때마다, 보다 많은 테스트 다이가 테스터(101)에 결합될 수 있다는 이점을 얻을 수 있다.
프로브 다이를 사용하는 또 다른 이점은, 테스트 환경의 기능을 향상시키기 위한 회로(도시되지 않음)가 프로브 다이 내에 탑재될 수 있다는 것이다. 예를 들어, 프로브 다이(351)는 테스트 다이로부터 수신되거나 테스트 다이로 송신될 신호들을 조절하기 위한 버퍼 및 드라이버 회로를 포함하도록 구성될 수 있다. 다른 예를 들면, 프로브 다이(351)는 테스트 다이의 BIST 부분과 유사한 회로를 포함할 수 있다. 프로브 다이(351)는 반도체 웨이퍼로부터의 다이 컷(a die cut)일 수 있기 때문에, 이러한 회로를 프로브 다이(351)에 탑재하기 위해서는 집적 회로 제조 기술이 이용될 수 있다는 점에 유의해야 한다.
도 5는 본 발명의 일 실시예에 따른 테스트 다이(520)와 프로브 카드(220)의 일부의 개략적인 측단면도이다. 테스트 인터페이스(240)는 에폭시 본딩(epoxy bonding)에 의하여 프로브 기판(223)에 접착될 수 있다. 도 5에서, 테스트 인터페이스(240)를 프로브 기판(223)에 접착하는 에폭시층은 본드층(a bond layer)(501)으로 표시되어 있다. 본드층(501)을 형성하는 한가지 방법은 다음과 같다. 우선, 테스트 인터페이스(240)를 제조하는 데에 사용될 웨이퍼를 배면 연마(back grind)하여 양호한 접착면을 형성한다. 그 다음, 테스트 인터페이스(240)를 웨이퍼로부터 잘라낸다. 그 다음, 점성이 낮은 에폭시 수지(a low viscosity epocy resion)를 세라믹 프로브 기판(223) 상에 도포한다. 그 후, 테스트 인터페이스(240)를 에폭시 수지 상에 배치하여 레벨링(leveling)하고 경화한다.
또한, 도 5는 인터페이스 패드(301)에 전기적으로 연결된 케이블(227)을 개략적으로 도시하고 있다. 케이블(227)은 납땜 처리(soldering) 또는 TAB 접착(TAB bonding)에 의하여 인터페이스 패드(301)에 전기적으로 연결될 수 있다. 납땜 처리가 이용되는 경우, 인터페이스 패드(301)는 솔더 가용성(solder wettable)이 되도록 예비처리될 수 있다. 예를 들어, 인터페이스 패드(301)를 니켈/금 범프(532)로 도금하여 납땜 처리를 용이하게 할 수 있다. TAB 접착을 용이하게 하기 위하여, 금 범프(532)가 먼저 인터페이스 패드(301)에 본딩 또는 도금될 수 있다. 그 다음, 케이블(227)이 금 범프(532)에 TAB 접착될 수 있다. 케이블(227)은 본 발명의 이점을 손상시키지 않으면서 다른 접착 수단에 의해서도 인터페이스 패드(301)에 전기적으로 연결될 수 있다. 예를 들어, 와이어 본딩(wire bonding)이 사용될 수 있다.
도 5에 도시된 바와 같이, 테스트 인터페이스(240)와 테스트 다이(520) 사이에 제거 가능 전기 접속을 제공하기 위하여, 인터포저(510)가 이용될 수 있다. 일 실시예에서, 인터포저(510)는 일본 신에츠 폴리머사의 상품명 "MT-type inter-connectorTM" 상호접속 재료와 같은 유형의 도전성 탄성 중합체 인터포저이다. 인터포저(510)는 도 5에 배선(512)으로 표시된 매립된 도전성 배선을 포함할 수 있다. 배선(512)은 프로브 다이 패드(321) 및 테스트 다이 패드(523)에 전기적으로 연결된다. 설명의 편의상, 도 5에는 일부 배선(512)만을 도시하고 참조 번호를 부여하였음에 유의해야 한다. 또한, 도 5의 예에서, 프로브 다이 패드(321)와 테스트 다이 패드(523)는 각각 범프(531)와 범프(522)를 갖는 것으로 도시되어 있다.
상호접속선(241)은 프로브 다이 패드(321)와 인터페이스 패드(301) 사이에 전기 접속을 제공한다. 인터페이스 패드(301)는 케이블(227)에 전기적으로 연결되고, 이는 테스터(101)에 전기적으로 연결된다. 따라서, 테스터(101)로의 신호 및 테스터(101)로부터의 신호는 케이블(227), 인터페이스 패드(301), 상호접속선(241), 프로브 다이 패드(321), 배선(512) 및 테스트 다이 패드(523)를 포함하는 경로를 통해 전달된다. 테스트 다이(520)에 구현된 집적 회로들은 테스트 다이 패드(523)에 전기적으로 연결될 수 있다. 인터포져(510)를 사용하는 경우 테스트 다이 패드(523)와 프로브 다이 패드(321) 사이에 신뢰성있는 전기적 연결을 확보하기 위해, 패시베이션 층(a passivation layer)(521) 위로 약간 돌출하도록 테스트 다이 패드(523) 상에 범프(522)가 형성될 수 있다. 예를 들면, 약 1 마이크론 높이의 패시베이션 층(521)에 대하여 범프(522)는 약 3 마이크론 높이의 무전해 니켈/금 범프일 수 있다. 상술된 예는 패드들 사이에 약 10 마이크론 이상의 이격을 갖는 다양한 테스트 다이 상에 사용될 수 있다.
인터포져(510)는 압축되어(예를 들어, 약 3 밀(mils) 내지 5 밀 두께) 테스트 인터페이스(240)와 테스트 다이(520)의 평탄성 결함을 보상할 수 있다. 즉, 인터포져(510)는 압축되어 테스트 인터페이스(240)와 테스트 다이(520) 중 어느 하나 또는 양자 모두가 완전히 평탄하지 않더라도 이들 사이에 전기적 연결을 이루어낸다. 인터포져(510)는 인터페이스(240)에 접착될 수 있다. 예를 들어, 인터포져(510) 접착에 고온 접착제가 사용될 수 있다. 인터포져(510)는 또한 각각의 테스트 실행 이전에 테스트 인터페이스(240)와 테스트 다이(520) 사이에 삽입될 수 있다.
인터포져(510)의 사용은 테스트 다이(520)에 대한 탐침 손상(probing damage)을 최소화하는 것을 돕는다. 상업적으로 사용될 수 있는 프로브 카드에 구현되는 전형적인 프로브들과는 달리, 인터포져(510)는 테스트 다이(520)의 접점(예를 들어, 범프, 패드 등)에 스크래치 영향을 주는 날카롭고 뾰족한 표면을 갖고 있지 않다. 또한, 인터포져(510)는 수직 방향으로 압축하는 것에 의해 전기적 연결을 이루어 낸다. 이와는 대조적으로, 캔틸레버 프로브(cantilever probe) 등의 종래의 프로브는 테스트 다이 상의 접점에 수직 및 수평 양자 모두의 방향으로 힘을 인가하여, 접점 손상의 가능성을 증가시킨다.
도 6은 본 발명의 실시예에 따른 프로브 카드(220)와 테스트 다이(520)의 일부에 대한 측단면도를 개략적으로 나타낸다. 도 6의 예에서는, 스프링 프로브(610)가 채택되어 테스트 인터페이스(240)와 테스트 다이(220) 사이에 제거가능한 전기적 연결을 제공한다. 스프링 프로브(610)는 캘리포니아주 리버모어의 주식회사 폼팩터(FormFactor, Inc. of Livermore, California) 제조의 프로브 카드 상에 채택되는 것과 동일한 타입일 수 있다. 범프(524)에 대하여 압력을 가하면, 스프링 프로브(610)는 프로브 다이 패드(321)과 테스트 다이 패드(523) 사이에 전기적 결합을 제공한다. 도 6의 예에서, 테스트 다이 패드(523)는 범프(524)를 선택적으로 구비하는 것으로 도시된다.
본 발명의 장점들을 벗어나지 않고도 테스트 인터페이스(240)와 테스트 다이(520) 사이에 제거 가능 전기 접속을 제공하는 다른 방법들이 사용될 수 있다는 점에 유의하여야 한다. 예를 들어, 포고-스틱("포고 프로브 핀(pogo probe pin)"이라고도 함)과 유사하게 구성된 프로브가 사용될 수도 있다. 다른 예로서, 종래의 캔틸레버 프로브가 인터포져(510) 또는 스프링 프로브(610) 대신 사용될 수 있다.
도 7은 본 발명의 일 실시예에 따라 프로브 카드(예를 들어, 프로브 카드(220) 등)를 구성하는 방법의 흐름도를 나타낸다. 단계 702에서는, 테스트 인터페이스(예를 들어, 테스트 인터페이스(240) 등)를 만들기 위한 웨이퍼가 제조된다. 웨이퍼는, 예를 들어 단지 금속 및 패드 마스크를 구비한 8인치 웨이퍼일 수 있다. 선택적으로, 웨이퍼는 또한 집적 회로를 포함할 수 있다.
단계 704에서는, 프로브 기판(예를 들어, 프로브 기판(223) 등)이 제조된다. 프로브 기판은 예를 들어 라우팅 케이블용 슬롯들(slots for routing cables)을 구비하는 세라믹 디스크일 수 있다.
단계 706에서는, 테스터와 인터페이스하기 위한 보드(예를 들어, 보드(224) 등)가 제조된다. 보드는 프로브 카드를 테스터에 전기적으로 연결하기 위한 커넥터들을 포함할 수 있다. 보드는 또한, 예를 들어 신호를 구동하고 버퍼링하도록 구성되는 회로를 포함할 수 있다.
단계 708에서는, 웨이퍼 상에 패드(예를 들어, 인터페이스 패드(301), 인터페이스 패드(401), 프로브 패드(321) 등)들이 준비된다. 예를 들어, 범프들은 평탄화되거나 또는 패드들에 본딩 처리된다.
단계 710에서는, 우수한 접착면을 제공하기 위해 웨이퍼가 배면 연마 처리된다.
단계 712에서는, 테스트 인터페이스(예를 들어, 테스트 인터페이스(240) 등)가 웨이퍼로부터 절단된다. 테스트 인터페이스는 프로브 카드를 테스트 다이에 전기적으로 연결하기 위한 하나 이상의 프로브 다이(예를 들어, 프로브 다이(351) 등)를 포함할 수 있다.
단계 714에서는, 테스트 인터페이스가 프로브 기판에 부착된다. 예를 들어, 점성이 낮은 에폭시가 프로브 기판 상에 도포될 수 있다. 그리고, 테스트 인터페이스는 에폭시 상에 위치되고, 레벨링되어 경화된다.
단계 716에서는, 제거 가능 전기 접속들(예를 들어, 인터포져(510), 스프링 보드(610) 등)이 테스트 인터페이스에 부착된다.
단계 718에서는, 케이블들(예를 들어, 케이블(227) 등)이 테스트 인터페이스 상의 인터페이스 패드들(예를 들어, 인터페이스 패드(301, 401) 등)에 부착된다. 예를 들어, 케이블은 납땜 처리되거나 또는 TAB 접착되어 인터페이스 상의 범프에 본딩 처리될 수 있다.
단계 720에서는, 스페이스들(예를 들어, 스페이서(225) 등)이 프로브 기판상에 장착된다.
단계 722에서는, 열 절연층(예를 들어, 절연층(226) 등)이 프로브 기판 상에 도포된다. 열 절연층은 예를 들어 폼 절연(foam insulation)일 수 있다.
단계 724에서는, 스페이서들 상에 보드가 장착된다.
단계 728에서는, 보드에 케이블들이 부착된다. 일 실시예에서, 케이블들은 보드 상의 커넥터들에 납땜 처리된다.
본 명세서를 읽으면 당업자들이 이해할 수 있듯이, 테스트 인터페이스로서 다이를 채택하는 것은 지금까지 실현되지 못한 여러가지 이점들을 제공한다. 상술된 바와 같이, 프로브 다이는 계량화가 가능하고(scalable), 선택적으로 집적 회로에의 합체를 가능하게 한다. 또한, 일단 프로브 다이가 제조되면, 이는 다양한 테스트 다이의 패드 레이아웃에 일치하도록 채택될 수 있다. 예를 들어, 또 하나의 프로브 다이 패드 레이아웃을 구비하는 부가적인 층이 프로브 다이 위에 형성될 수 있다. 각각의 새로운 테스트 다이에 대하여 완전히 새로운 프로브 카드를 제조하는 것에 비하여, 기존 프로브 다이 상에 층을 추가하는 것은 상대적으로 저렴하고 개발 시간을 많이 요구하지도 않는다. 본 발명의 이러한 양상은 도 8A 내지 도 8E를 참조하여 설명된다.
도 8A-8E는 본 발명의 일 실시예에 따라 테스트 인터페이스가 어떻게 각종 테스트 다이 패드 레이아웃과 함께 동작하도록 적응될 수 있는지를 나타내는 개략도이다. 도 8A는 프로브 다이(851)의 평면도이다. 프로브 다이(851)는 도 3 및 4에 도시된 프로브 다이(351)의 특정 실시예이다. 프로브 다이(351)와 유사하게, 프로브 다이(851)는 도 8A-8E에서 프로브 다이 패드들(821)(즉 821A, 821B,...)로 표시된 프로브 다이 패드들을 포함한다. 도 8B는 프로브 다이(851)의 측단면도이다.
프로브 다이 패드(821)는 특정 테스트 다이 상의 대응 접점에 정합하도록 배열된다. 즉, 프로브 다이(851)는 특정 테스트 다이 패드 레이아웃에 대해 설계된다. 테스트 다이 패드 레이아웃이 변경되면, 프로브 다이(851) 상부에 추가적인 층이 형성될 수 있다. 이 추가 층은 새로운 테스트 다이 패드 레이아웃에 정합하도록 배열된 프로브 다이 패드들을 포함할 수 있다.
도 8A-8E의 예에서, 도 8A의 프로브 다이 패드 레이아웃은 도 8C의 평면도에 도시된 것으로 변경될 것이다. 따라서, 본 발명의 일 실시예에 따르면, 도 8D의 측단면도에 도시된 바와 같이 프로브 다이(851) 상에 층(860)이 형성될 수 있다. 층(860)은 대응 프로브 다이 패드들(821)에 전기적으로 접속되는 프로브 다이 패드들(831)(즉, 831A, 831B,...)을 포함한다. 도 8D의 예에서, 상호접속선(855A)이 프로브 다이 패드(821A)를 프로브 다이 패드(831A)에 전기적으로 접속시키고, 상호접속선(855B)이 프로브 다이 패드(821C)를 프로브 다이 패드(831B)에 접속시키는 등의 접속이 이루어진다. 도 8E는 프로브 다이 패드들(821)과 프로브 다이 패드들(831) 사이의 전기적 접속을 나타내는 X 레이 평면도이다.
개량된 프로브 카드가 개시되었다. 특정 실시예들이 제공되었지만, 이들 실시예는 예시적인 것이지 제한적인 것은 아니라는 것을 이해해야 한다. 본 명세서를 읽는 이 분야의 통상의 전문가에게는 많은 추가적인 실시예가 자명할 것이다. 따라서, 본 발명은 다음의 청구범위에 의해서만 제한된다.

Claims (19)

  1. 테스터에 결합된 제 1 다이와,
    테스트를 위해 배치된 제 2 다이와,
    상기 제 1 다이와 상기 제 2 다이 사이의 제거 가능 접속부
    를 포함하고,
    상기 제거 가능 접속부는 상기 제 1 다이로부터의 신호를 상기 제 2 다이 상의 접점에 결합시키도록 배치되는 테스트 환경.
  2. 제 1 항에 있어서,
    상기 제거 가능 접속부는 도전성 탄성 중합체 인터포저를 포함하는 테스트 환경.
  3. 제 1 항에 있어서,
    상기 제거 가능 접속부는 상기 제 1 다이에 부착된 프로브를 포함하는 테스트 환경.
  4. 제 1 항에 있어서,
    상기 제 1 다이는 다이 어레이의 일부인 테스트 환경.
  5. 제 1 항에 있어서,
    상기 제 2 다이는 반도체 웨이퍼의 일부인 테스트 환경.
  6. 제 1 항에 있어서,
    상기 제 1 다이 상의 제 1 층과,
    상기 제 2 다이 상의 패드에 결합된 상기 제 1 층 상의 패드
    를 더 포함하는 테스트 환경.
  7. 제 6 항에 있어서,
    상기 제 1 다이 상부의 제 2 층을 더 포함하고, 상기 제 2 층은 상기 제 1 층 상의 패드를 상기 제 2 다이 상의 패드에 결합시키는 패드를 포함하는 테스트 환경.
  8. 제 1 항에 있어서,
    기판과 상기 테스터에 결합된 보드 사이의 단열재를 더 포함하고, 상기 제 1 다이는 상기 기판에 부착되는 테스트 환경.
  9. 제 8 항에 있어서,
    상기 기판은 세라믹 디스크를 포함하는 테스트 환경.
  10. 제 1 항에 있어서,
    상기 제 1 다이는 프로브 카드 상에 위치하는 테스트 환경.
  11. 집적 회로를 테스트하는 방법에 있어서,
    신호를 생성하는 단계와,
    제 1 다이로부터의 신호를, 테스트를 위해 배치된 제 2 다이 상의 접점에 제거 가능하게 결합시키는 단계
    를 포함하는 집적 회로 테스트 방법.
  12. 제 11 항에 있어서,
    상기 신호는 테스터에 의해 생성되는 집적 회로 테스트 방법.
  13. 제 11 항에 있어서,
    상기 제 1 다이로부터의 신호를 상기 제 2 다이 상의 접점에 제거 가능하게 결합시키는 단계는 상기 제 1 다이와 상기 제 2 다이 사이에 탄성 중합체 인터포저를 제공하는 단계를 포함하는 집적 회로 테스트 방법.
  14. 제 11 항에 있어서,
    상기 제 1 다이로부터의 신호를 상기 제 2 다이 상의 접점에 제거 가능하게 결합시키는 단계는 프로브를 상기 접점에 접촉시키는 단계를 포함하는 집적 회로 테스트 방법.
  15. 제 11 항에 있어서,
    상기 제 2 다이는 웨이퍼의 일부인 집적 회로 테스트 방법.
  16. 제 11 항에 있어서,
    상기 접점은 패드를 포함하는 집적 회로 테스트 방법.
  17. 집적 회로를 테스트하기 위한 프로브 카드에 있어서,
    테스터로부터 신호를 수신하기 위한 수단과,
    제 1 다이를 테스트를 위해 배치된 제 2 다이에 결합시키기 위한 수단
    을 포함하는 프로브 카드.
  18. 제 17 항에 있어서,
    상기 제 1 다이의 패드 레이아웃을 적응시키기 위한 수단을 더 포함하는 프로브 카드.
  19. 제 17 항에 있어서,
    상기 수신 수단으로부터의 신호를 상기 제 1 다이에 결합시키기 위한 수단을 더 포함하는 프로브 카드.
KR1020047018221A 2002-05-13 2003-05-12 집적 회로 테스트용 프로브 카드 KR20050063752A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/144,676 US6847218B1 (en) 2002-05-13 2002-05-13 Probe card with an adapter layer for testing integrated circuits
US10/144,676 2002-05-13

Publications (1)

Publication Number Publication Date
KR20050063752A true KR20050063752A (ko) 2005-06-28

Family

ID=29418521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047018221A KR20050063752A (ko) 2002-05-13 2003-05-12 집적 회로 테스트용 프로브 카드

Country Status (6)

Country Link
US (1) US6847218B1 (ko)
JP (1) JP2005525556A (ko)
KR (1) KR20050063752A (ko)
CN (1) CN1668931A (ko)
AU (1) AU2003245273A1 (ko)
WO (1) WO2003096035A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101304031B1 (ko) * 2005-07-08 2013-09-04 폼팩터, 인코포레이티드 상호 교환 가능한 프로브 인서트를 구비한 프로브 카드조립체
KR101317634B1 (ko) * 2012-03-28 2013-10-10 주식회사 브리지 반도체 테스트용 mvp 프로브 보드 제조방법

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7247035B2 (en) * 2000-06-20 2007-07-24 Nanonexus, Inc. Enhanced stress metal spring contactor
US7382142B2 (en) 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
US20070245553A1 (en) * 1999-05-27 2007-10-25 Chong Fu C Fine pitch microfabricated spring contact structure & method
US6812718B1 (en) * 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
US7952373B2 (en) 2000-05-23 2011-05-31 Verigy (Singapore) Pte. Ltd. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US7579848B2 (en) * 2000-05-23 2009-08-25 Nanonexus, Inc. High density interconnect system for IC packages and interconnect assemblies
US7153399B2 (en) * 2001-08-24 2006-12-26 Nanonexus, Inc. Method and apparatus for producing uniform isotropic stresses in a sputtered film
US7112975B1 (en) * 2003-03-26 2006-09-26 Cypress Semiconductor Corporation Advanced probe card and method of fabricating same
DE102004009337A1 (de) * 2004-02-26 2005-09-22 Infineon Technologies Ag Kontaktplatte zur Verwendung bei einer Kalibrierung von Testerkanälen eines Testersystems sowie ein Kalibriersystem mit einer solchen Kontaktplatte
US7332921B2 (en) * 2004-03-26 2008-02-19 Cypress Semiconductor Corporation Probe card and method for constructing same
US7330040B2 (en) * 2004-06-25 2008-02-12 Infineon Technologies Ag Test circuitry wafer
US7071724B2 (en) * 2004-06-25 2006-07-04 Infineon Technologies Ag Wafer probecard interface
US20060074836A1 (en) * 2004-09-03 2006-04-06 Biowisdom Limited System and method for graphically displaying ontology data
US7046027B2 (en) * 2004-10-15 2006-05-16 Teradyne, Inc. Interface apparatus for semiconductor device tester
US7330038B2 (en) * 2004-12-14 2008-02-12 Silicon Light Machines Corporation Interleaved MEMS-based probes for testing integrated circuits
US20080290885A1 (en) * 2007-05-23 2008-11-27 Texas Instruments Incorporated Probe test system and method for testing a semiconductor package
US9759772B2 (en) 2011-10-28 2017-09-12 Teradyne, Inc. Programmable test instrument
US10776233B2 (en) 2011-10-28 2020-09-15 Teradyne, Inc. Programmable test instrument
JP6209375B2 (ja) * 2013-07-08 2017-10-04 株式会社日本マイクロニクス 電気的接続装置
JP6209376B2 (ja) * 2013-07-08 2017-10-04 株式会社日本マイクロニクス 電気的接続装置
JP2016191563A (ja) * 2015-03-30 2016-11-10 株式会社東芝 プローブカード及びそれを含む試験装置
JP6365953B1 (ja) * 2017-03-07 2018-08-01 株式会社東京精密 プローバ
US10551411B2 (en) * 2018-02-09 2020-02-04 Silicon Laboratories Inc. Semiconductor test system with flexible and robust form factor
DE112019002970T5 (de) * 2018-06-14 2021-02-25 Tektronix, Inc. Prüfung integrierter kommunikationsverbindungen
CN109377704B (zh) * 2018-12-08 2021-07-09 湖南明盛高新科技有限公司 一种电气设备专用的节能型电气火灾探测器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5061033A (en) 1990-12-03 1991-10-29 Motorola, Inc. Removable optical interconnect for electronic modules
US5477160A (en) * 1992-08-12 1995-12-19 Fujitsu Limited Module test card
US6064213A (en) * 1993-11-16 2000-05-16 Formfactor, Inc. Wafer-level burn-in and test
US5807767A (en) 1996-01-02 1998-09-15 Micron Technology, Inc. Technique for attaching die to leads
US6551844B1 (en) * 1997-01-15 2003-04-22 Formfactor, Inc. Test assembly including a test die for testing a semiconductor product die
US6084215A (en) * 1997-11-05 2000-07-04 Tokyo Electron Limited Semiconductor wafer holder with spring-mounted temperature measurement apparatus disposed therein
US6288559B1 (en) 1998-03-30 2001-09-11 International Business Machines Corporation Semiconductor testing using electrically conductive adhesives
US6452411B1 (en) 1999-03-01 2002-09-17 Formfactor, Inc. Efficient parallel testing of integrated circuit devices using a known good device to generate expected responses
US6400173B1 (en) 1999-11-19 2002-06-04 Hitachi, Ltd. Test system and manufacturing of semiconductor device
US6531335B1 (en) 2000-04-28 2003-03-11 Micron Technology, Inc. Interposers including upwardly protruding dams, semiconductor device assemblies including the interposers, and methods
US6483330B1 (en) 2000-09-11 2002-11-19 Eaglestone Partners I, Llc Method for selecting components for a matched set using wafer interposers
US6527563B2 (en) 2000-10-04 2003-03-04 Gary A. Clayton Grid interposer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101304031B1 (ko) * 2005-07-08 2013-09-04 폼팩터, 인코포레이티드 상호 교환 가능한 프로브 인서트를 구비한 프로브 카드조립체
KR101317634B1 (ko) * 2012-03-28 2013-10-10 주식회사 브리지 반도체 테스트용 mvp 프로브 보드 제조방법

Also Published As

Publication number Publication date
JP2005525556A (ja) 2005-08-25
US6847218B1 (en) 2005-01-25
WO2003096035A1 (en) 2003-11-20
AU2003245273A1 (en) 2003-11-11
CN1668931A (zh) 2005-09-14

Similar Documents

Publication Publication Date Title
KR20050063752A (ko) 집적 회로 테스트용 프로브 카드
JP3343549B2 (ja) シリコン・フィンガ・コンタクタを有するコンタクトストラクチャおよびそれを用いた総合組立構造
US7167014B2 (en) Method for testing using a universal wafer carrier for wafer level die burn-in
US5949242A (en) Method and apparatus for testing unpackaged semiconductor dice
US7088118B2 (en) Modularized probe card for high frequency probing
US5123850A (en) Non-destructive burn-in test socket for integrated circuit die
US6498503B2 (en) Semiconductor test interconnect with variable flexure contacts
US6798224B1 (en) Method for testing semiconductor wafers
US6025731A (en) Hybrid interconnect and system for testing semiconductor dice
US20060091510A1 (en) Probe card interposer
US20060125501A1 (en) Modularized probe head
KR20000057821A (ko) 컨택트 구조물의 패키징 및 상호 접속부
US6759865B1 (en) Array of dice for testing integrated circuits
US7511520B2 (en) Universal wafer carrier for wafer level die burn-in
JPH07335701A (ja) プロービング装置
TW490566B (en) Contact structure having contact bumps
JPH11352152A (ja) 電子部品のコンタクタ

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid