JP2005525556A - 集積回路試験用プローブカード - Google Patents

Abstract

一実施形態において、集積回路を試験するための環境は、テスターに結合されている第１のダイを含む。この第１のダイは、第１のダイからの信号を試験される第２のダイ（520）に結合するように設計されている脱着可能な接続（510）を含む。脱着可能な接続（510）は、例えばエラストマー製の介在体又はプローブとすることができる。

Description

本発明は、概して集積回路に関し、より詳細には集積回路を試験するための方法及びその装置に関する。

ダイの形状にある集積回路を試験するための試験装置ユニットは、一般に「テスター」と称されている。典型的なテスターはプローブカードに結合することができ、プローブカードには試験されるダイのパッドに接続するためのプローブが含まれている。プローブカードによって、テスターは試験に関連した信号をダイに送ることができ、試験に関連した信号をダイから受容することができる。

ダイを試験するコストは、テスターの処理量の影響を受ける。一般的に処理量は、一定期間内に試験することのできるダイの量によって測られる。より高い処理量は、試験のコストをより低くする。また試験のコストはプローブカードのコストの影響を受ける。したがって比較的低いコストで製造することのできるプローブカードを備えることが望まれている。また有利に、そのようなプローブカードは、試験されるダイに損傷を与える可能性を最小化されていなければならない。

一実施形態において、集積回路を試験するための環境は、テスターに結合されている第１のダイを含む。この第１のダイは、第１のダイからの信号を試験される第２のダイに結合するように設計されている脱着可能な接続を含む。脱着可能な接続は、例えばエラストマー製の介在体又はプローブとすることができる。

本発明のこれらの特徴及び他の特徴は、添付の図面及び特許請求の範囲の記載を含む本明細書全てを読むことによって、当業者には直ちに明らかとなるであろう。

異なる図において使用される同じ参照番号は同一の又は同様の構成要素を示す。注釈を付けない限り、図面は必ずしも縮尺に従わない。

本開示において、多くの特定の細部が、装置及び構成要素、方法の例示のようなものを提供し、本発明の実施形態の十分な理解をもたらす。しかしながら当業者は、一つ又はそれ以上の特定の細部を利用することなく、本発明が実施可能であることを認めるであろう。他の場合には、本発明の外観を不明瞭にすることを避けるために、十分に知られている細部を示さず又は記述しない。

図１は、本発明の実施形態による試験環境100の概略図を示す。試験環境100は、テスター101及びプローバ110を含む。テスター101は、例えばAdvantest Corporationから市販されているような形式の商業的に入手可能な試験装置製品とすることができる。プローバ110は、プローブカード220及びチャック104、この例示の場合にはウエハ102上のダイである被試験装置を収容する。チャック104は、試験の間、ウエハ102を支持する。プローブカード220は試験インターフェース240を含む。試験インターフェース240は、埋め込まれた集積回路を含むように構造化可能な基板とすることができる。一実施形態において、試験インターフェース240は一つ又はそれ以上のダイを含む。試験インターフェース240は、試験されるダイ上の対応する接触点（例えばバンプ、パッド）に対する脱着可能な電気的接続を含む。脱着可能な電気的接続は、試験インターフェース240上のダイに取り付け可能である。脱着可能な電気的接続は、バネ式プローブ（例えば図６に示すバネ式プローブ610）、介在体（例えば図５に示す介在体510）等を含む。試験実施中、脱着可能な電気的接続は、被試験ダイ上の接触点に接触する。脱着可能な電気的接続は、試験終了後に、被試験ダイから取り除かれる。脱着可能な電気的接続によって、テスター101はリンク103及びプローブカード220、試験インターフェース240を含む経路を介してウエハ102に刺激信号を送ることが可能となる。同様にテスター101は、ウエハ102からの同じ経路にわたる応答信号を受容する。

図２Ａ、２Ｂ、２Ｃは、本発明の実施形態によるプローブカード220を様々な観点から概略的に示す。図２Ａはプローブカード220の上面図を示し、同時に図２Ｂは、図２ＡのＡ−Ａ線における横断面図を示す。プローブカード220の底面図を図２Ｃに示す。

図２Ａを参照すると、プローブカード220は、テスター101にプローブカード220を電気的に結合する一つ又はそれ以上のコネクター221（すなわち221A、221B）を含む。例えばリンク103（図１参照）はコネクター221に取り付けられているワイヤーを含む。一実施形態において、コネクター221は回路基板224上に配置されている。例えば、回路基板224はプリント回路基板である。随意的に、回路基板224はテスター101と通信する電気的回路（図示せず）を含む。例えば回路基板224は、信号ドライバー及び増幅器を有するプリント回路基板である。

図２Ｂの横断面図に示すように、回路基板224をプローブ基板223上に配置することができる。スペーサ225は、プローブ基板223から回路基板224を絶縁するのに利用されている。一実施形態では、プローブ基板223は商業的に入手可能なプローブカードの寸法に匹敵する寸法を有するセラミック製の円盤である。有利に、これによってプローブカード220を商業的に入手可能なテスターとともに使用することが可能となる。プローバリング222が、プローブ基板223を締め付けて固定し、試験の間、プローブカード220を適所に固定するのに利用することができる取っ手を提供する。

一実施形態において、プローブ基板223は、試験インターフェース240が取り付けられている側をミラーコーティング（例えばアルミニウム蒸着）されている。ミラーコーティングは放射熱障壁をもたらし、したがってプローブカード220を比較的高い温度（例えば135℃までの）環境で使用することができる。加えて断熱層（例えば発泡断熱材）226をプローブ基板223と回路基板224の間に配置し、対流による熱の移動を最小とすることができる。もちろんプローブカード220は、必ずしも比較的高い温度に耐える構成要素である必要はなく、またプローブカード220は、自然放熱において、及び比較的低い温度環境において使用され得る。

一実施形態において、ケーブル227（すなわち227A、227B）が回路基板224と試験インターフェース240の間の電気的接続をもたらす。ケーブル227は、例えばポリイミド製の可撓性リボンケーブルである。ケーブル227Aは、溝部228Aを通過して、試験インターフェース240をコネクター221Aに電気的に接続する。同様に、ケーブル227Bは、溝部228Bを通過して、試験インターフェース240をコネクター221Bに電気的に接続する。さらに図２Ｃの底面図は、どのようにケーブル227A及び227Bが溝部228A及び228Bをそれぞれ通過して、試験インターフェース240に電気的に接続しているかを示している。

さらに図３を参照すると、この図は本発明の一実施形態による試験インターフェース240Aを概略的に示す。試験インターフェース240Aは、試験インターフェース240の特定の実施形態である。試験インターフェース240Aは、一つ又はそれ以上のプローブダイ351（すなわち351A、351B、・・・）を有する半導体ウエハのストリップとすることができる。試験インターフェース340Aは、それぞれがケーブル227（図２Ｂ及び２Ｃ参照）のワイヤーと電気的に接続されている一つ又はそれ以上のインターフェースパッド301（すなわち301A、301B、・・・）を含む。

各プローブダイ351は、一つ又はそれ以上のプローブダイパッド321（すなわち321A、321B、・・・）を含む。順に、各プローブダイパッド321はインターフェースパッド301に電気的に接続されている。図３の例では、プローブダイパッド321Aはインターフェースパッド301Aに電気的に接続され、プローブダイパッド321Bはインターフェースパッド301Bに電気的に接続され、プローブダイパッド321Cはインターフェースパッド301Cに電気的に接続されている。以下同様。明瞭に示すために、図３に示すプローブダイパッド及びインターフェースパッドのいくつかのみに参照番号が付与されていることに注意されたい。

さらに以下において議論するように、各プローブダイパッド321は被試験ダイ（以降「試験ダイ」と称する）への信号経路を含む。一実施形態において、プローブダイ351は試験ダイの鏡像である。試験インターフェース240Aが試験ダイを含むウエハに接触すると、脱着可能な電気的接続が試験インターフェース240Aとウエハの間に形成される。これによって、テスター101（図１参照）は、ウエハ上の試験ダイに信号を送ることができ、ウエハ上の試験ダイから信号を受容することができる。

図４は、本発明の実施形態による試験インターフェース240Bを概略的に示す。試験インターフェース240Bは、試験インターフェース240の特定の実施形態である。試験インターフェース240Bは、試験インターフェース240Bにインターフェースパッドが少ないことを除いて、試験インターフェース240Aと同様である。試験インターフェース240Bは、組込自己試験（「BIST」）することができる試験ダイに対して特に有用である。良く知られているように、BISTすることができる試験ダイは、試験ダイに対する最小の電気的な接続により試験することができる。これは、BISTが最小の刺激信号によって作動されることによる。したがってプローブダイパッド321のいくつかのみがインターフェースパッド401（すなわち401A、401B、・・・）に電気的に接続されるだけでよく、インターフェースパッドは、利用できる空間がより大きいので、より大きく形成することができる。これによってインターフェースパッド401のケーブル227に対する電気的な接続をより容易に形成することができる。図４の例では、プローブダイパッド321Cがインターフェースパッド401Aに電気的に接続され、プローブダイパッド321Dがインターフェースパッド401Bに電気的に接続され、プローブダイパッド321Lがインターフェースパッド401Cに電気的に接続されている。以下同様。図４の例において、プローブダイパッド321A及び321Bはインターフェースパッド401に電気的に接続されていないということに注意されたい。また明瞭に示すために、図４のプローブダイパッド及びインターフェースパッドのいくつかのみに参照番号が付与されていることに注意されたい。

本明細書を読む当業者には明らかなことであるが、試験インターフェース240は、有利に試験環境の処理量を増大させる縮尺で設計される。特に試験インターフェース240のプローブダイ351の数は、所定の時間内に試験することができる試験ダイをより多くするように増やされる。例えば試験インターフェース240A（図３参照）は、図示されている8×1のプローブダイ配列（すなわち単一の列内に8つのプローブダイ）から7×7のプローブダイ行列及びそれ以上にまで拡張することができる。有利に、これにより、試験インターフェース240Aが試験ダイを含むウエハに接触するそれぞれの時に、より多くの試験ダイをテスター101に結合することができる。

プローブダイを利用する他の利点は、回路（図示せず）がプローブダイのなかに組み込まれ、試験環境の適応性が高められることにある。例えばプローブダイ351は、バッファー及びドライバー回路を含み、試験ダイからもたらされる信号及び試験ダイへ伝えられる信号を調整するように設計されている。他の例示のように、プローブダイ351は試験ダイのBIST部分と同じ回路を含む。プローブダイ351が半導体ウエハから切断されたダイであるために、集積回路製造技術がプローブダイ351にそのような回路を組み込むのに利用され得るということに注意されたい。

図５は、本発明の実施形態によるプローブカード220及び試験ダイ520の一部分の横断面を概略的に示す。試験インターフェース240は、エポキシ接着によりプローブ基板223に取り付けられている。プローブ基板223に試験インターフェース240を取り付けるエポキシ層を図５において接着剤層501として示す。接着剤層501を形成する一つの方法は以下の通りである。先ず、試験インターフェース240を形成するのに利用されるウエハの裏面に良好な接着表面を形成する。さらに試験インターフェース240がウエハから切断される。そして低粘性のエポキシ樹脂がセラミック製のプローブ基板223に適用される。さらにその後、試験インターフェース240がエポキシ樹脂上に配置され、水平にされ、硬化される。

また図５は、インターフェースパッド301に電気的に結合されているケーブル227を概略的に示す。ケーブル227は、ハンダ付け又はTABボンディングによってインターフェースパッド301に電気的に結合される。ハンダ付けが利用されるならば、インターフェースパッド301はハンダの濡れ性が良くなるように前処理される。例えばインターフェースパッド301は、ハンダ付けが容易になるように、ニッケル/金のバンプ532を鍍金される。TABボンディングを容易にするために、先ず金のバンプ532がインターフェースパッド301にボンディング又は鍍金される。その後、ケーブル227が金のバンプ532にTABボンディングされる。またケーブル227は、本発明の長所を損なうことなく、他の取付手段を利用してインターフェースパッド301に電気的に結合することができる。

図５に示すように、介在体510を利用して、試験インターフェース240と試験ダイ520の間に脱着可能な電気的接続を設けることができる。一実施形態において、介在体510は「MT-type inter-connector（登録商標）」の製品名で日本のShin-Etsu Polymer Co. Ltd.から市販されている形式の相互接続材料のような導電性エラストマー介在体である。介在体510は、図５にワイヤー512として示す埋め込まれた導電性ワイヤーを含む。ワイヤー512は、プローブダイパッド321と試験ダイパッド523を電気的に結合する。明瞭に示すために、図５においてはわずかにいくつかのワイヤー512のみを示し、参照符号を付していることに注意されたい。また図５の例では、プローブダイパッド321及び試験ダイパッド523をそれぞれバンプ531及びバンプ522を有するように示す。

相互接続線241が、プローブダイパッド321とインターフェースパッド301の間の電気的接続をもたらす。インターフェースパッド301がケーブル227に電気的に結合され、順にケーブル227がテスター101に電気的に結合されている。したがってテスター101への信号及びテスター101からの信号は、ケーブル227及びインターフェースパッド301、相互接続線241、プローブダイパッド321、ワイヤー512、試験ダイパッド523を含む経路を介して伝えられる。試験ダイ520に埋め込まれている集積回路は試験ダイパッド523に電気的に結合される。介在体510を利用する際に、試験ダイパッド523とプローブダイパッド321の間の信頼性の高い電気的結合を確保するために、試験ダイパッド523上のバンプ522が、保護層521からわずかに突出するように形成されている。例えば保護層521の厚みが約１μmである場合には、無電解のニッケル/金バンプであるバンプ522の高さは約３μmである。まさに言及した例示は、パッド間の間隔が10 μm又はそれ以上であるパッドを含む種々の試験ダイにおいて利用される。

介在体510は、圧縮可能（例えば約76.2μm（３ミル）から127μm（５ミル）厚）であり、試験インターフェース240と試験ダイ520の不完全な平面性を補償する。換言すれば、試験インターフェース240及び試験ダイ520のどちらか一方又は両方が完全に平坦ではない場合であっても、介在体510は、圧縮され、試験インターフェース240と試験ダイ520の間に電気的な接続を形成する。介在体510は試験インターフェース240に接着される。例えば高温接着剤が介在体510を接着するのに使用される。また介在体510は、それぞれの試験実施の前に、試験インターフェース240と試験ダイ520の間に挿入される。

介在体510の利用は、試験ダイ520に対するプロービングの損傷を最小化するのに有効である。商業的に入手可能なプローブカードで使用されている典型的なプローブと異なり、介在体510は、試験ダイ520の接触点（例えばバンプ、パッド）を擦り取る鋭く尖った表面を有さない。加えて介在体510は、垂直方向に圧縮されることによって電気的な接続を形成する。対照的に、片持ち梁のような典型的なプローブは、垂直方向及び水平方向の両方向の力を試験ダイ上の接触点にもたらし、接触点に損傷を与える可能性が増大する。

図６は、本発明の実施形態によるプローブカード220と試験ダイ520の一部分の横断面を概略的に示す。図６の例では、バネ式プローブ610が、使用され、試験インターフェース240と試験ダイ220の間に脱着可能な電気的接続をもたらす。バネ式プローブ610は、カリフォルニア州リバモアのForm Factor, Inc.から市販されているプローブカードで使用されているのと同じ形式のものとすることができる。バンプ524に対して押し付けられると、バネ式プローブ610はプローブダイパッド321と試験ダイパッド523の間に電気的な結合をもたらす。図６の例では、試験ダイパッド523はバンプ524を随意的に有するものとして示されている。

本発明の長所を損なうことなく、試験インターフェース240と試験ダイ520の間に脱着可能な電気的接続を設ける他の方法もまた利用可能であることに注意されたい。例えばポゴスティック（「ポゴプローブピン」とも称される）と同様の構成のプローブもまた利用可能である。他の例のように、介在体510又はバネ式プローブ610の代わりに、従来の片持ち梁プローブを利用することができる。

図７は、本発明の実施形態によるプローブカード（例えばプローブカード220）を組み立てる方法の流れ図を示す。作用702において、試験インターフェース（例えば試験インターフェース240）を形成するためのウエハが製造される。ウエハは、例えば適切な金属及びパッドマスクを有する203.2mm（８インチ）のウエハである。随意的に、ウエハはまた集積回路を含むことがある。

作用704において、プローブ基板（例えばプローブ基板223）が製造される。例えばプローブ基板は、ケーブルの経路を定める溝部を有するセラミック製の円盤である。

作用706において、テスターと直接接続する回路基板224（例えば回路基板224）が製造される。回路基板は、テスターにプローブケーブルを電気的に結合するコネクターを含む。また回路基板は、例えば信号を駆動及び緩衝するよう設計されている回路を含む。

作用708において、ウエハ上のパッド（例えばインターフェースパッド301、インターフェースパッド401、プローブパッド321）が形成される。例えばバンプがパッドに鍍金又は接着される。

作用710において、ウエハの裏面に良好な接着表面が形成される。

作用712において、試験インターフェース（例えば試験インターフェース240）がウエハから切断される。試験インターフェースは、プローブカードを試験ダイに電気的に結合する一つ又はそれ以上のプローブダイ（例えばプローブダイ351）を含む。

作用714において、試験インターフェースがプローブ基板に取り付けられる。例えば低粘性のエポキシがプローブ基板に適用される。さらに試験インターフェースがエポキシ上に配置され、水平にされ、硬化される。

作用716において、脱着可能な電気的接続（例えば介在体510、バネ式プローブ610）が試験インターフェースに取り付けられる。

作用718において、ケーブル（例えばケーブル227）が、試験インターフェース上のインターフェースパッド（例えばインターフェースパッド301、401）に取り付けられる。例えばケーブルがインターフェース上のバンプにハンダ付け又はTABボンディングされる。

作用720において、スペーサ（例えばスペーサ225）がプローブ基板上に載置される。

作用722において、断熱層（例えば断熱層226）がプローブ基板上に適用される。例えば断熱層は発泡断熱材とすることができる。

作用724において、回路基板がスペーサ上に載置される。

作用728において、ケーブルが回路基板に取り付けられる。一実施形態において、ケーブルは回路基板上のコネクターにハンダ付けされる。

本明細書を読む当業者によって理解されるように、試験インターフェースとしてダイを使用することによって、これまで認識されていなかったいくつかの利点がもたらされる。言及したように、プローブダイは、拡張可能であり、随意的に集積回路を組み込むことができる。加えてプローブダイが製造されると、そのプローブダイは種々の試験ダイのパッド配置と整合するように適合する。例えば他のプローブダイ配置を有する付加的な層がプローブダイ上に形成される。それぞれの新しい試験ダイに対して完全に新しいプローブカードを製造することと比較して、存在するプローブダイ上に層を付加することは、比較的安価であり、開発時間を多く必要としない。本発明のこの局面について図８Ａ〜図８Ｅを参照してさらに議論する。

図８Ａ〜図８Ｅは、試験インターフェースが本発明の実施形態による種々の試験ダイパッド配置とどのように共働するように適合されているかを示す概略的な図を示す。図８Ａはプローブダイ851の上面図を示す。プローブダイ851は、図３及び４に示すプローブダイ351の特定の実施形態である。プローブダイ351と同様に、プローブダイ851はプローブダイパッド821（すなわち821A、821B、・・・）として図８Ａ〜図８Ｅにおいて参照番号を付与されたプローブダイパッドを含む。図８Ｂは、プローブダイ851の横断面図を示す。

プローブダイパッド821は、特定の試験ダイ上の対応する接触点と整合するように設計されている。換言すれば、プローブダイ851は特定の試験ダイパッド配列に対して設計されている。試験ダイパッド配列が変更されると、付加的な層がプローブダイ851の上面に形成される。付加的な層は、新しい試験ダイパッド配列と整合するように設計されているプローブダイパッドを含む。

図８Ａ〜図８Ｅの例において、図８Ａのプローブダイパッド配列は図８Ｃの上面図に示すプローブダイパッド配列に変更される。したがって本発明の実施形態によれば、図８Ｄの横断面図に示すように、層860がプローブダイ851の上に形成されている。層860は、対応するプローブダイパッド821と電気的に接続されるプローブダイパッド831（すなわち831A、831B、・・・）を含む。図８Ｄの例において、相互接続線855Aがプローブダイパッド821Aをプローブダイパッド831Aに電気的に接続し、相互接続線855Bがプローブダイパッド821Cをプローブダイパッド831Bに電気的に接続する。以下同様。図８Ｅは、プローブダイパッド821とプローブダイパッド831の間の電気的な接続をＸ線により上面から見た図を示す。

改良されたプローブカードを開示してきた。特定の実施形態を提供するが、これらの実施形態は、解説することを目的としており、限定することを目的としていないことを理解されたい。多くのさらなる実施形態が、本明細書を読んだ当業者には明らかとなるであろう。したがって本発明は添付の特許請求の範囲の記載によってのみ画定される。

本発明の実施形態による試験環境の概略的な図を示す。 本発明の実施形態によるプローブカードの様々な観点から見た図の一つを概略的に示す。 本発明の実施形態によるプローブカードの様々な観点から見た図の一つを概略的に示す。 本発明の実施形態によるプローブカードの様々な観点から見た図の一つを概略的に示す。 本発明の実施形態による試験インタフェースの概略的な図を示す。 本発明の実施形態による試験インタフェースの概略的な図を示す。 本発明の実施形態によるプローブカード及び試験ダイの一部分の横断面図を概略的に示す。 本発明の実施形態によるプローブカード及び試験ダイの一部分の横断面図を概略的に示す。 本発明の実施形態によるプローブカードを製造する方法の流れ図を示す。 試験インターフェースが本発明の実施形態による試験ダイの様々なパッド配置とどのように共働するように適合されているかを示す概略的な図を示す。 試験インターフェースが本発明の実施形態による試験ダイの様々なパッド配置とどのように共働するように適合されているかを示す概略的な図を示す。 試験インターフェースが本発明の実施形態による試験ダイの様々なパッド配置とどのように共働するように適合されているかを示す概略的な図を示す。 試験インターフェースが本発明の実施形態による試験ダイの様々なパッド配置とどのように共働するように適合されているかを示す概略的な図を示す。 試験インターフェースが本発明の実施形態による試験ダイの様々なパッド配置とどのように共働するように適合されているかを示す概略的な図を示す。

Claims (19)

1. テスターに結合されている第１のダイと、
   試験用に設計されている第２のダイと、
   前記第１のダイと前記第２のダイの間の脱着可能な接続であって、前記第１のダイから前記第２のダイの接触点に信号を接続するように設計されている脱着可能な接続とを含む試験環境。
2. 前記脱着可能な接続が導電性エラストマー介在体を含む請求項１に記載の試験環境。
3. 前記脱着可能な接続が前記第１のダイに取り付けられているプローブを含む請求項１に記載の試験環境。
4. 前記第１のダイがダイのアレイの一部である請求項１に記載の試験環境。
5. 前記第２のダイが半導体ウエハの一部である請求項１に記載の試験環境。
6. 前記第１のダイ上の第１の層と、
   前記第２のダイ上のパッドに結合されている前記第１の層上のパッドとをさらに含む請求項１に記載の試験環境。
7. 前記第１のダイの上に重なっている第２の層であって、前記第１の層のパッドを前記第２のダイのパッドに結合するパッドを含む第２の層をさらに含む請求項６に記載の試験環境。
8. 前記テスターに結合されている回路基板と基板との間の断熱材をさらに含み、前記第１のダイが該基板に取り付けられている請求項１に記載の試験環境。
9. 前記基板がセラミック製の円盤を含む請求項８に記載の試験環境。
10. 前記第１のダイがプローブカード上に配置されている請求項１に記載の試験環境。
11. 信号を生成するステップと、
    第１のダイから、試験用に設計されている第２のダイ上の接触点に前記信号を取り去り可能に結合するステップとを含む集積回路の試験方法。
12. 前記信号がテスターによって生成される請求項１１に記載の方法。
13. 前記第１のダイから前記第２のダイ上の前記接触点に前記信号を取り去り可能に結合するステップが、前記第１のダイと前記第２のダイの間にエラストマー製の介在体を設けるステップを含む請求項１１に記載の方法。
14. 前記第１のダイから前記第２のダイ上の前記接触点に前記信号を取り去り可能に結合するステップが、前記接触点をプローブに接触させるステップを含む請求項１１に記載の方法。
15. 前記第２のダイがウエハの一部である請求項１１に記載の方法。
16. 前記接触点がパッドを含む請求項１１に記載の方法。
17. テスターから信号を受容するための手段と、
    試験用に設計されている第２のダイに第１のダイを結合するための手段とを含む集積回路を試験するためのプローブカード。
18. 前記第１のダイのパッド配列に適合させるための手段をさらに含む請求項１７に記載のプローブカード。
19. 前記受容するための手段から前記第１のダイに前記信号を結合するための手段をさらに含む請求項１７に記載のプローブカード。

Images