KR20230165258A - 극저온 프로브 카드 - Google Patents
극저온 프로브 카드 Download PDFInfo
- Publication number
- KR20230165258A KR20230165258A KR1020237035291A KR20237035291A KR20230165258A KR 20230165258 A KR20230165258 A KR 20230165258A KR 1020237035291 A KR1020237035291 A KR 1020237035291A KR 20237035291 A KR20237035291 A KR 20237035291A KR 20230165258 A KR20230165258 A KR 20230165258A
- Authority
- KR
- South Korea
- Prior art keywords
- probe
- support element
- platform
- probe card
- vias
- Prior art date
Links
- 239000000523 sample Substances 0.000 title claims abstract description 252
- 238000012360 testing method Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 5
- 238000010521 absorption reaction Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 229910003460 diamond Inorganic materials 0.000 claims description 3
- 239000010432 diamond Substances 0.000 claims description 3
- 229910002601 GaN Inorganic materials 0.000 claims description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 2
- 239000011521 glass Substances 0.000 claims description 2
- 229910052594 sapphire Inorganic materials 0.000 claims description 2
- 239000010980 sapphire Substances 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 19
- 239000002184 metal Substances 0.000 description 19
- 238000005452 bending Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 238000001465 metallisation Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 5
- 239000011800 void material Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000009471 action Effects 0.000 description 4
- 230000008602 contraction Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000009760 electrical discharge machining Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
- G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06733—Geometry aspects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
프로브 카드는 제1 면 및 상기 제1 면에 반대되는 제2 면을 갖는 지지 요소를 포함한다. 복수의 프로브 팁은 지지 요소의 제1 면으로부터 외측으로 연장되고, 프로브 팁은 테스트 중인 디바이스(DUT)의 컴포넌트와 접촉하도록 구성된다. 복수의 비아는 지지 요소를 통해 제1 면으로부터 제2 면으로 연장되고, 비아 각각은 복수의 프로브 팁 중 각자의 프로브 팁에 연결된다. 복수의 전도성 트레이스가 지지 요소 상에 형성되고, 트레이스 각각은 복수의 비아 중 각자의 비아에 연결되며, 전기 신호는 전도성 트레이스에 의해 프로브 팁에 제공될 수 있거나 프로브 팁으로부터 수신될 수 있다.
Description
관련 출원
이 출원은 2021년 3월 23일에 출원되고 "CRYOGENIC PROBE CARD"를 명칭으로 하는 미국 가특허 출원 번호 제63/165,105호에 대한 우선권을 주장하며, 그 전체가 본 명세서에 참조로서 통합된다.
정부 이익의 진술
이 발명은 미 육군에 의해 부여된 계약 번호 W909MY-19-P-0032 및 W909MY-21-C-0005 하에서 정부 지원으로 이루어졌다. 미국 정부는 발명에 대한 특정 권리를 갖는다.
프로브 카드는 집적 회로의 컴포넌트의 기능 및 연결성을 테스트하는 데 사용된다. 프로브 카드는 집적 회로(IC)의 각자의 컴포넌트와 전기적 접촉을 하도록 각각 구성된 복수의 프로브를 포함할 수 있다. 그 다음, 프로브와 전기적으로 접촉하는 컴포넌트의 기능 또는 연결성은 프로브를 통해 IC에 입력되거나 IC로부터 수신되는 전기 신호를 통해 테스트될 수 있다. 종래에는, 다양한 애플리케이션 및 설계 요구 사항으로 인해, 프로브 카드가 서로 20미크론 이상 이격된 프로브를 포함해 왔다. 따라서, 종래의 프로브 카드는 함께 20미크론보다 더 가깝게 이격된 IC의 컴포넌트의 기능 및 연결성을 테스트하는 데 적합하지 않다.
다음은 본 명세서에 보다 상세하게 설명되는 주제에 대한 간략한 요약이다. 이 요약은 청구항의 범위를 제한하도록 의도되지 않는다.
IC를 테스트하기 위한 프로브 카드와 관련된 기술이 본 명세서에 설명된다. 보다 구체적으로, 저온(예를 들어, 약 0℃ 이하, 약 200K 이하, 또는 약 150K 이하)에서 IC의 요소를 테스트하는 데 적합한 극저온 프로브 카드가 본 명세서에서 설명된다. 더 나아가, 서로 20미크론 미만으로 이격된 IC의 요소를 테스트하는 데 적합한 프로브 카드가 본 명세서에 설명된다.
예시적인 프로브 카드는 지지 요소, 복수의 프로브 팁, 복수의 비아, 및 복수의 전도성 트레이스를 포함하는 프로브 플랫폼을 포함한다. 지지 요소는 프로브 팁을 포함하거나, 유지하거나, 그렇지 않으면 지지하도록 구성된 실질적으로 솔리드 요소(solid element)일 수 있다. 프로브 팁은 지지 요소의 바닥면으로부터 외측으로 연장된다. 프로브 팁은, 테스트 중인 디바이스(device under test; DUT)와 접촉하여 DUT의 기능 또는 전기적 연결성의 테스트를 용이하게 하도록 구성된 전기 전도성 요소이다 프로브 팁은 지지 요소 상에 또는 내에 함께 가깝게 배치될 수 있다. 예를 들어, 프로브 팁은 20미크론 미만, 10미크론 미만 또는 1미크론 미만으로 서로 이격되어 위치될 수 있다. 복수의 비아는 각각의 비아가 복수의 프로브 팁 중 각자의 프로브 팁에 연결되도록 구성될 수 있다. 비아는 지지 요소의 바닥면으로부터 지지 요소의 상면으로 연장된다. 복수의 전도성 트레이스는 지지 요소의 상면 상에 배치될 수 있고, 각각의 전도성 트레이스는 복수의 비아 중 각자의 비아에 연결될 수 있다. 따라서, 전기 신호는 지지 요소의 상면 상의 전도성 트레이스에 의해 프로브 팁에 제공되거나 프로브 팁으로부터 수신될 수 있다.
지지 요소는 중앙 플랫폼, 복수의 암(arm), 및 중앙 플랫폼 주위에 배치되고 암을 통해 중앙 플랫폼에 연결되는 환형 부분을 포함할 수 있다. 중앙 플랫폼은 그 위에/그 안에 장착된 프로브 팁을 포함할 수 있다. 프로브 카드가 DUT의 면(face)을 향해 이동함에 따라, 프로브 팁이 DUT의 면 상의 요소와 접촉하게 된다. DUT의 요소는 프로브 팁이 DUT를 향해 움직이는 것과 반대로 프로브 팁에 힘을 가한다. 지지 요소는 프로브 팁에 힘을 가하는 DUT의 요소에 응답하여 중앙 플랫폼이 프로브 카드의 움직임의 라인을 따라 휘는(deflect) 것을 허용하도록 구성될 수 있다. 제한이 아닌 예로서, 중앙 플랫폼의 암은 그들의 길이에 비해 얇고 좁을 수 있고, 이에 의해 중앙 플랫폼이 휘는 것을 허용하도록 충분한 유연성을 제공한다. 프로브 팁을 포함하는 중앙 플랫폼의 휨(deflection)은 프로브 팁이 그들의 요소와 접촉하게 될 때 프로브 팁이 DUT의 요소를 손상시키는 것을 방지할 수 있다.
예시적인 프로브 카드는 프로브 플랫폼이 부착될 수 있는 회로 기판을 더 포함할 수 있다. 회로 기판은 프로브 카드의 핸들링 또는 장착을 용이하게 하거나, 프로브 카드와 다양한 전기 미터 또는 측정 디바이스(예를 들어, 전압계, 전류계, 옴계 등) 또는 전기 소스(예를 들어, 전압 소스 또는 전류 소스) 중 임의의 것과 같은 다른 테스트 요소 사이의 전기적 연결을 용이하게 하도록 구성될 수 있다. 지지 요소가 복수의 암 및/또는 환형 부분을 포함하는 예시적인 실시예에서, 프로브 플랫폼은 프로브 플랫폼의 암 및/또는 환형 부분을 통해 회로 기판에 부착될 수 있다. 프로브 플랫폼의 복수의 전도성 트레이스 각각은 회로 기판으로 연장되어 회로 기판 상의 각자의 전기 접촉부와 전기적 연결을 만들 수 있다. 회로 기판 상의 전기 접촉부는 테스트 요소를 복수의 전도성 트레이스에 연결하는 것을 용이하게 하도록 구성될 수 있다. 예를 들어, 전기 접촉부는 동축 커넥터(예를 들어, BNC 커넥터), 플러그, 핀, 소켓 등과 같은 다양한 커넥터 중 어느 하나일 수 있거나 어느 하나를 포함할 수 있다.
일부 유형의 초점면 어레이(focal plane array; FPA)와 같은 일부 DUT는 매우 추운 환경에서 동작되도록 구성된다. 이러한 디바이스의 기능을 테스트하기 위해, 프로브 카드는 이러한 디바이스가 동작하는 저온을 견딜 수 있어야 한다. 회로 기판은 회로 기판 및/또는 프로브 카드 플랫폼의 열 팽창 또는 수축으로 인한 휨을 허용하도록 구성된 복수의 굴곡부(flexure)를 더 포함할 수 있다. 예로서, 프로브 플랫폼은 실질적으로 평면 요소일 수 있다. 회로 기판의 굴곡부는 프로브 플랫폼과 회로 기판 사이의 상이한 열 팽창률/수축률로 인해 야기되는 기계적 스트레스를 줄이기 위해 프로브 플랫폼의 평면에 실질적으로 평행한 방향으로 휘어지도록 구성될 수 있다. 굴곡부는 프로브 플랫폼의 평면에 수직인 방향으로 휨에 저항하도록 추가로 구성될 수 있다. 예를 들어, 굴곡부는, 프로브 핀이 DUT와 접촉함에 따라 프로브 핀에 가해지는 힘에 의해 야기되는 프로브 플랫폼의 휨에 대항하도록 구성될 수 있다.
위의 요약은 본 명세서에서 논의되는 시스템 및/또는 방법의 일부 양태의 기본적인 이해를 제공하기 위해 단순화된 요약을 제시한다. 이 요약은 본 명세서에서 논의되는 시스템 및/또는 방법의 광범위한 개요가 아니다. 주요한/중대한 요소를 식별하거나 그러한 시스템 및/또는 방법의 범위를 기술하도록 의도되지 않는다. 이것의 유일한 목적은 나중에 제시되는 보다 상세한 설명의 서두로서 일부 개념을 단순화된 형태로 제시하는 것이다.
도 1a는 예시적인 프로브 카드의 상면의 사시도이다.
도 1b는 도 1a에 도시된 예시적인 프로브 카드의 바닥면의 사시도이다.
도 2a는 예시적인 프로브 카드 지지 요소의 사시도이다.
도 2b는 도 2a에 도시된 프로브 카드 지지 요소의 부분 사시도이다.
도 2c는 도 2a 및 도 2b에 도시된 프로브 카드 지지 요소의 바닥면의 부분 사시도이다.
도 3은 프로브 카드의 프로브 팁을 지지하기 위한 예시적인 플랫폼의 정면도이다.
도 4는 프로브 카드의 예시적인 지지 요소의 단면도이다.
도 5는 도 1a 및 1b에 예시된 프로브 카드의 부분 사시도이다.
도 6은 도 1a 및 1b에 예시된 프로브 카드의 단면도이다.
도 7은 또 다른 예시적인 지지 요소의 평면도이다.
도 8a 및 도 8b는 프로브 팁 지지 요소를 형성하기 위한 예시적인 프로세싱 단계의 다이어그램이다.
도 9는 또 다른 프로브 팁 지지 요소를 형성하기 위한 예시적인 프로세싱 단계의 다이어그램이다.
도 10은 프로브 카드를 형성하기 위한 예시적인 방법론을 예시하는 흐름도이다.
도 1b는 도 1a에 도시된 예시적인 프로브 카드의 바닥면의 사시도이다.
도 2a는 예시적인 프로브 카드 지지 요소의 사시도이다.
도 2b는 도 2a에 도시된 프로브 카드 지지 요소의 부분 사시도이다.
도 2c는 도 2a 및 도 2b에 도시된 프로브 카드 지지 요소의 바닥면의 부분 사시도이다.
도 3은 프로브 카드의 프로브 팁을 지지하기 위한 예시적인 플랫폼의 정면도이다.
도 4는 프로브 카드의 예시적인 지지 요소의 단면도이다.
도 5는 도 1a 및 1b에 예시된 프로브 카드의 부분 사시도이다.
도 6은 도 1a 및 1b에 예시된 프로브 카드의 단면도이다.
도 7은 또 다른 예시적인 지지 요소의 평면도이다.
도 8a 및 도 8b는 프로브 팁 지지 요소를 형성하기 위한 예시적인 프로세싱 단계의 다이어그램이다.
도 9는 또 다른 프로브 팁 지지 요소를 형성하기 위한 예시적인 프로세싱 단계의 다이어그램이다.
도 10은 프로브 카드를 형성하기 위한 예시적인 방법론을 예시하는 흐름도이다.
가깝게 이격된 프로브 요소를 가지며 극저온 동작에 적합한 프로브 카드와 관련된 다양한 기술이 이제 도면을 참조하여 설명되며, 여기서, 유사한 참조 번호는 전반에 걸쳐 유사한 요소를 지칭하는 데 사용된다. 다음 설명에서는, 설명의 목적을 위해, 하나 이상의 양태의 완전한 이해를 제공하기 위해 수많은 구체적인 세부 사항이 제시된다. 그러나, 그러한 양태(들)은 이러한 구체적인 세부 사항 없이도 실시될 수 있음이 명백할 수 있다. 다른 사례에서, 하나 이상의 양태를 설명하는 것을 용이하게 하기 위해 잘 알려진 구조 및 디바이스가 블록 다이어그램 형태로 도시된다. 또한, 특정 시스템 컴포넌트에 의해 수행되는 것으로 설명되는 기능은 다수의 컴포넌트에 의해 수행될 수 있다는 것이 이해되어야 한다. 유사하게, 예를 들어, 컴포넌트는 다수의 컴포넌트에 의해 수행되는 것으로 설명되는 기능을 수행하도록 구성될 수 있다.
게다가, "또는"이라는 용어는 배타적인 "또는"이 아닌 포괄적인 "또는"을 의미하도록 의도된다. 즉, 달리 명시되거나 문맥으로부터 명확하지 않은 한, “X는 A 또는 B를 이용한다"는 문구는, 임의의 자연스러운 포괄적인 순열을 의미하는 것으로 의도된다. 즉, "X는 A 또는 B를 이용한다"는 문구는 다음 사례 중 어느 하나에 의해 만족된다: X는 A를 이용한다; X는 B를 이용한다; 또는 X는 A와 B를 모두 이용한다. 아울러, 이 출원 및 첨부된 청구항에서 사용된 "하나의(a)" 및 "하나의(an)"라는 관사는 달리 명시되거나 단수 형태를 지시하는 것이 문맥으로부터 명확하지 않은 한 일반적으로 "하나 이상"을 의미하는 것으로 해석되어야 한다.
또한, 본 명세서에서 사용되는 바와 같이, "컴포넌트" 및 "시스템"이라는 용어는 프로세서에 의해 실행될 때 특정 기능이 수행되게 하는 컴퓨터 실행 가능 명령어로 구성된 컴퓨터 판독 가능 데이터 저장소를 포함하도록 의도된다. 컴퓨터 실행 가능 명령어는 루틴, 함수 등을 포함할 수 있다. 또한, 컴포넌트 또는 시스템은 단일 디바이스에 국한되거나 몇몇 디바이스에 걸쳐 분산될 수 있음이 이해되어야 한다. 추가적으로, 본 명세서에서 사용되는 바와 같이, "예시적"이라는 용어는 어떤 것의 예시(illustration) 또는 예(example)로서 제공되는 것을 의미하도록 의도되며, 선호도를 나타내도록 의도되지 않는다.
이제 도 1a 및 Ib를 참조하면, 예시적인 프로브 카드(100)의 사시도가 예시된다. 이제 도 1a만을 참조하면, 프로브 카드(100)의 상면(102)의 사시도가 예시된다. 이제 도 1b만을 참조하면, 프로브 카드(100)의 바닥면(104)의 사시도가 예시된다. 다시 한 번 도 1a 및 1b를 함께 참조하면, 프로브 카드(100)는 프로브 플랫폼(106) 및 회로 기판(108)을 포함한다. 프로브 플랫폼(106)은 아래에서 더 상세히 설명되는 다양한 실시예에 따라 복수의 전기 전도성 프로브(예를 들어, 도 2c에 묘사됨)를 지지하도록 구성된다. 회로 기판(108)은 프로브 플랫폼(106)을 지지하고, 프로브 플랫폼(106)의 요소와 프로브 카드(100)와 함께 사용되는 다른 장비 사이의 전기적 연결을 용이하게 하여 IC DUT 상의 요소의 기능 또는 연결성을 테스트하도록 구성된다. 회로 기판(108)은, 예를 들어, 다양한 컴포넌트가 그 위에 형성되거나 이에 연결된 인쇄 회로 기판(PCB)일 수 있다.
프로브 카드(100)는 프로브 플랫폼(106)의 밑면(110)에 있는 프로브가 바람직하게 테스트되는 DUT의 요소와 접촉할 때까지 프로브 카드(100)를 DUT 상으로 내림으로써 DUT의 요소의 기능 또는 연결성을 테스트하는 데 사용될 수 있다. 대안적으로, DUT가 스테이지 상에 배치될 수 있고 DUT의 요소가 프로브 플랫폼(106)의 밑면(110)에 있는 프로브와 접촉할 때까지 프로브 카드(100)를 향해 올려질 수 있다.
프로브 플랫폼(106)은 지지 요소(112)를 포함한다. 지지 요소(112)는 복수의 전기 전도성 프로브를 지지하도록 구성된다(예를 들어, 도 2c 및 도 3에 도시된 바와 같이). 아래에서 더 상세히 설명될 바와 같이, 지지 요소(112)는 프로브와 DUT의 요소 사이의 접촉의 확립을 용이하게 하기 위해 프로브를 안정된 배열로 유지한다. 지지 요소(112)는 또한, 프로브 카드(100)에 연결된 테스트 장비와 프로브 사이의 전기적 연결을 만드는 것을 용이하게 하기 위한 다양한 컴포넌트를 포함(contain), 지지 또는 포함(include)한다. 본 명세서에서 사용되는 바와 같이, 프로브 플랫폼(106)은 지지 요소(112)뿐만 아니라 그 위에/그 안에 포함된 다양한 컴포넌트를 지칭하도록 의도된다.
이제 도 2a-2c를 참조하면, 프로브 플랫폼(106)의 다양한 도면이 도시된다. 도 2a만을 참조하면, 지지 요소(112)의 사시도가 도시된다. 도 2b만을 참조하면, 지지 요소(112)의 중앙 플랫폼(114)의 부분 사시도가 도시된다. 도 2c만을 참조하면, 지지 요소(112)의 중앙 플랫폼(114)의 밑면의 부분 사시도가 도시된다.
이제 다시 한 번 도 2a를 참조하면, 지지 요소(112)는 중앙 플랫폼(114), 환형 부분(116), 및 중앙 플랫폼(114)으로부터 환형 부분(116)으로 연장되는 복수의 암(118)을 포함한다. 도 2a에는 도시되지 않았지만, 중앙 플랫폼(114)은 그 위에/그 안에 배치된 복수의 프로브를 포함한다. 예를 들어, 이제 도 3을 간략히 참조하면, 예시적인 중앙 플랫폼(302)의 밑면(300)을 향한 도면이 도시되며, 여기서 중앙 플랫폼(302)은 그로부터 연장되는 복수의 프로브 팁(304)을 포함한다. 중앙 플랫폼(302)은 9개의 프로브 팁(304)을 포함하는 것으로 예시되어 있으나, 실질적으로 임의의 수의 프로브 팁(304)이 중앙 플랫폼(302) 상에 포함될 수 있는 것으로 이해되어야 한다. 프로브 팁(304)은 플랫폼(302)의 밑면(300)으로부터(즉, 페이지 밖으로) 연장되는 원뿔 형상을 가질 수 있으며, 이에 의해 프로브 팁(304) 각각은 한 지점(306)에서 종단된다. 다른 실시예에서, 프로브 팁(304)은 피라미드 형상을 가질 수 있다.
프로브 팁(304)은 중앙 플랫폼(302)의 밑면(300)의 작은 부분만을 차지할 수 있다는 것이 이해돼어야 한다. 다른 실시예에서, 프로브 팁(304)은 중앙 플랫폼(302)의 밑면(300)의 실질적으로 전체에 걸쳐 분포될 수 있다. 또한, 프로브 팁(304)의 배열은 바람직하게 테스트되는 DUT의 요소의 배열에 기초할 수 있다. 예를 들어, 프로브 카드(100)가 일정하게 이격된 요소를 갖는 DUT의 기능 또는 연결성을 테스트하는 데 사용되도록 의도된 경우, 중앙 플랫폼(302)의 프로브 팁(304)은 DUT의 요소와 동일한 간격으로 일정하게 이격될 수 있다. 예시적인 실시예에서, 프로브 팁(304) 중 제1 프로브 팁(308)과 프로브 팁(304) 중 제2 프로브 팁(310) 사이의 거리(d 1 )는 20 미크론 미만, 10 미크론 이하, 또는 1미크론 이하가 될 수 있다. 여전히 추가의 실시예에서, 거리(d 1 )는 1미크론 미만, 500 나노미터 이하, 또는 250 나노미터 이하가 될 수 있다.
도 2a를 다시 참조하면, 지지 요소(112)는 지지 요소(112)의 표면(119)에 수직인 방향으로 중앙 플랫폼(114)의 휨을 허용하도록 구성된다. 여전히 추가로, 지지 요소(112)는 지지 요소(112)의 표면(119)과 평행하거나 표면(119)과 공면인 평면을 따라 중앙 플랫폼(114)의 휨에 저항하도록 구성된다. 제한이 아닌 예로서, 암(118)은 그들의 길이에 비해 얇고 좁을 수 있으며, 이에 의해 암(118)은 표면(119)에 평행한 평면에서 강성(stiff)이 있고 표면(119)에 수직인 방향으로 휨이 가능하도록 구성된다. 따라서, 중앙 플랫폼(114)이 중앙 플랫폼(114)의 밑면에 있는 프로브 팁이 DUT에 접촉하는 것으로부터 발생하는 상향 힘을 받을 때, 중앙 플랫폼(114)은 그것의 초기 위치로부터 약간의 상향 휨을 나타낼 수 있다. 이러한 휨은 프로브 팁에 의해 야기되는 DUT의 접촉 손상을 방지할 수 있다. 표면(119)과 평행한 평면에서 암(118)의 강성은 중앙 플랫폼(114) 상에 장착된 프로브 팁이 DUT의 컴포넌트와 오정렬되는 것을 방지한다.
이제 도 2b를 참조하면, 중앙 플랫폼(114)의 부분 사시도가 예시된다. 중앙 플랫폼(114)은 그 위에 형성된 복수의 전도성 트레이스(120)를 가질 수 있다. 전도성 트레이스(120) 각각은 중앙 플랫폼(114)으로부터 지지 요소(112)의 각자의 암(118)을 따라 연장된다. 전도성 트레이스(120)는 아래에서 더 상세히 설명될 바와 같이 지지 요소(112) 상에 금속화 층으로 형성될 수 있다. 전도성 트레이스(120) 각각은 중앙 플랫폼(114)의 상면(124)으로부터 중앙 플랫폼(114)의 바닥면(126)으로 중앙 플랫폼(114)을 통해 연장되는 각자의 비아(122)에 연결된다. 비아(122) 각각은 중앙 플랫폼(114)의 바닥면(126)으로부터 하방으로 연장되는 각자의 프로브 팁에 연결된다. 도 2b에 도시된 바와 같이, 지지 요소(112)의 암(118)은 중앙 플랫폼(114)의 전체 두께(t 2 )보다 작은 두께(t 1 )를 갖도록 구성될 수 있다. 따라서, 중앙 플랫폼(114) 및 그 위에 배치된 프로브는 프로브 카드(100)의 임의의 다른 부분보다 더 낮게 연장될 수 있다. 이 구성은 프로브 카드(100)가 DUT의 평면 표면으로부터 오프셋된 각도로 DUT를 향해 이동될 때 프로브 카드(100)의 프로브 이외의 부분이 DUT와 접촉하는 것을 방지하는 데 도움이 될 수 있다.
이제 도 2c를 참조하면, 중앙 플랫폼(114)의 바닥면(126)의 부분 사시도가 도시된다. 전도성 트레이스(120) 및 비아(122)와 같은 프로브 플랫폼(106)의 요소는 설명의 목적을 위해 예시되었지만, 일부 실시예에서는 이러한 피처가 중앙 플랫폼(114)의 바닥면(126)에서 보이지 않을 수 있다는 것이 이해되어야 한다. 그러나, 지지 플랫폼(112)이 실질적으로 투명한 재료로 형성되는 일부 실시예에서, 트레이스(120) 및 비아(122)는 중앙 플랫폼(114)의 바닥면(126)에서 보일 수 있다.
프로브 플랫폼(106)은, 중앙 플랫폼(114)의 바닥면(126) 상에, 복수의 프로브 팁(128) 및 제2 복수의 전도성 트레이스(130)를 포함한다. 아래에서 보다 상세하게 설명될 바와 같이, 프로브 팁(128)은 중앙 플랫폼(114)의 바닥 표면(126) 바로 위에 형성될 수 있다. 다른 실시예에서, 프로브 팁(128)은 중앙 플랫폼(114)의 벌크 내에 형성될 수 있고, 후속하여 중앙 플랫폼(114)의 바닥면(126)으로부터 재료를 선택적으로 제거함으로써(예를 들어, 에칭, 방전 가공, 절제(ablation) 등에 의해) 노출될 수 있다. 프로브 팁(128)은 DUT의 컴포넌트를 테스트하는 데 적합한 임의의 구성으로 배열될 수 있다. 비제한적인 예에서, DUT가 그 위에 배치된 복수의 감광성 픽셀 셀(light-sensitive pixel cell; LSPC)을 갖는 초점면 어레이(FPA)인 경우, 프로브 팁(128)의 수 및 간격은 프로브 팁(128) 각각이 FPA의 각자의 LSPC와 접촉하도록 복수의 LSPC와 정렬되도록 구성될 수 있다.
제2 복수의 전도성 트레이스(130)는 프로브 팁(128)과 중앙 플랫폼(114)의 상면(124) 상의 제1 복수의 전도성 트레이스(120) 사이의 연결을 용이하게 할 수 있다. 예를 들어, 프로브 팁(128) 사이의 간격이 작을 때(예를 들어, 20미크론 미만), 비아(122)를 형성하는 데 사용되는 일부 제조 공정은 비아(122)를 프로브 팁(128)과 직접 일직선으로 위치되도록 충분히 작게 형성하기에 부적합할 수 있다. 제2 전도성 트레이스(130)는 프로브 팁(128)의 클러스터로부터 외측으로 부채꼴로 펼쳐져(fan) 비아(122)를 위치시키기 위한 더 큰 공간을 제공할 수 있다.
일부 실시예에서, 그러나, 제2 복수의 트레이스(130)가 생략되고, 프로브 팁(128)은 비아(122)를 통해 중앙 플랫폼(114)의 상면(124) 상의 전도성 트레이스(120)에 직접 연결된다. 예를 들어, 비아(122)는 미국 특허 출원 번호 제16/498,960호에 설명된 것과 같은 다수 광자 흡수 기반 3차원 반도체 제조 기법을 통해 형성될 수 있다. 이러한 기법을 사용하여, 비아(122)는 프로브 팁(128)과 같이 서로 가깝게 밀집될 수 있을 정도로 충분히 작은 치수를 갖도록 형성될 수 있다. 이제 도 4를 참조하면, 프로브 플랫폼 지지 요소의 또 다른 예시적인 중앙 플랫폼(400)의 단면도가 도시된다. 중앙 플랫폼(400)은 복수의 프로브 팁(402-408), 대응하는 복수의 비아(410-416), 및 복수의 전도성 트레이스(418-424)를 포함한다. 프로브 팁(402-408)은 중앙 플랫폼(400)의 바닥면(426)으로부터 외측으로 연장된다. 전도성 트레이스(418-424)는 플랫폼(400)의 바닥면(426)에 반대되는 중앙 플랫폼(400)의 상면(428) 상에 형성된다.
비아(410-416)는 플랫폼(400)의 바닥면(426) 상에 추가적인 전도성 트레이스가 형성되지 않고, 프로브 팁(402-408)과 전도성 트레이스(418-424) 사이에서 각각 직접 연장된다. 3차원 반도체 제조 기법을 사용하여, 비아(122)는 또한 프로브 팁(128) 및/또는 중앙 플랫폼(114)의 표면(124, 126)에 대하여 각을 이루도록 형성될 수 있다. 도 4를 다시 참조하면, 비아(412, 414)는 실질적으로 수직이고 선형인 비아인 것으로 도시되어 있다. 다시 말해, 비아(412, 414)는 프로브 팁(404, 406)으로부터 각각 트레이스(420, 422)까지의 직선을 따라 직접 상방으로 연장된다. 대조적으로, 비아(410)는 실질적으로 선형이지만, 플랫폼(400)의 표면(426, 428) 및 비아(410)가 연결되는 프로브 팁(402)에 대해 각을 이루고 있다. 여전히 추가로, 비아(416)는 비선형 만곡된 형상을 갖는다. 각을 이루는 비선형 비아는, 함께 가깝게 밀집된 많은 프로브 팁이 있는 실시예에서 프로브 팁(128)과 상부측 전도성 트레이스(120) 사이의 전도성 경로의 라우팅을 용이하게 하기 위해 이용될 수 있다.
도 2c를 다시 한번 참조하면, 중앙 플랫폼(114)은 복수의 정렬 피처(132)를 포함할 수 있다. 일부 실시예에서, 정렬 피처(132)는 중앙 플랫폼(114)의 바닥 표면(126) 상에 배치된다. 이러한 실시예에서, 중앙 플랫폼(114)을 포함하는 지지 요소(112)는 광의 가시 파장에 대해 실질적으로 투명한 재료로 형성될 수 있다. 제한이 아닌 예시로서, 지지 요소(112)는 실리콘 탄화물, 다이아몬드, 갈륨 질화물, 사파이어, 유리, 또는 다른 투명 재료로 형성될 수 있다. 다양한 실시예에서, 지지 요소(112) 및/또는 중앙 플랫폼(114)은 광의 가시 파장에 대해 50% 이상, 75% 이상 또는 90% 이상의 투과율을 가질 수 있다. 추가의 실시예에서, 지지 요소(112) 및/또는 중앙 플랫폼(114)은 광의 가시 파장에 대해 90% 초과, 95% 이상 또는 99% 이상의 투과율을 가질 수 있다. 중앙 플랫폼(114)의 투명성은 프로브 팁(128)을 바람직하게 테스트되는 DUT의 요소와 정렬하는 것을 용이하게 한다. 정렬 피처(132)는 특히 프로브 팁(128)이 작고 가깝게 밀집되어 있을 때 프로브 팁(128)의 정렬을 추가로 도울 수 있다. 정렬 피처(132)를 중앙 플랫폼(114)의 프로브 팁(128)과 동일한 바닥면(126)에 위치시키는 것은, 프로브 팁(128)이 초점을 맞추는 동시에 이미징 대물렌즈에 의해 정렬 피처(132)가 보다 쉽게 초점을 맞추는 것을 허용한다. 일부 실시예에서, 그러나, 정렬 피처(132)는 중앙 플랫폼(114)의 상면(124) 상에 위치될 수 있다.
정렬 피처(132)는 다양한 수단 중 임의의 수단에 의해 형성될 수 있다. 비제한적인 예에서, 정렬 피처(132)는 금속 또는 잉크와 같은 재료의 선택적 퇴적에 의해 형성될 수 있다. 다른 예에서, 정렬 피처(132)는 정렬 피처가 인식 가능한 패턴을 형성하도록 중앙 플랫폼(114)의 재료의 선택적 제거에 의해 형성될 수 있다. 예를 들어, 정렬 피처(132)는 선택적 레이저 절제, 에칭 등에 의해 형성될 수 있다. 정렬 피처(132)는 점들의 배열로 예시되어 있지만, 정렬 피처(132)는 실질적으로 임의의 패턴에 따라 배열되거나 구성될 수 있다는 것이 이해되어야 한다.
프로브 카드(100)는 지지 요소(112)에 의해 유지되는 프로브 팁(128) 사이의 전기적 연결을 용이하게 하기 위한 다양한 추가적인 피처를 포함할 수 있다. 예를 들어, 이제 도 5를 참조하면, 프로브 카드(100)의 바닥면(104)의 부분 사시도가 도시된다. 전도성 트레이스(120)가 도시되고, 지지 요소(112)의 암(118)을 따라 지지 요소(112)의 환형 부분(116)으로 연장된다. 지지 요소(112)의 환형 부분(116)에서, 전도성 트레이스(120)는 전기 접촉부(134)에서 종단된다. 예시적인 실시예에서, 전기 접촉부(134)는 프로브 카드(100)의 회로 기판(108) 상에 형성되는 전도성 트레이스(136)에 본딩되는 플립칩 범프 본드일 수 있다. 따라서, 전기 접촉부(134)는 지지 요소(112)의 상면(예를 들어, 중앙 부분(114)의 상면(124)과 동일한 지지 요소(112)의 면) 상에 퇴적될 수 있다. 따라서, 지지 요소(112) 상의 전도성 트레이스(120) 각각은 그에 연결된 각자의 전기 접촉부(134)를 가질 수 있다. 트레이스(120) 및 대응하는 접촉부(134)는 설명을 용이하게 하기 위한 목적을 위해 도 5의 저면도(bottom-up view)에 도시된다. 따라서, 지지 요소(112)의 상면 상에 위치되는 트레이스(120) 및 대응하는 접촉부(134)는 지지 요소(112)의 바닥면에서 보이지 않을 수 있다. 그러나, 적어도 일부 실시예에서, 상부측 트레이스(120) 및 접촉부(134)는 광의 가시 파장에 대한 지지 요소(112)의 투명성에 의해 프로브 카드(100)의 바닥면(104)에서 볼 수 있다는 것이 이해되어야 한다.
접촉부(134)는 회로 기판(108) 상에 포함된 트레이스(136)에 전기적으로 연결된다. 도 1a를 다시 한번 참조하면, 트레이스(136)는 차례로 커넥터(138)에 연결될 수 있다. 따라서, 커넥터(138) 각각은 프로브 팁(128) 중 상이한 각자의 프로브 팁에 전기적으로 연결될 수 있다는 것이 이해되어야 한다. 커넥터(138)는 프로브 카드(100)와 DUT의 기능 또는 연결성을 테스트하는 데 이용될 수 있는 다양한 전기 테스트 장비 사이에 연결이 이루어지는 것을 허용하도록 구성된다. 예를 들어, 커넥터(138)는 전압계, 전류계, 옴계, 전류 소스, 전압 소스 등과 같은 전기 디바이스의 입력/출력 단자와 인터페이스하도록 구성된다. 예시적인 실시예에서, 커넥터(138)는 동축 커넥터(예를 들어, BNC 커넥터), 플러그, 핀, 소켓 등과 같은 다양한 커넥터 중 임의의 것이거나 임의의 것을 포함할 수 있다.
다양한 실시예에서, 트레이스(136)는 회로 기판(108)의 상면(102) 상에 위치된다. 이러한 실시예에서, 회로 기판(108)은 회로 기판(108)의 트레이스(136)를 지지 요소의 접촉부(134)에 연결하도록 구성되는 복수의 비아를 더 포함할 수 있다. 그러나, 다른 실시예에서, 트레이스(136)는 회로 기판(108)의 바닥면(104) 상에 위치될 수 있고, 이러한 실시예에서는 추가적인 비아가 필요하지 않을 수 있다는 것이 이해되어야 한다.
이제 도 6을 참조하면, 예시적인 프로브 카드(100)의 단면도가 도시된다. 도 6에 도시된 바와 같이, 프로브 팁(128)은 프로브 카드(100)의 중앙 플랫폼(114)으로부터 하방으로 연장된다. 프로브 팁(128)은 중앙 플랫폼(114)의 바닥면(126) 상에 형성되는 전도성 트레이스(130)에 연결된다. 전도성 트레이스(130)는 중앙 플랫폼(114)의 중앙에 근접하여 위치될 수 있는 프로브 팁(128)으로부터 부채꼴로 펼쳐진다. 따라서, 전도성 트레이스(130)는 비아(122)가 프로브 팁(128)의 단일 프로브 팁에만 전기적으로 연결되도록 충분한 간격을 제공할 수 있다. 그러나, 전술한 바와 같이, 비아(122) 중 어느 것도 하나 이상의 프로브 팁(128)에 접촉하지 않도록 충분히 작게 만들어질 수 있는 실시예에서(예를 들어, 직경이 10미크론 이하, 5미크론 이하, 또는 1미크론 이하의 직경을 가짐), 바닥면 전도성 트레이스(130)는 생략될 수 있고 비아(122)는 그들 각자의 프로브 팁(128) 바로 위에 위치될 수 있다(예를 들어, 도 4에서 도시된 바와 같이).
도 6을 계속 참조하면, 비아(122)는 트레이스(130)의 각자의 트레이스로부터 중앙 플랫폼(114)을 통해 중앙 플랫폼(114)의 상면(124)으로 각각 연장된다. 중앙 플랫폼(114)의 상면(124)에서, 비아(122)는 상부측 전도성 트레이스(120)에 연결된다. 상부측 전도성 트레이스(120)는 접촉부(134)(예를 들어, 범프 본드)에 전기적으로 연결된다. 접촉부(134)는 회로 기판(108)의 바닥면(104) 상에 있는 대응하는 접촉부(602)에 연결될 수 있다. 접촉부(602)는 차례로 회로 기판(108)을 통해 연장되는 비아(604)에 연결되고, 접촉부(602)와 회로 기판(108) 상의 전도성 트레이스(136) 사이에 전기적 연결을 만든다. 전도성 트레이스(136)는 그 자체로 커넥터(138)에 연결된다. 따라서, 프로브 팁(128) 각각은 트레이스(130, 120, 136), 비아(122, 604) 및 접촉부(134, 602)를 통해 커넥터(138) 중 각자의 커넥터에 전기적으로 연결된다. 일부 실시예에서, 프로브 카드는 커넥터(138)를 지지 요소(112) 바로 위에 위치시키고(예를 들어, 접촉부(134) 대신에), 회로 기판(108)을 완전히 생략함으로써 형성될 수 있다.
전술한 바와 같이, 일부 유형의 FPA와 같이, 프로브 카드에 의해 바람직하게 테스트되는 일부 DUT는 매우 추운 환경에서 동작하도록 구성된다. 이러한 디바이스의 기능을 테스트하기 위해, 프로브 카드는 이러한 디바이스가 동작하는 극저온을 견딜 수 있어야 한다. 또한, 프로브 카드는 프로브 카드가 냉각되거나 및/또는 실온으로 돌아가는 것이 허용됨에 따라 열팽창과 수축으로 인한 기계적 스트레스를 견딜 수 있어야 한다.
프로브 카드(100)는 극저온 환경에서의 사용을 위해 구성될 수 있다. 예시적인 실시예에서, 프로브 카드(100)는 복수의 굴곡부를 포함한다. 도 1a를 다시 한 번 참조하면, 회로 기판(108)은 복수의 굴곡부(140)를 포함한다. 굴곡부(140)는 지지 요소(112)에 부착된다. 예를 들어, 굴곡부(140)는 플립 칩 범프 본딩을 통해(예를 들어, 접촉부(134)를 통해) 지지 요소(112)에 부착될 수 있다. 다른 실시예에서, 굴곡부(140)는 파스너(fastener), 접착제, 또는 다른 부착 수단을 통해 지지 요소(112)에 부착될 수 있다. 굴곡부(140)는 회로 기판(108)의 표면(예를 들어, 상부 표면(102))에 수직인 방향으로 지지 요소(112)의 움직임에 저항하는 강성을 제공하도록 구성된다. 굴곡부(140)는 또한, 표면(102)의 평면에 평행한 방향으로 지지 요소(112)의 팽창 및 수축을 허용하도록 구성된다. 프로브 카드가 실온으로부터 매우 낮은 온도로 냉각될 때, 지지 요소(112)와 회로 기판(108)의 상이한 열 팽창 계수는 지지 요소(112)와 회로 기판(108)이 상이한 속도로 수축하게 한다. 마찬가지로, 프로브 카드(100)가 실온으로 가열될 때(예를 들어, 저장을 위해), 지지 요소(112)와 회로 기판(108)은 상이한 속도로 팽창한다. 굴곡부(140)는 지지 요소(112)가 예를 들어 회로 기판(108)의 상부 표면(102)과 평행한 방향으로 회로 기판(108)과 상이한 속도로 팽창/수축하는 것을 허용한다. 도 1a, 1b 및 5에 도시된 바와 같이, 굴곡부(140)는 계단형 프로파일을 가질 수 있다. 그러나, 굴곡부(140)는 사이에서 전기 접촉부를 유지하면서 지지 요소(112)가 측방향으로(즉, 표면(102)의 평면에 평행하게) 확장되는 것을 허용하는, 실질적으로 임의의 설계를 가질 수 있다는 것이 이해되어야 한다. 전도성 트레이스(136)는 굴곡부(140) 상에 배치되고, 이에 의해 굴곡부(140)의 이동이 지지 요소(112) 상에 포함된 전기 요소와 회로 기판(108) 사이의 전기 접촉부(예를 들어, 접촉부(134))의 지점에서의 기계적 스트레스를 완화시킨다.
일부 실시예에서, 추가적인 금속화 층이 지지 요소(112) 또는 회로 기판(108) 상에 형성되어 다양한 다른 금속화 층(예를 들어, 트레이스(120, 130, 136)) 중 임의의 것에 기계적 스트레인을 오프셋하는 것을 제공할 수 있다. 예를 들어, 도 6을 다시 한번 참조하면, 금속화 층(606)은 지지 요소(112)의 암(118) 중 하나를 따라 지지 요소(112)의 밑면(608) 상에 형성된다. 금속화 층(606)은 전도성 트레이스(120)와 지지 요소(112) 사이의 상이한 열 팽창 계수로 인해 지지 요소(112)의 열 팽창에 의해 야기되는 지지 요소(112)의 암(118) 중 하나에 기계적 응력을 완화시킬 수 있다. 유사하게, 전도성 트레이스(136)에 대한 회로 기판(108)의 열 팽창의 기계적 응력을 상쇄하기 위해, 금속화 층(610)이 굴곡부(140) 중의 굴곡부의 밑면(612) 상에 형성될 수 있다. 금속화 층(606, 610)은 지지 요소(112) 또는 회로 기판(108) 상에 포함된 전기 컴포넌트 중 임의의 것에 연결되지 않을 수 있다.
도 1a 및 1b를 다시 한번 참조하면, 회로 기판(108)은 장착 홀(142)을 포함할 수 있다. 장착 홀(142)은 프로브 카드(100)를 DUT의 테스트를 위해 프로브 카드(100)를 위치하는 데 사용될 수 있는 스테이지(도시되지 않음)에 프로브 카드(100)를 장착하는 데 사용될 수 있다.
이제 도 7을 참조하면, 또 다른 예시적인 지지 요소(700)가 도시되며, 여기서 지지 요소(700)는 복수의 굴곡부(702-706)를 포함한다. 굴곡부(702-706)는 그 위에 형성된 복수의 프로브 팁(도시되지 않음)을 가질 수 있는 중앙 플랫폼(708) 주위에 배치되고 이에 연결된다. 굴곡부(702-706)는 중앙 플랫폼(708)에 수직 방향의(즉, 페이지 안으로 또는 밖으로) 컴플라이언스와 반경 방향의(즉, 지지 요소(700)의 평면에서) 강성을 제공하도록 구성되는 스위치백 프로파일을 가질 수 있다. 예를 들어, 굴곡부(702)는 제1 단부(712) 및 제2 단부(714)를 갖는 스위치백 암(710)을 포함한다. 제1 단부(712)는 중앙 플랫폼(708)에 연결되고, 제2 단부(714)는 지지 요소(700)의 외측 부분(716)에 연결된다. 스위치백 암(710)은 지지 요소(700)를 통해(예를 들어, 페이지 안으로) 연장되는 제1 보이드(718) 및 제2 보이드(720)로 둘러싸인다. 스위치백 암(710)의 제1 보이드(718)는 굴곡부(706)의 스위치백 암(722)을 부분적으로 정의하는 반면, 스위치백 암(710)의 제2 보이드(720)는 굴곡부(704)의 스위치백 암(724)을 부분적으로 정의한다.
지지 요소(112) 및/또는 지지 요소(700)는 모놀리식 요소로 형성될 수 있다. 예를 들어, 지지 요소(112, 700)는 반도체 재료의 웨이퍼로부터 재료를 선택적으로 제거함으로써 형성될 수 있다. 예시적인 실시예에서, 암(118)의 위치에 의해 정의되는 지지 요소(112) 내의 개구부(144)는 원형 평면 요소(예를 들어, 실리콘 탄화물의 웨이퍼)로부터 재료를 에칭 또는 다이아몬드 그라인딩하여 형성될 수 있다. 다른 실시예에서, 개구부(144)는 방전 가공(electrical discharge machining; EDM)에 의해 형성될 수 있다. 이러한 실시예에서, 홀은 드릴 또는 플런지 EDM에 의해 원형 평면 요소에 형성될 수 있다. 후속하여, 전도성 와이어가 형성된 홀을 통해 꿰어질(thread) 수 있다. 전도성 와이어는 와이어 EDM에 의해 개구부(144)를 형성하는 데 사용될 수 있다.
이제 도 8a 및 도 8b를 참조하면, 지지 요소 내에 프로브 팁을 형성하기 위한 복수의 공정 단계가 예시된다. 도 8a 및 도 8b에 복수의 공정 단계가 도시되어 있지만, 예시된 단계 사이의 중간 공정 단계가 수행될 수 있다는 것이 이해되어야 한다. 여전하 추가로, 본 명세서에 설명된 공정을 구현하기 위해 예시된 모든 단계가 수행될 필요는 없을 수 있다. 이제 도 8a를 참조하면, 802에서 실리콘 웨이퍼(803)가 획득된다. 804에서, 복수의 피라미드형 또는 원뿔형 피트(pit)(805)가 에칭에 의해 실리콘 웨이퍼 내에 형성된다. 예시적인 실시예에서, 피트는 수산화칼륨(KOH) 에칭에 의해 형성될 수 있다. 다른 실시예에서, 피트는 다수 광자 흡수 기반 에칭 공정에 의해 형성될 수 있다. 806에서, 금속 층(807)이 에칭된 웨이퍼(803) 상에 퇴적된다. 금속 층(807)은 금속이 피트(805)를 채우도록 퇴적된다. 금속 층(807)은 프로브 카드를 위한 프로브 팁을 형성하는 데 바람직하게 사용되는 재료로 형성될 수 있다. 예시적인 실시예에서, 금속 층은 텅스텐으로 구성된다. 808에서, 금속 층(807)에, 과잉 금속을 제거하기 위해 화학적-기계적 연마(CMP) 공정이 사용되며, 피트(805) 내에 몰딩된 금속 프로브 팁(809)이 남겨진다. 810에서, 또 다른 금속 층(811)이 웨이퍼(803) 및 프로브 팁(809) 상에 퇴적된다. 예시적인 실시예에서, 금속 층(811)은 알루미늄으로 구성된다. 812에서, 프로브 팁(809) 위에 위치되지 않은 금속 층(811)의 과잉 부분이 제거되며, 프로브 팁(809) 각각 상에 금속 층(813)이 남겨진다.
이제 도 8b를 참조하면, 814에서 웨이퍼(815)가 획득된다. 웨이퍼(815)는 프로브 카드의 지지 요소를 형성하는 데 바람직하게 사용되는 실질적으로 임의의 재료로부터 형성될 수 있다. 예시적인 실시예에서, 웨이퍼(815)는 실리콘 탄화물을 포함한다. 816에서, 비아 홀(817)이 웨이퍼(815)를 통해 에칭된다. 818에서, 비아 홀(817)은 전도성 금속으로 채워져 비아(819)를 형성한다. 예를 들어, 비아 홀(817)은 비아(819)를 형성하기 위해 구리로 전기 도금될 수 있다. 820에서, 금속 층(821)이 웨이퍼(815)에 도포된다. 822에서, 금속 층(821)이 에칭되어 비아(819)와 전기적으로 접촉하는 접촉부(823)를 남긴다. 824에서, 또 다른 금속 층(825)이 웨이퍼(815)의 바닥면 상에 퇴적된다. 826에서, 금속 층(825)이 에칭되어 프로브 팁(809)을 비아(819)에 연결할 트레이스(827)를 형성한다. 828에서, 실리콘 웨이퍼(803)와 그 안에 형성된 프로브 팁(109)은 제2 웨이퍼(815) 상에 형성된 트레이스(827)에 정렬되고, 웨이퍼는 금속 열 압축 본딩 공정에 의해 함께 본딩된다. 830에서, 실리콘 웨이퍼(803)의 나머지가 에칭되고, 프로브 팁(809)이 제2 웨이퍼(815)로부터 하방으로 연장된 상태로 남겨진다.
다른 실시예에서, 프로브 팁은 지지 요소에 직접 형성될 수 있다. 이제 도 9를 참조하면, 예시적인 웨이퍼(900)가 도시된다. 웨이퍼(900)는 프로브 카드를 위한 지지 요소를 형성하는 데 바람직하게 사용되는 재료(예를 들어, 실리콘 탄화물)로 구성될 수 있다. 복수의 보이드(902-908)는 웨이퍼(900) 내에 형성될 수 있고 전도성 재료로 채워질 수 있다. 예시적인 실시예에서, 보이드(902-908) 각각의 바닥 부분은 복수의 프로브 팁(910-916)을 형성하기 위해 제1 전도성 재료(예를 들어, 텅스텐)로 채워질 수 있다. 보이드(902-908) 각각의 나머지는 비아(918-924)를 형성하기 위해 제2 전도성 재료(예를 들어, 구리)로 채워질 수 있다. 웨이퍼(900)의 바닥 부분은 에칭되어 프로브 팁(910-916)을 드러낼 수 있다. 종래의 반도체 에칭 기법은 프로브 팁의 원하는 피치를 산출하기에 충분히 미세한 피치(즉, 보이드들 사이의 거리)를 갖는 보이드(902-908)를 형성하는 데 부적합할 수 있다. 따라서, 보이드(902-908)는 반도체에서 고 종횡비 보이드 형성에 적합한 다수 광자 흡수 기반 에칭 공정에 의해 형성될 수 있다. 도 9와 관련하여 설명된 방식으로 프로브 팁을 형성하는 것은 비아가 지지 요소 내의 프로브 팁 바로 위에 형성되는 실시예에 적합할 수 있다.
도 10은 프로브 카드를 형성하는 것과 관련된 예시적인 방법론을 예시한다. 방법론이 순서대로 수행되는 일련의 행위로 도시되고 설명되지만, 방법론이 시퀀스의 순서에 의해 제한되지 않는다는 것이 이해되고 인식되어야 한다. 예를 들어, 일부 행위는 본 명세서에 설명된 것과 다른 순서로 발생할 수 있다. 아울러, 한 행위가 또 다른 행위와 동시에 발생할 수도 있다. 또한, 일부 사례에서, 본 명세서에 설명된 방법론을 구현하기 위해 모든 행위가 필요하지 않을 수도 있다.
이제 도 10을 참조하면, 프로브 카드의 형성을 용이하게 하는 방법론(1000)이 예시된다. 방법론(1000)은 1002에서 시작되고, 1004에서 지지 요소가 형성된다. 지지 요소는 지지 요소가 제1 면과 제1 면에 반대되는 제2 면을 갖도록 형성될 수 있다. 1006에서 복수의 프로브 팁이 지지 요소 상에 형성된다. 프로브 팁은 그들이 지지 요소의 제1 면으로부터 외측으로 연장되도록 형성될 수 있다. 예시적인 실시예에서, 프로브 팁은 프로브 카드에 의해 바람직하게 테스트되는 디바이스 상의 컴포넌트의 배열과 일치하는 배열로 형성된다. 1008에서, 복수의 비아가 형성되어, 비아가 지지 요소를 통해 제1 면으로부터 제2 면으로 연장되도록 한다. 비아 각각은 복수의 프로브 팁 중 각자의 프로브 팁에 연결된다. 1010에서, 복수의 전도성 트레이스가 형성된다. 전도성 트레이스는 지지 요소의 제2 면에 형성될 수 있다. 전도성 트레이스 각각은 복수의 비아 중 각자의 비아에 연결될 수 있고, 이에 의해 전도성 트레이스 각각은 복수의 프로브 팁 중 단일한 각자의 프로브 팁에 전기적으로 연결된다. 방법론(1000)은 1012에서 완료된다.
위에서 설명된 것은 하나 이상의 실시예의 예를 포함한다. 물론, 전술한 양태를 설명하는 목적을 위해 위의 디바이스 또는 방법론의 모든 구상 가능한 수정 및 변경을 설명하는 것은 불가능하지만, 통상의 기술자는 다양한 양태의 많은 추가의 수정 및 순열이 가능하다는 것을 인식할 수 있다. 따라서, 설명된 양태는 첨부된 청구항의 정신 및 범위 내에 속하는 그러한 모든 변경, 수정 및 변형을 포괄하도록 의도된다. 또한, 상세한 설명 또는 청구항 중 하나에 "포함한다(include)"라는 용어가 사용되는 범위까지, 이러한 용어는, "포함하는(comprising)"이라는 용어가 청구항에서 전환어로 이용될 때 “포함하는(comprising)”이 해석되는 것과 유사한 방식으로 포괄적인 것으로 의도된다.
Claims (20)
- 프로브 카드에 있어서,
프로브 플랫폼을 포함하고, 상기 프로브 플랫폼은,
제1 면(side) 및 상기 제1 면에 반대되는 제2 면을 갖는 지지 요소;
상기 지지 요소의 상기 제1 면으로부터 외측으로 연장되는 복수의 프로브 팁 - 상기 프로브 팁은 테스트 중인 디바이스(device-under-test; DUT)의 컴포넌트와 접촉하도록 구성됨 - ;
상기 지지 요소를 통해 상기 제1 면으로부터 상기 제2 면으로 연장되는 복수의 비아 - 상기 비아 각각은 상기 복수의 프로브 팁 중 각자의 프로브 팁에 연결됨 - ; 및
복수의 전도성 트레이스 - 상기 복수의 전도성 트레이스 각각은 상기 복수의 비아 중 각자의 비아에 연결되며, 전기 신호는 상기 전도성 트레이스에 의해 상기 프로브 팁에 제공될 수 있거나 상기 프로브 팁으로부터 수신될 수 있음 -
를 포함하는, 프로브 카드. - 제1항에 있어서, 상기 복수의 프로브 팁은 제1 프로브 팁 및 제2 프로브 팁을 포함하고, 상기 제1 프로브 팁 및 상기 제2 프로브 팁은 상기 지지 요소 상에서 20미크론 미만으로 서로 이격되는 것인, 프로브 카드.
- 제1항에 있어서, 상기 지지 요소는 실리콘 탄화물, 다이아몬드, 갈륨 질화물, 사파이어, 또는 유리, 중 적어도 하나로 형성되는 것인, 프로브 카드.
- 제3항에 있어서, 상기 지지 요소는 실리콘 탄화물로 형성되는 것인, 프로브 카드.
- 제1항에 있어서, 상기 지지 요소는 가시광에 대해 실질적으로 투명한 재료로 형성되는 것인, 프로브 카드.
- 제5항에 있어서, 상기 지지 요소 상에는 복수의 정렬 피처가 형성되어 있는 것인, 프로브 카드.
- 제6항에 있어서, 상기 정렬 피처는 상기 지지 요소의 제1 면 상에 형성되고 상기 지지 요소의 제2 면으로부터 상기 지지 요소를 통해 보이는 것인, 프로브 카드.
- 제1항에 있어서, 상기 복수의 전도성 트레이스는 상기 지지 요소의 제2 면 상에 형성되고, 상기 프로브 플랫폼은, 상기 지지 요소의 제1 면 상에 배치된 제2 복수의 트레이스를 더 포함하며, 상기 프로브 팁은 상기 제2 복수의 트레이스에 의해 상기 비아에 연결되는 것인, 프로브 카드.
- 제1항에 있어서, 상기 비아는, 상기 비아 각각이 상기 복수의 프로브 팁 중 각자의 프로브 팁의 축과 정렬되도록 상기 지지 요소를 통해 수직으로 연장되는 것인, 프로브 카드.
- 제1항에 있어서, 상기 비아 각각은 상기 복수의 프로브 팁 중 각자의 프로브 팁의 축에 대해 비스듬히(at an angle) 상기 지지 요소를 통해 연장되는 것인, 프로브 카드.
- 제1항에 있어서, 상기 복수의 비아 중 제1 비아는 비선형 형상을 갖는 것인, 프로브 카드.
- 제1항에 있어서, 회로 기판을 더 포함하고, 상기 프로브 플랫폼은 상기 회로 기판에 부착되며, 상기 회로 기판은 복수의 접촉부를 포함하고, 상기 접촉부 각각은 상기 복수의 트레이스 중 각자의 트레이스에 전기적으로 연결되는 것인, 프로브 카드.
- 제12항에 있어서, 상기 회로 기판 내에는 복수의 굴곡부가 형성되어 있고, 상기 굴곡부는 상기 회로 기판의 평면에 평행한 상기 프로브 플랫폼의 움직임을 용이하게 하도록 구성되고, 상기 굴곡부는 상기 회로 기판의 평면에 수직인 상기 프로브 플랫폼의 움직임을 억제하도록 추가로 구성되는 것인, 프로브 카드.
- 제12항에 있어서, 상기 지지 요소는,
중앙 플랫폼; 및
복수의 암(arm)을 포함하고, 상기 암은 상기 중앙 플랫폼으로부터 외측으로 연장되고, 상기 복수의 트레이스 각각은 상기 암 중 각자의 암을 따라 연장되는 것인, 프로브 카드. - 제14항에 있어서, 상기 지지 요소는 상기 중앙 플랫폼 주위에 배치된 환형 부분을 더 포함하고, 상기 암은 상기 중앙 플랫폼과 상기 환형 부분 사이에서 연장되는 것인, 프로브 카드.
- 제15항에 있어서, 상기 지지 요소는 모놀리식 요소인 것인, 프로브 카드.
- 방법에 있어서,
제1 면 및 상기 제1 면에 반대되는 제2 면을 갖는 지지 요소를 형성하는 단계;
상기 지지 요소의 상기 제1 면으로부터 외측으로 연장되는 복수의 프로브 팁 - 상기 프로브 팁은 테스트 중인 디바이스(device-under-test; DUT)의 컴포넌트와 접촉하도록 구성됨 - 을 형성하는 단계;
상기 지지 요소를 통해 상기 제1 면으로부터 상기 제2 면으로 연장되는 복수의 비아 - 상기 비아 각각은 상기 복수의 프로브 팁 중 각자의 프로브 팁에 연결됨 - 를 형성하는 단계; 및
복수의 전도성 트레이스 - 상기 복수의 전도성 트레이스 각각은 상기 복수의 비아 중 각자의 비아에 연결되며, 전기 신호는 상기 전도성 트레이스에 의해 상기 프로브 팁에 제공될 수 있거나 상기 프로브 팁으로부터 수신될 수 있음 - 를 형성하는 단계
를 포함하는, 방법. - 제17항에 있어서, 다수 광자 흡수 기반 반도체 제조 기법을 사용하여 상기 지지 요소 내에 복수의 보이드를 형성하는 단계를 더 포함하며, 상기 복수의 비아를 형성하는 단계는 상기 복수의 보이드 각각의 제1 부분을 전도성 재료로 채우는 단계를 포함하는 것인, 방법.
- 제18항에 있어서, 상기 복수의 프로브 팁을 형성하는 단계는 상기 복수의 보이드 각각의 제2 부분을 전도성 재료로 채우는 단계를 포함하는 것인, 방법.
- 시스템에 있어서,
프로브 플랫폼을 포함하고, 상기 프로브 플랫폼은,
제1 면 및 상기 제1 면에 반대되는 제2 면을 갖는 지지 요소;
상기 지지 요소의 상기 제1 면으로부터 외측으로 연장되는 복수의 프로브 팁 - 상기 프로브 팁은 테스트 중인 디바이스(device-under-test; DUT)의 컴포넌트와 접촉하도록 구성됨 - ;
상기 지지 요소를 통해 상기 제1 면으로부터 상기 제2 면으로 연장되는 복수의 비아 - 상기 비아 각각은 상기 복수의 프로브 팁 중 각자의 프로브 팁에 연결됨 - ;
복수의 전도성 트레이스 - 상기 복수의 전도성 트레이스 각각은 상기 복수의 비아 중 각자의 비아에 연결되며, 전기 신호는 상기 전도성 트레이스에 의해 상기 프로브 팁에 제공될 수 있거나 상기 프로브 팁으로부터 수신될 수 있음 - ; 및
회로 기판 - 상기 프로브 플랫폼은 상기 회로 기판에 부착되며, 상기 회로 기판은 복수의 접촉부를 포함하고, 상기 접촉부 각각은 상기 복수의 트레이스 중 각자의 트레이스에 전기적으로 연결됨 -
을 포함하는, 시스템.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202163165105P | 2021-03-23 | 2021-03-23 | |
| US63/165,105 | 2021-03-23 | ||
| PCT/US2022/021538 WO2022204277A1 (en) | 2021-03-23 | 2022-03-23 | Cryogenic probe card |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230165258A true KR20230165258A (ko) | 2023-12-05 |
Family
ID=83397856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020237035291A KR20230165258A (ko) | 2021-03-23 | 2022-03-23 | 극저온 프로브 카드 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20240118315A1 (ko) |
| EP (1) | EP4314847A1 (ko) |
| JP (1) | JP2024516083A (ko) |
| KR (1) | KR20230165258A (ko) |
| WO (1) | WO2022204277A1 (ko) |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7952373B2 (en) * | 2000-05-23 | 2011-05-31 | Verigy (Singapore) Pte. Ltd. | Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies |
| US6911814B2 (en) * | 2003-07-01 | 2005-06-28 | Formfactor, Inc. | Apparatus and method for electromechanical testing and validation of probe cards |
| US7332921B2 (en) * | 2004-03-26 | 2008-02-19 | Cypress Semiconductor Corporation | Probe card and method for constructing same |
| US7385411B2 (en) * | 2004-08-31 | 2008-06-10 | Formfactor, Inc. | Method of designing a probe card apparatus with desired compliance characteristics |
| US7818698B2 (en) * | 2007-06-29 | 2010-10-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Accurate parasitic capacitance extraction for ultra large scale integrated circuits |
| US8400173B2 (en) * | 2009-06-26 | 2013-03-19 | Formfactor, Inc. | Method and apparatus for thermally conditioning probe cards |
| US8736294B2 (en) * | 2010-12-14 | 2014-05-27 | Formfactor, Inc. | Probe card stiffener with decoupling |
| US10006938B2 (en) * | 2012-01-04 | 2018-06-26 | Formfactor, Inc. | Probes with programmable motion |
| JP6033130B2 (ja) * | 2013-03-13 | 2016-11-30 | 新光電気工業株式会社 | プローブガイド板及びその製造方法 |
| TWI564571B (zh) * | 2014-11-14 | 2017-01-01 | Mpi Corp | Cantilever high frequency probe card |
| DE102018108283A1 (de) * | 2018-04-09 | 2019-10-10 | Carl Zeiss Smt Gmbh | Elektro-optische Leiterplatte zur Kontaktierung von photonischen integrierten Schaltungen |
-
2022
- 2022-03-23 JP JP2023558405A patent/JP2024516083A/ja active Pending
- 2022-03-23 US US18/552,400 patent/US20240118315A1/en active Pending
- 2022-03-23 EP EP22776565.8A patent/EP4314847A1/en active Pending
- 2022-03-23 WO PCT/US2022/021538 patent/WO2022204277A1/en active Application Filing
- 2022-03-23 KR KR1020237035291A patent/KR20230165258A/ko unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022204277A1 (en) | 2022-09-29 |
| EP4314847A1 (en) | 2024-02-07 |
| US20240118315A1 (en) | 2024-04-11 |
| JP2024516083A (ja) | 2024-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100514751C (zh) | 采用匹配装置的器件探测 | |
| KR101293348B1 (ko) | 한번에 다수 방식으로 와이어 본드 프로브 카드를 구축하는 방법 | |
| US6483328B1 (en) | Probe card for probing wafers with raised contact elements | |
| US6144212A (en) | Vertical needle type probe card, method of manufacturing thereof, method of replacing defective probe needle and test method of wafer using the probe card | |
| US5189505A (en) | Flexible attachment flip-chip assembly | |
| KR100580008B1 (ko) | 콘택터, 콘택터의 제조 방법 및 콘택터를 사용한 프로브 카드 | |
| US5786701A (en) | Bare die testing | |
| US6798224B1 (en) | Method for testing semiconductor wafers | |
| US7285967B2 (en) | Probe card having deeply recessed trench and method for manufacturing the same | |
| US20040246010A1 (en) | Probe tip in single-sided compliant probe apparatus | |
| JPWO2007029422A1 (ja) | 半導体装置の検査装置及び電源供給ユニット | |
| JP2001091539A (ja) | マイクロファブリケーションで形成するコンタクトストラクチャ | |
| KR20070093450A (ko) | Ｉｃ 패키지용 고밀도 상호접속 시스템 및 상호접속 조립체 | |
| US7975380B2 (en) | Method of fabricating a probe card | |
| KR20040048253A (ko) | 외팔보 형태의 프로브 카드 및 그 제조 방법 | |
| KR100340754B1 (ko) | 커넥터 장치 | |
| US20090278561A1 (en) | Probe card having redistributed wiring probe needle structure and probe card module using the same | |
| KR20230165258A (ko) | 극저온 프로브 카드 | |
| US7474113B2 (en) | Flexible head probe for sort interface units | |
| JP2002139540A (ja) | プローブ構造体とその製造方法 | |
| WO2004099793A2 (en) | Device probing using a matching device | |
| EP0529503A1 (en) | Flexible attachment flip-chip assembly | |
| KR20020039206A (ko) | 유연성 프로브 장치 | |
| KR100214162B1 (ko) | 마이크로 팁 상부에 수직형 프로브를 가지는 웨이퍼프로브카드 및 그 제조방법 | |
| US6335226B1 (en) | Digital signal processor/known good die packaging using rerouted existing package for test and burn-in carriers |