JP3350638B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JP3350638B2 JP3350638B2 JP17000197A JP17000197A JP3350638B2 JP 3350638 B2 JP3350638 B2 JP 3350638B2 JP 17000197 A JP17000197 A JP 17000197A JP 17000197 A JP17000197 A JP 17000197A JP 3350638 B2 JP3350638 B2 JP 3350638B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- silicon
- contact
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＤＲＡＭ（Dynami
c Random Access Memory）に代表される半導体素子とそ
の製造方法に関する。
c Random Access Memory）に代表される半導体素子とそ
の製造方法に関する。
【０００２】
【従来の技術】近年、半導体素子ではその小型化・高集
積化が一層図られており、これに伴って配線など個々の
素子要素の微細化が益々進んでいる。ところが、このよ
うな傾向から、例えばコンタクトホールを形成する場合
では、微細化によってこのコンタクトホールと下層の電
極（導電部）との間の位置合わせ余裕が十分にとれなく
なってきている。そのため、通常はセルフアライメント
でコンタクトホールを形成したり、コンタクトホールを
大きく開口させて形成した後、このコンタクトホール内
に絶縁膜でサイドウォールを形成し、コンタクトホール
を実質的に縮小して位置合わせ余裕をとるなどの方法が
採用されるようになっている。
積化が一層図られており、これに伴って配線など個々の
素子要素の微細化が益々進んでいる。ところが、このよ
うな傾向から、例えばコンタクトホールを形成する場合
では、微細化によってこのコンタクトホールと下層の電
極（導電部）との間の位置合わせ余裕が十分にとれなく
なってきている。そのため、通常はセルフアライメント
でコンタクトホールを形成したり、コンタクトホールを
大きく開口させて形成した後、このコンタクトホール内
に絶縁膜でサイドウォールを形成し、コンタクトホール
を実質的に縮小して位置合わせ余裕をとるなどの方法が
採用されるようになっている。
【０００３】また、半導体素子としてＤＲＡＭの場合で
は、微細化によるセル面積の縮小化に伴い、図３（ｇ）
に示すように、キャパシタ電極を上方に立てることによ
って表面積をかせぐ、いわゆるシリンダー型電極構造が
採用されるようになってきている。このシリンダー型電
極構造を形成するには、図３（ａ）に示すように層間絶
縁膜１内にコンタクトホール２を開口形成した後、ポリ
シリコン３を堆積してコンタクトホール２内をポリシリ
コン３で埋め込む。なお、８はゲート電極であり、９は
シリコン酸化膜である。続いて、このポリシリコン３を
エッチバックして図３（ｂ）に示すようにコンタクトホ
ール２内に埋め込んだポリシリコン３ａのみを残す。次
いで、全面にシリコン酸化膜を堆積形成し、さらにこれ
をパターニングして図３（ｃ）に示すようにシリンダー
を形成するための凹部４を形成する。
は、微細化によるセル面積の縮小化に伴い、図３（ｇ）
に示すように、キャパシタ電極を上方に立てることによ
って表面積をかせぐ、いわゆるシリンダー型電極構造が
採用されるようになってきている。このシリンダー型電
極構造を形成するには、図３（ａ）に示すように層間絶
縁膜１内にコンタクトホール２を開口形成した後、ポリ
シリコン３を堆積してコンタクトホール２内をポリシリ
コン３で埋め込む。なお、８はゲート電極であり、９は
シリコン酸化膜である。続いて、このポリシリコン３を
エッチバックして図３（ｂ）に示すようにコンタクトホ
ール２内に埋め込んだポリシリコン３ａのみを残す。次
いで、全面にシリコン酸化膜を堆積形成し、さらにこれ
をパターニングして図３（ｃ）に示すようにシリンダー
を形成するための凹部４を形成する。
【０００４】次いで、図３（ｄ）に示すように再度ポリ
シリコン５を全面に堆積し、続いてシリコン酸化膜を堆
積形成する。そして、このシリコン酸化膜をエッチバッ
クして図３（ｅ）に示すように前記凹部４内にのみシリ
コン酸化膜６を残す。次いで、ポリシリコン５をエッチ
バックして除去し、図３（ｆ）に示すように有底筒状の
ポリシリコン５ａを形成する。その後、凹部４内に残し
たシリコン酸化膜６および凹部４を形成したシリコン酸
化膜をエッチング除去し、図３（ｇ）に示したシリンダ
ー型電極構造、すなわちシリンダー型キャパシタの下部
電極構造を得る。
シリコン５を全面に堆積し、続いてシリコン酸化膜を堆
積形成する。そして、このシリコン酸化膜をエッチバッ
クして図３（ｅ）に示すように前記凹部４内にのみシリ
コン酸化膜６を残す。次いで、ポリシリコン５をエッチ
バックして除去し、図３（ｆ）に示すように有底筒状の
ポリシリコン５ａを形成する。その後、凹部４内に残し
たシリコン酸化膜６および凹部４を形成したシリコン酸
化膜をエッチング除去し、図３（ｇ）に示したシリンダ
ー型電極構造、すなわちシリンダー型キャパシタの下部
電極構造を得る。
【０００５】
【発明が解決しようとする課題】ところで、前記のシリ
ンダー型電極構造では、コンタクトホール２を実質的に
縮小するべくサイドウォール７を形成しているが、この
サイドウォール７としては、微小コンタクトでも被覆性
の良いシリコン窒化膜（ＳｉＮ）が一般に用いられる。
しかしながら、サイドウォール７にシリコン窒化膜を用
いた場合、図３（ｈ）に示すようにコンタクトずれが起
きると、サイドウォール７がゲート電極８やフィールド
エッヂ（図示略）に直接接触してしまい、シリコン窒化
膜のストレスおよびその膜中の水素、さらには界面準位
等によってトランジスタ特性が変動したり、接合リーク
電流が増大するなどの不都合を生じてしまう。
ンダー型電極構造では、コンタクトホール２を実質的に
縮小するべくサイドウォール７を形成しているが、この
サイドウォール７としては、微小コンタクトでも被覆性
の良いシリコン窒化膜（ＳｉＮ）が一般に用いられる。
しかしながら、サイドウォール７にシリコン窒化膜を用
いた場合、図３（ｈ）に示すようにコンタクトずれが起
きると、サイドウォール７がゲート電極８やフィールド
エッヂ（図示略）に直接接触してしまい、シリコン窒化
膜のストレスおよびその膜中の水素、さらには界面準位
等によってトランジスタ特性が変動したり、接合リーク
電流が増大するなどの不都合を生じてしまう。
【０００６】また、前記のシリンダー型電極構造を有す
るＤＲＡＭでは、コンタクトホール２に埋め込まれたポ
リシリコン３ａとシリンダー部のポリシリコン５ａとが
別々に形成され、したがってミクロ的に見てこれらが不
連続に形成されているため、シリンダー型電極構造にお
いてシリンダー型キャパシタの下部電極となるポリシリ
コン５ａが、例えば洗浄やスピンドライ乾燥などの工程
の際に、コンタクトホール２内に埋め込まれたポリシリ
コン３ａよりなるコンタクトから剥がれてしまう恐れが
ある。さらに、このようなシリンダー型電極構造の製造
方法にあっては、ポリシリコンの堆積を２回行うなどそ
の製造工程が複雑であるといった改善すべき課題があ
る。
るＤＲＡＭでは、コンタクトホール２に埋め込まれたポ
リシリコン３ａとシリンダー部のポリシリコン５ａとが
別々に形成され、したがってミクロ的に見てこれらが不
連続に形成されているため、シリンダー型電極構造にお
いてシリンダー型キャパシタの下部電極となるポリシリ
コン５ａが、例えば洗浄やスピンドライ乾燥などの工程
の際に、コンタクトホール２内に埋め込まれたポリシリ
コン３ａよりなるコンタクトから剥がれてしまう恐れが
ある。さらに、このようなシリンダー型電極構造の製造
方法にあっては、ポリシリコンの堆積を２回行うなどそ
の製造工程が複雑であるといった改善すべき課題があ
る。
【０００７】本発明は前記事情に鑑みてなされたもの
で、その目的とするところは、コンタクトホールに用い
たシリコン窒化膜からなるサイドウォールが、位置合わ
せずれによってゲート電極等に接触することによる不都
合を解消して微細化をより推し進めることのできる半導
体素子とその製造方法、およびシリンダー型キャパシタ
の下部電極とコンタクトホール内のコンタクトとが剥が
れてしまうなどといった不都合を解消し、かつその製造
工程を簡略化することのできる半導体素子とその製造方
法を提供することにある。
で、その目的とするところは、コンタクトホールに用い
たシリコン窒化膜からなるサイドウォールが、位置合わ
せずれによってゲート電極等に接触することによる不都
合を解消して微細化をより推し進めることのできる半導
体素子とその製造方法、およびシリンダー型キャパシタ
の下部電極とコンタクトホール内のコンタクトとが剥が
れてしまうなどといった不都合を解消し、かつその製造
工程を簡略化することのできる半導体素子とその製造方
法を提供することにある。
【０００８】
【課題を解決するための手段】本発明の半導体素子で
は、層間絶縁膜中にコンタクトホールが形成され、該コ
ンタクトホール内の壁面部にサイドウォールが形成され
てなり、前記サイドウォールが、その底部がシリコン酸
化膜あるいはシリコン酸化窒化膜からなり、該シリコン
酸化膜あるいはシリコン酸化窒化膜の上部がシリコン窒
化膜からなることを前記課題の解決手段とした。
は、層間絶縁膜中にコンタクトホールが形成され、該コ
ンタクトホール内の壁面部にサイドウォールが形成され
てなり、前記サイドウォールが、その底部がシリコン酸
化膜あるいはシリコン酸化窒化膜からなり、該シリコン
酸化膜あるいはシリコン酸化窒化膜の上部がシリコン窒
化膜からなることを前記課題の解決手段とした。
【０００９】この半導体素子によれば、サイドウォール
の底部をシリコン酸化膜あるいはシリコン酸化窒化膜と
したことから、コンタクトずれが起き、サイドウォール
がゲート電極などに直接接触してしまっても、サイドウ
ォールの底部がシリコン酸化膜あるいはシリコン酸化窒
化膜からなっており、したがってゲート電極などに接触
する部分がシリコン酸化膜あるいはシリコン酸化窒化膜
となることから、該シリコン酸化膜あるいはシリコン酸
化窒化膜の上部にあるシリコン窒化膜が直接ゲート電極
などに接触しなくなる。
の底部をシリコン酸化膜あるいはシリコン酸化窒化膜と
したことから、コンタクトずれが起き、サイドウォール
がゲート電極などに直接接触してしまっても、サイドウ
ォールの底部がシリコン酸化膜あるいはシリコン酸化窒
化膜からなっており、したがってゲート電極などに接触
する部分がシリコン酸化膜あるいはシリコン酸化窒化膜
となることから、該シリコン酸化膜あるいはシリコン酸
化窒化膜の上部にあるシリコン窒化膜が直接ゲート電極
などに接触しなくなる。
【００１０】本発明の半導体素子の製造方法では、シリ
コン基体上の層間絶縁膜に、前記シリコン基体に通じる
コンタクトホールを形成し、次に、該コンタクトホール
内に臨む前記シリコン基体表面部にシリコン酸化膜ある
いはシリコン酸化窒化膜を形成し、次いで、前記シリコ
ン基体上の全面にシリコン窒化膜を形成し、その後、前
記シリコン窒化膜に異方性エッチングを施すとともに、
前記コンタクトホール内のシリコン基体表面のシリコン
酸化膜あるいはシリコン酸化窒化膜に異方性エッチング
を施し、前記コンタクトホール内にシリコン窒化膜とシ
リコン酸化膜あるいはシリコン酸化窒化膜とからなるサ
イドウォールを形成することを前記課題の解決手段とし
た。
コン基体上の層間絶縁膜に、前記シリコン基体に通じる
コンタクトホールを形成し、次に、該コンタクトホール
内に臨む前記シリコン基体表面部にシリコン酸化膜ある
いはシリコン酸化窒化膜を形成し、次いで、前記シリコ
ン基体上の全面にシリコン窒化膜を形成し、その後、前
記シリコン窒化膜に異方性エッチングを施すとともに、
前記コンタクトホール内のシリコン基体表面のシリコン
酸化膜あるいはシリコン酸化窒化膜に異方性エッチング
を施し、前記コンタクトホール内にシリコン窒化膜とシ
リコン酸化膜あるいはシリコン酸化窒化膜とからなるサ
イドウォールを形成することを前記課題の解決手段とし
た。
【００１１】この製造方法によれば、コンタクトホール
内に臨むシリコン基体表面部にシリコン酸化膜あるいは
シリコン酸化窒化膜を形成し、さらに全面にシリコン窒
化膜を形成した後、これらシリコン窒化膜およびシリコ
ン酸化膜あるいはシリコン酸化窒化膜を異方性エッチン
グしてコンタクトホール内にシリコン窒化膜とシリコン
酸化膜あるいはシリコン酸化窒化膜とからなるサイドウ
ォールを形成するので、コンタクトずれが起き、ゲート
電極などがコンタクトホール内に臨んでしまっても、コ
ンタクトホール内にシリコン酸化膜あるいはシリコン酸
化窒化膜を形成した後シリコン窒化膜を形成することか
ら、ゲート電極などにサイドウォールを形成するシリコ
ン窒化膜が直接接触することがなくなる。
内に臨むシリコン基体表面部にシリコン酸化膜あるいは
シリコン酸化窒化膜を形成し、さらに全面にシリコン窒
化膜を形成した後、これらシリコン窒化膜およびシリコ
ン酸化膜あるいはシリコン酸化窒化膜を異方性エッチン
グしてコンタクトホール内にシリコン窒化膜とシリコン
酸化膜あるいはシリコン酸化窒化膜とからなるサイドウ
ォールを形成するので、コンタクトずれが起き、ゲート
電極などがコンタクトホール内に臨んでしまっても、コ
ンタクトホール内にシリコン酸化膜あるいはシリコン酸
化窒化膜を形成した後シリコン窒化膜を形成することか
ら、ゲート電極などにサイドウォールを形成するシリコ
ン窒化膜が直接接触することがなくなる。
【００１２】本発明におけるもう一方の半導体素子で
は、シリンダー型キャパシタを有するＤＲＡＭ型のもの
であり、シリンダー型キャパシタの下部電極とシリコン
基体の導電部とを通じさせるコンタクトホール内に埋め
込まれて前記下部電極と導電部とを電気的に接続するコ
ンタクト部分と、前記シリンダー型キャパシタの下部電
極とが連続して一体形成されてなることを前記課題の解
決手段とした。
は、シリンダー型キャパシタを有するＤＲＡＭ型のもの
であり、シリンダー型キャパシタの下部電極とシリコン
基体の導電部とを通じさせるコンタクトホール内に埋め
込まれて前記下部電極と導電部とを電気的に接続するコ
ンタクト部分と、前記シリンダー型キャパシタの下部電
極とが連続して一体形成されてなることを前記課題の解
決手段とした。
【００１３】この半導体素子によれば、コンタクトホー
ル内のコンタクト部分とシリンダー型キャパシタの下部
電極とが連続して一体形成されてなるので、例えば洗浄
やスピンドライ乾燥などの工程の際に、下部電極がコン
タクトから剥がれてしまうといった不都合がなくなる。
ル内のコンタクト部分とシリンダー型キャパシタの下部
電極とが連続して一体形成されてなるので、例えば洗浄
やスピンドライ乾燥などの工程の際に、下部電極がコン
タクトから剥がれてしまうといった不都合がなくなる。
【００１４】本発明におけるもう一方の半導体素子の製
造方法では、シリンダー型キャパシタを有するＤＲＡＭ
型の半導体素子を製造するに際し、まず、シリコン基体
上の層間絶縁膜にシリコン基体の導電部に通じるコンタ
クトホールを形成し、次に、前記コンタクトホール内を
埋め込まない状態で前記層間絶縁膜上に上層膜を形成
し、次いで、前記上層膜をエッチングして前記コンタク
トホールの開口部より大きい開口を有する凹部を、前記
コンタクトホールの開口部を外側に臨ませた状態に形成
するとともに、コンタクトホール内の上層膜を除去し、
その後、前記コンタクトホール内を埋め込んだ状態でか
つ前記凹部の内面を覆った状態に導電膜を形成すること
を前記課題の解決手段とした。
造方法では、シリンダー型キャパシタを有するＤＲＡＭ
型の半導体素子を製造するに際し、まず、シリコン基体
上の層間絶縁膜にシリコン基体の導電部に通じるコンタ
クトホールを形成し、次に、前記コンタクトホール内を
埋め込まない状態で前記層間絶縁膜上に上層膜を形成
し、次いで、前記上層膜をエッチングして前記コンタク
トホールの開口部より大きい開口を有する凹部を、前記
コンタクトホールの開口部を外側に臨ませた状態に形成
するとともに、コンタクトホール内の上層膜を除去し、
その後、前記コンタクトホール内を埋め込んだ状態でか
つ前記凹部の内面を覆った状態に導電膜を形成すること
を前記課題の解決手段とした。
【００１５】この製造方法によれば、コンタクトホール
の開口部を外側に臨ませた状態に凹部を形成し、その後
コンタクトホール内を埋め込んだ状態でかつ凹部の内面
を覆った状態に導電膜を形成するので、得られた導電膜
における前記凹部の内面を覆う部分を残すようにエッチ
ングすることにより、この凹部内面を覆う部分をシリン
ダー型キャパシタの下部電極とすることができ、その場
合に該下部電極と前記コンタクトホールに埋め込まれた
導電膜からなるコンタクトとが連続して一体形成された
ものとなる。また、この製造方法では、コンタクトホー
ルへの導電膜埋め込みと凹部内への導電膜埋め込みとを
一回の処理で行うので、下部電極、コンタクトの形成の
ためのエッチバック等によるパターニングも一回で済
み、したがって従来に比べその製造工程が簡略化する。
の開口部を外側に臨ませた状態に凹部を形成し、その後
コンタクトホール内を埋め込んだ状態でかつ凹部の内面
を覆った状態に導電膜を形成するので、得られた導電膜
における前記凹部の内面を覆う部分を残すようにエッチ
ングすることにより、この凹部内面を覆う部分をシリン
ダー型キャパシタの下部電極とすることができ、その場
合に該下部電極と前記コンタクトホールに埋め込まれた
導電膜からなるコンタクトとが連続して一体形成された
ものとなる。また、この製造方法では、コンタクトホー
ルへの導電膜埋め込みと凹部内への導電膜埋め込みとを
一回の処理で行うので、下部電極、コンタクトの形成の
ためのエッチバック等によるパターニングも一回で済
み、したがって従来に比べその製造工程が簡略化する。
【００１６】
【発明の実施の形態】以下、本発明を詳しく説明する。
図１（ｃ）は本発明における第１の半導体素子の一実施
形態例を示す図であり、図１（ｃ）において符号１０は
シリンダー型電極構造を有した半導体素子（ＤＲＡＭ）
である。この半導体素子１０においては、シリコン基板
１１上にゲート電極１２が形成され、さらに該ゲート電
極１２を覆ってシリコン酸化膜からなる層間絶縁膜１
３、シリコン窒化膜１４がこの順に形成されている。こ
れら層間絶縁膜１３およびシリコン窒化膜１４中には、
シリコン基板１１中の導電部（図示略）に通じるコンタ
クトホール１５が形成されており、このコンタクトホー
ル１５内にはその壁面部にサイドウォール１６が形成さ
れている。
図１（ｃ）は本発明における第１の半導体素子の一実施
形態例を示す図であり、図１（ｃ）において符号１０は
シリンダー型電極構造を有した半導体素子（ＤＲＡＭ）
である。この半導体素子１０においては、シリコン基板
１１上にゲート電極１２が形成され、さらに該ゲート電
極１２を覆ってシリコン酸化膜からなる層間絶縁膜１
３、シリコン窒化膜１４がこの順に形成されている。こ
れら層間絶縁膜１３およびシリコン窒化膜１４中には、
シリコン基板１１中の導電部（図示略）に通じるコンタ
クトホール１５が形成されており、このコンタクトホー
ル１５内にはその壁面部にサイドウォール１６が形成さ
れている。
【００１７】このサイドウォール１６は、その底部１６
ａが薄いシリコン酸化膜によって形成され、該シリコン
酸化膜の上部１６ｂ、すなわちサイドウォール１６のほ
とんどを占める部分がシリコン窒化膜によって形成され
たものである。そして、このようなサイドウォール１６
が形成されていることにより、コンタクトホール１５は
その容積（内径）が実質的に縮小されたものとなってい
る。なお、サイドウォール１６はそのほとんどが被覆性
の良いシリコン窒化膜からなっていることにより、コン
タクトホール１５の内壁面はサイドウォール１６によっ
て確実に覆われた状態となっている。また、コンタクト
ホール１５内のサイドウォール１６の内側には、ポリシ
リコンからなるコンタクト１７が埋め込まれている。そ
して、シリコン窒化膜１４の上には、前記コンタクト１
７に接続した状態でシリンダー型キャパシタの下部電極
１８が形成されている。
ａが薄いシリコン酸化膜によって形成され、該シリコン
酸化膜の上部１６ｂ、すなわちサイドウォール１６のほ
とんどを占める部分がシリコン窒化膜によって形成され
たものである。そして、このようなサイドウォール１６
が形成されていることにより、コンタクトホール１５は
その容積（内径）が実質的に縮小されたものとなってい
る。なお、サイドウォール１６はそのほとんどが被覆性
の良いシリコン窒化膜からなっていることにより、コン
タクトホール１５の内壁面はサイドウォール１６によっ
て確実に覆われた状態となっている。また、コンタクト
ホール１５内のサイドウォール１６の内側には、ポリシ
リコンからなるコンタクト１７が埋め込まれている。そ
して、シリコン窒化膜１４の上には、前記コンタクト１
７に接続した状態でシリンダー型キャパシタの下部電極
１８が形成されている。
【００１８】次に、このような構成のシリンダー型電極
構造を有した半導体素子１０の製造方法を説明する。ま
ず、従来と同様にしてシリコン基板１１の表面にゲート
酸化膜（図示略）、ゲート電極１２等を形成し、さらに
ゲート電極１２を覆ってＣＶＤ法によりシリコン酸化膜
を１μｍ程度の厚さに堆積して層間絶縁膜１３を形成す
る。続いて、この層間絶縁膜１３の上に、プラズマＣＶ
Ｄ法等によりシリコン窒化膜１４を１００ｎｍ程度の厚
さに堆積形成する。
構造を有した半導体素子１０の製造方法を説明する。ま
ず、従来と同様にしてシリコン基板１１の表面にゲート
酸化膜（図示略）、ゲート電極１２等を形成し、さらに
ゲート電極１２を覆ってＣＶＤ法によりシリコン酸化膜
を１μｍ程度の厚さに堆積して層間絶縁膜１３を形成す
る。続いて、この層間絶縁膜１３の上に、プラズマＣＶ
Ｄ法等によりシリコン窒化膜１４を１００ｎｍ程度の厚
さに堆積形成する。
【００１９】次に、シリコン窒化膜１４、層間絶縁膜１
３を公知のフォトリソ・エッチング技術によって開口
し、図１（ａ）に示すように開口径が０．３μｍ程度の
コンタクトホール１５を形成する。次いで、８００℃、
３０分間程度の熱酸化により、コンタクトホール１５の
底部、すなわち該コンタクトホール１５内に臨むシリコ
ン基板１１の表面にシリコン酸化膜１９を厚さ１０ｎｍ
程度に形成する。ここで、このようにシリコン酸化膜１
９を熱酸化によって形成することにより、シリコン基板
１１上における層間絶縁膜１３、シリコン窒化膜１４に
覆われた部分に酸化を起こすことなく、したがって不要
な部分にシリコン酸化膜を形成することなく、コンタク
トホール１５内にのみ選択的にシリコン酸化膜１９を形
成することができる。
３を公知のフォトリソ・エッチング技術によって開口
し、図１（ａ）に示すように開口径が０．３μｍ程度の
コンタクトホール１５を形成する。次いで、８００℃、
３０分間程度の熱酸化により、コンタクトホール１５の
底部、すなわち該コンタクトホール１５内に臨むシリコ
ン基板１１の表面にシリコン酸化膜１９を厚さ１０ｎｍ
程度に形成する。ここで、このようにシリコン酸化膜１
９を熱酸化によって形成することにより、シリコン基板
１１上における層間絶縁膜１３、シリコン窒化膜１４に
覆われた部分に酸化を起こすことなく、したがって不要
な部分にシリコン酸化膜を形成することなく、コンタク
トホール１５内にのみ選択的にシリコン酸化膜１９を形
成することができる。
【００２０】続いて、全面に減圧ＣＶＤ法あるいはプラ
ズマＣＶＤ法等によってシリコン窒化膜を１００ｎｍ程
度の厚さに堆積する。そして、このシリコン窒化膜と先
に形成したシリコン酸化膜１９とを同時にあるいは連続
して異方性エッチングし、コンタクトホール１５内にシ
リコン窒化膜からなる上部１６ａとシリコン酸化膜から
なる底部１６ｂとを形成してサイドウォール１６を得
る。その後、図３（ａ）〜（ｈ）に示した従来と同様の
方法でコンタクトホール１５内に不純物をドーピングし
たポリシリコンからなるコンタクト１７を埋め込み、さ
らに不純物をドーピングしたポリシリコンからシリンダ
ー型キャパシタの下部電極１８を形成し、図１（ｃ）に
示したシリンダー型電極構造を得る。
ズマＣＶＤ法等によってシリコン窒化膜を１００ｎｍ程
度の厚さに堆積する。そして、このシリコン窒化膜と先
に形成したシリコン酸化膜１９とを同時にあるいは連続
して異方性エッチングし、コンタクトホール１５内にシ
リコン窒化膜からなる上部１６ａとシリコン酸化膜から
なる底部１６ｂとを形成してサイドウォール１６を得
る。その後、図３（ａ）〜（ｈ）に示した従来と同様の
方法でコンタクトホール１５内に不純物をドーピングし
たポリシリコンからなるコンタクト１７を埋め込み、さ
らに不純物をドーピングしたポリシリコンからシリンダ
ー型キャパシタの下部電極１８を形成し、図１（ｃ）に
示したシリンダー型電極構造を得る。
【００２１】このようにして得られた半導体素子１０に
あっては、サイドウォール１６の底部１６ａをシリコン
酸化膜としたことから、製造に際してコンタクトずれが
起き、図１（ｄ）に示すようにサイドウォール１６がゲ
ート電極１２に直接接触してしまっても、このゲート電
極１２に接触する部分がシリコン酸化膜からなる底部１
６ａとなることから、該シリコン酸化膜の上部にあるシ
リコン窒化膜が直接ゲート電極などに接触しなくなり、
したがってシリコン窒化膜のストレスおよびその膜中の
水素、さらには界面準位等によって半導体素子１０のト
ランジスタ特性が変動したり、接合リーク電流が増大す
るなどといった不都合を防止することができる。
あっては、サイドウォール１６の底部１６ａをシリコン
酸化膜としたことから、製造に際してコンタクトずれが
起き、図１（ｄ）に示すようにサイドウォール１６がゲ
ート電極１２に直接接触してしまっても、このゲート電
極１２に接触する部分がシリコン酸化膜からなる底部１
６ａとなることから、該シリコン酸化膜の上部にあるシ
リコン窒化膜が直接ゲート電極などに接触しなくなり、
したがってシリコン窒化膜のストレスおよびその膜中の
水素、さらには界面準位等によって半導体素子１０のト
ランジスタ特性が変動したり、接合リーク電流が増大す
るなどといった不都合を防止することができる。
【００２２】また、このような方法によれば、コンタク
トずれが起き、ゲート電極１２がコンタクトホール１５
内に臨んでしまっても、コンタクトホール１５内にシリ
コン酸化膜１９を形成した後シリコン窒化膜を形成する
ことにより、ゲート電極１２にサイドウォール１６を形
成するシリコン窒化膜が直接接触することがなくなり、
前述したように半導体素子１０のトランジスタ特性が変
動したり、接合リーク電流が増大するなどといった不都
合を防止することができる。
トずれが起き、ゲート電極１２がコンタクトホール１５
内に臨んでしまっても、コンタクトホール１５内にシリ
コン酸化膜１９を形成した後シリコン窒化膜を形成する
ことにより、ゲート電極１２にサイドウォール１６を形
成するシリコン窒化膜が直接接触することがなくなり、
前述したように半導体素子１０のトランジスタ特性が変
動したり、接合リーク電流が増大するなどといった不都
合を防止することができる。
【００２３】なお、前記実施形態例では、サイドウォー
ル１６の底部１６ａとなるシリコン酸化膜を熱酸化によ
って形成したが、本発明はこれに限定されることなく、
例えば減圧ＣＶＤ法によってシリコン酸化膜を形成する
こともでき、その場合には減圧ＣＶＤ法によるシリコン
酸化膜がカバレージに優れていることにより、コンタク
トホール１５内にゲート電極１２が臨んでしまった場合
にもこのゲート電極１２をシリコン酸化膜で確実に覆う
ことができる。また、前記実施形態例ではサイドウォー
ル１６の底部１６ａをシリコン酸化膜で形成したが、こ
れに代えてシリコン窒化酸化膜で形成することもでき
る。
ル１６の底部１６ａとなるシリコン酸化膜を熱酸化によ
って形成したが、本発明はこれに限定されることなく、
例えば減圧ＣＶＤ法によってシリコン酸化膜を形成する
こともでき、その場合には減圧ＣＶＤ法によるシリコン
酸化膜がカバレージに優れていることにより、コンタク
トホール１５内にゲート電極１２が臨んでしまった場合
にもこのゲート電極１２をシリコン酸化膜で確実に覆う
ことができる。また、前記実施形態例ではサイドウォー
ル１６の底部１６ａをシリコン酸化膜で形成したが、こ
れに代えてシリコン窒化酸化膜で形成することもでき
る。
【００２４】図２（ｆ）は本発明における第２の半導体
素子の一実施形態例を示す図であり、図２（ｆ）におい
て符号２０はシリンダー型電極構造を有した半導体素子
（ＤＲＡＭ）である。この半導体素子２０においては、
図１（ｃ）に示した半導体素子１０と同様にシリコン基
板２１上にゲート電極２２が形成され、さらに該ゲート
電極２２を覆ってシリコン酸化膜からなる層間絶縁膜２
３、シリコン窒化膜２４がこの順に形成されている。こ
れら層間絶縁膜２３およびシリコン窒化膜２４中には、
シリコン基板２１中の導電部（図示略）に通じるコンタ
クトホール２５が形成されており、このコンタクトホー
ル２５内にはその壁面部にシリコン窒化膜からなるサイ
ドウォール２６が形成されている。
素子の一実施形態例を示す図であり、図２（ｆ）におい
て符号２０はシリンダー型電極構造を有した半導体素子
（ＤＲＡＭ）である。この半導体素子２０においては、
図１（ｃ）に示した半導体素子１０と同様にシリコン基
板２１上にゲート電極２２が形成され、さらに該ゲート
電極２２を覆ってシリコン酸化膜からなる層間絶縁膜２
３、シリコン窒化膜２４がこの順に形成されている。こ
れら層間絶縁膜２３およびシリコン窒化膜２４中には、
シリコン基板２１中の導電部（図示略）に通じるコンタ
クトホール２５が形成されており、このコンタクトホー
ル２５内にはその壁面部にシリコン窒化膜からなるサイ
ドウォール２６が形成されている。
【００２５】コンタクトホール２５内のサイドウォール
２６の内側には、不純物がドーピングされたポリシリコ
ンからなるコンタクト２７が埋め込まれており、このコ
ンタクト２７上には、やはり不純物がドーピングされた
ポリシリコンからなるシリンダー型キャパシタの下部電
極２８が、シリコン窒化膜２４の上に形成された状態で
コンタクト２７に連続して一体形成されている。
２６の内側には、不純物がドーピングされたポリシリコ
ンからなるコンタクト２７が埋め込まれており、このコ
ンタクト２７上には、やはり不純物がドーピングされた
ポリシリコンからなるシリンダー型キャパシタの下部電
極２８が、シリコン窒化膜２４の上に形成された状態で
コンタクト２７に連続して一体形成されている。
【００２６】次に、このような構成のシリンダー型電極
構造を有した半導体素子２０の製造方法を説明する。ま
ず、従来と同様にしてシリコン基板２１の表面にゲート
酸化膜（図示略）、ゲート電極２２等を形成し、さらに
ゲート電極２２を覆ってＣＶＤ法によりシリコン酸化膜
を１μｍ程度の厚さに堆積して層間絶縁膜２３を形成す
る。続いて、この層間絶縁膜２３の上に、プラズマＣＶ
Ｄ法等によりシリコン窒化膜２４を１００ｎｍ程度の厚
さに堆積形成する。ここで、シリコン窒化膜２４は、後
述するようにシリコン酸化膜からなる上層膜をエッチン
グ除去する際のエッチングストッパとして機能するもの
となる。
構造を有した半導体素子２０の製造方法を説明する。ま
ず、従来と同様にしてシリコン基板２１の表面にゲート
酸化膜（図示略）、ゲート電極２２等を形成し、さらに
ゲート電極２２を覆ってＣＶＤ法によりシリコン酸化膜
を１μｍ程度の厚さに堆積して層間絶縁膜２３を形成す
る。続いて、この層間絶縁膜２３の上に、プラズマＣＶ
Ｄ法等によりシリコン窒化膜２４を１００ｎｍ程度の厚
さに堆積形成する。ここで、シリコン窒化膜２４は、後
述するようにシリコン酸化膜からなる上層膜をエッチン
グ除去する際のエッチングストッパとして機能するもの
となる。
【００２７】次に、シリコン窒化膜２４、層間絶縁膜２
３を公知のフォトリソ・エッチング技術によって開口
し、コンタクトホール２５を形成する。続いて、全面に
減圧ＣＶＤ法あるいはプラズマＣＶＤ法等によってシリ
コン窒化膜を１００ｎｍ程度の厚さに堆積する。そし
て、このシリコン窒化膜を異方性エッチングし、コンタ
クトホール２５内にシリコン窒化膜からなるサイドウォ
ール２６を得る。
３を公知のフォトリソ・エッチング技術によって開口
し、コンタクトホール２５を形成する。続いて、全面に
減圧ＣＶＤ法あるいはプラズマＣＶＤ法等によってシリ
コン窒化膜を１００ｎｍ程度の厚さに堆積する。そし
て、このシリコン窒化膜を異方性エッチングし、コンタ
クトホール２５内にシリコン窒化膜からなるサイドウォ
ール２６を得る。
【００２８】次いで、図２（ａ）に示すようにシリコン
基板２１上の全面に、ＣＶＤ法によってシリコン酸化膜
からなる上層膜２９を、前記コンタクトホール２５内を
埋め込まない状態で５００ｎｍ程度の厚さに堆積形成す
るする。ここで、コンタクトホール２５内に上層膜２９
が入り込むのを防ぐためには、ＣＶＤの条件として例え
ばシラン（ＳｉＨ4 ）を原料ガスとし、さらにリンを７
ｗｔ％以上〜１４ｗｔ％以下の範囲でドーピングすれば
よい。すなわち、このような条件でリンドープシリコン
酸化膜の成膜を行えば、該シリコン酸化膜のカバレージ
が悪くなり、図２（ａ）中Ａで示すようにシリコン酸化
膜（上層膜２９）の入り込みが抑えられるからである。
なお、リンのドーピング量を前記範囲にするのは、この
範囲にすれば堆積レートを気相反応の場合に近づかせる
ことができ、これによりカバレージを悪くすることがで
きるからである。
基板２１上の全面に、ＣＶＤ法によってシリコン酸化膜
からなる上層膜２９を、前記コンタクトホール２５内を
埋め込まない状態で５００ｎｍ程度の厚さに堆積形成す
るする。ここで、コンタクトホール２５内に上層膜２９
が入り込むのを防ぐためには、ＣＶＤの条件として例え
ばシラン（ＳｉＨ4 ）を原料ガスとし、さらにリンを７
ｗｔ％以上〜１４ｗｔ％以下の範囲でドーピングすれば
よい。すなわち、このような条件でリンドープシリコン
酸化膜の成膜を行えば、該シリコン酸化膜のカバレージ
が悪くなり、図２（ａ）中Ａで示すようにシリコン酸化
膜（上層膜２９）の入り込みが抑えられるからである。
なお、リンのドーピング量を前記範囲にするのは、この
範囲にすれば堆積レートを気相反応の場合に近づかせる
ことができ、これによりカバレージを悪くすることがで
きるからである。
【００２９】次いで、前記上層膜２９をフォトリソ・エ
ッチング技術によって開口し、図２（ｂ）に示すように
前記コンタクトホール２５の開口部より大きい開口を有
する凹部３０を形成するとともに、前述したようにシリ
コン窒化膜２４、さらにはコンタクトホール２５内のサ
イドウォール２６をエッチングストッパとしてコンタク
トホール２５内に堆積した上層膜２９もエッチング除去
し、これによりコンタクトホール２５の開口部を凹部３
０内にて外側に臨ませる。
ッチング技術によって開口し、図２（ｂ）に示すように
前記コンタクトホール２５の開口部より大きい開口を有
する凹部３０を形成するとともに、前述したようにシリ
コン窒化膜２４、さらにはコンタクトホール２５内のサ
イドウォール２６をエッチングストッパとしてコンタク
トホール２５内に堆積した上層膜２９もエッチング除去
し、これによりコンタクトホール２５の開口部を凹部３
０内にて外側に臨ませる。
【００３０】次いで、シリコン基板２１上の全面に不純
物をドーピングしたポリシリコンを減圧ＣＶＤ法等によ
って５０ｎｍ程度の厚さに堆積形成し、図２（ｃ）に示
すようにコンタクトホール２５内を埋め込んだ状態でか
つ前記凹部３０の内面を覆った状態に導電膜３１を形成
する。このようにしてコンタクトホール２５内を埋め込
んだ状態に導電膜３１を形成することにより、コンタク
トホール２５内には導電膜３１からなるコンタクト２７
が形成される。なお、前記サイドウォール２６をシリコ
ン窒化膜によって形成していることから、このポリシリ
コンの成膜に先立ってシリコン基板２１上をコンタクト
ホール２５の形状を変化させることなくフッ酸等で洗浄
することができ、このように洗浄を行った場合には、シ
リコン基板２１の導電部（図示略）と前記コンタクト２
７との間を良好なコンタクト特性で接続させることがで
きる。
物をドーピングしたポリシリコンを減圧ＣＶＤ法等によ
って５０ｎｍ程度の厚さに堆積形成し、図２（ｃ）に示
すようにコンタクトホール２５内を埋め込んだ状態でか
つ前記凹部３０の内面を覆った状態に導電膜３１を形成
する。このようにしてコンタクトホール２５内を埋め込
んだ状態に導電膜３１を形成することにより、コンタク
トホール２５内には導電膜３１からなるコンタクト２７
が形成される。なお、前記サイドウォール２６をシリコ
ン窒化膜によって形成していることから、このポリシリ
コンの成膜に先立ってシリコン基板２１上をコンタクト
ホール２５の形状を変化させることなくフッ酸等で洗浄
することができ、このように洗浄を行った場合には、シ
リコン基板２１の導電部（図示略）と前記コンタクト２
７との間を良好なコンタクト特性で接続させることがで
きる。
【００３１】次いで、シリコン基板２１上の全面にＣＶ
Ｄ法等によってシリコン酸化膜を形成し、さらにこれを
エッチバックすることにより、図２（ｄ）に示すように
前記凹部３０内にのみシリコン酸化膜３２を残し、他の
箇所においては導電膜３１を露出させる。続いて、露出
した導電膜３１をエッチバックして図２（ｅ）に示すよ
うに上層膜２９上の導電膜３１を除去し、これにより凹
部３０の内面部にシリンダー型キャパシタの下部電極２
８を形成する。その後、シリコン窒化膜２４をエッチン
グストッパとしてフッ酸を用いたウェットエッチングを
行い、図２（ｆ）に示したように上層膜２９、シリコン
酸化膜３２を除去する。さらに、従来と同様にして電
極、配線等（図示略）を形成し、半導体素子２０を得
る。
Ｄ法等によってシリコン酸化膜を形成し、さらにこれを
エッチバックすることにより、図２（ｄ）に示すように
前記凹部３０内にのみシリコン酸化膜３２を残し、他の
箇所においては導電膜３１を露出させる。続いて、露出
した導電膜３１をエッチバックして図２（ｅ）に示すよ
うに上層膜２９上の導電膜３１を除去し、これにより凹
部３０の内面部にシリンダー型キャパシタの下部電極２
８を形成する。その後、シリコン窒化膜２４をエッチン
グストッパとしてフッ酸を用いたウェットエッチングを
行い、図２（ｆ）に示したように上層膜２９、シリコン
酸化膜３２を除去する。さらに、従来と同様にして電
極、配線等（図示略）を形成し、半導体素子２０を得
る。
【００３２】このようにして得られた半導体素子２０に
あっては、コンタクトホール２５内のコンタクト２７と
シリンダー型キャパシタの下部電極２８とが、一度のポ
リシリコン堆積工程で連続して一体に形成されているの
で、例えば洗浄やスピンドライ乾燥などの工程の際に、
下部電極２８がコンタクト２７から剥がれてしまうとい
ったことがなく、もちろんこれらコンタクト２７と下部
電極２８との間のコンタクト特性も極めて良好なものと
なる。
あっては、コンタクトホール２５内のコンタクト２７と
シリンダー型キャパシタの下部電極２８とが、一度のポ
リシリコン堆積工程で連続して一体に形成されているの
で、例えば洗浄やスピンドライ乾燥などの工程の際に、
下部電極２８がコンタクト２７から剥がれてしまうとい
ったことがなく、もちろんこれらコンタクト２７と下部
電極２８との間のコンタクト特性も極めて良好なものと
なる。
【００３３】また、このような方法によれば、コンタク
ト２７とシリンダー型キャパシタの下部電極２８とを容
易に連続させて一体形成でき、しかも、コンタクトホー
ル２５への導電膜３１埋め込みと凹部３０内への導電膜
３１埋め込みとを一回の処理で行うので、下部電極２
８、コンタクト２７の形成のためのエッチバック等によ
るパターニングも一回で済み、したがって従来に比べそ
の製造工程を簡略化することができる。
ト２７とシリンダー型キャパシタの下部電極２８とを容
易に連続させて一体形成でき、しかも、コンタクトホー
ル２５への導電膜３１埋め込みと凹部３０内への導電膜
３１埋め込みとを一回の処理で行うので、下部電極２
８、コンタクト２７の形成のためのエッチバック等によ
るパターニングも一回で済み、したがって従来に比べそ
の製造工程を簡略化することができる。
【００３４】なお、前記実施形態例ではサイドウォール
２６をシリコン窒化膜によって形成したが、図１（ａ）
〜（ｄ）に示した例と同様に、サイドウォール２６の底
部をシリコン酸化膜あるいはシリコン酸化窒化膜によっ
て形成してもよく、さらにはシリコン窒化膜に代えてシ
リコン酸化膜などでサイドウォール２６を形成してもよ
い。ここで、サイドウォール２６をシリコン窒化膜に代
えてシリコン酸化膜などで形成する場合には、図２
（ｂ）に示したように上層膜２９をエッチングして凹部
３０を形成した後、さらには図２（ｆ）に示したように
上層膜２９をエッチング除去した後、ドライエッチング
によるクリーニングおよびエッチングを行うのが、良好
な下部電極２８を得るうえで好ましい。
２６をシリコン窒化膜によって形成したが、図１（ａ）
〜（ｄ）に示した例と同様に、サイドウォール２６の底
部をシリコン酸化膜あるいはシリコン酸化窒化膜によっ
て形成してもよく、さらにはシリコン窒化膜に代えてシ
リコン酸化膜などでサイドウォール２６を形成してもよ
い。ここで、サイドウォール２６をシリコン窒化膜に代
えてシリコン酸化膜などで形成する場合には、図２
（ｂ）に示したように上層膜２９をエッチングして凹部
３０を形成した後、さらには図２（ｆ）に示したように
上層膜２９をエッチング除去した後、ドライエッチング
によるクリーニングおよびエッチングを行うのが、良好
な下部電極２８を得るうえで好ましい。
【００３５】
【発明の効果】以上説明したように本発明の半導体素子
は、サイドウォールの底部をシリコン酸化膜あるいはシ
リコン酸化窒化膜とし、コンタクトずれが起き、サイド
ウォールがゲート電極などに直接接触してしまっても、
ゲート電極などに接触する部分がシリコン酸化膜あるい
はシリコン酸化窒化膜となるようにしたものであるか
ら、該シリコン酸化膜あるいはシリコン酸化窒化膜の上
部にあるシリコン窒化膜が直接ゲート電極などに接触し
なくなり、したがってシリコン窒化膜のストレスおよび
その膜中の水素、さらには界面準位等によって半導体素
子のトランジスタ特性が変動したり、接合リーク電流が
増大するなどといった不都合を防止することができる。
は、サイドウォールの底部をシリコン酸化膜あるいはシ
リコン酸化窒化膜とし、コンタクトずれが起き、サイド
ウォールがゲート電極などに直接接触してしまっても、
ゲート電極などに接触する部分がシリコン酸化膜あるい
はシリコン酸化窒化膜となるようにしたものであるか
ら、該シリコン酸化膜あるいはシリコン酸化窒化膜の上
部にあるシリコン窒化膜が直接ゲート電極などに接触し
なくなり、したがってシリコン窒化膜のストレスおよび
その膜中の水素、さらには界面準位等によって半導体素
子のトランジスタ特性が変動したり、接合リーク電流が
増大するなどといった不都合を防止することができる。
【００３６】また、本発明の半導体素子の製造方法は、
コンタクトホール内に臨むシリコン基体表面部にシリコ
ン酸化膜あるいはシリコン酸化窒化膜を形成し、さらに
全面にシリコン窒化膜を形成した後、これらシリコン窒
化膜およびシリコン酸化膜あるいはシリコン酸化窒化膜
を異方性エッチングしてコンタクトホール内にシリコン
窒化膜とシリコン酸化膜あるいはシリコン酸化窒化膜と
からなるサイドウォールを形成する方法であるから、コ
ンタクトずれが起き、ゲート電極などがコンタクトホー
ル内に臨んでしまっても、コンタクトホール内にシリコ
ン酸化膜あるいはシリコン酸化窒化膜を形成した後シリ
コン窒化膜を形成することにより、ゲート電極などにサ
イドウォールを形成するシリコン窒化膜が直接接触する
ことがなくなり、したがって前述したように得られる半
導体素子のトランジスタ特性が変動したり、接合リーク
電流が増大するなどといった不都合を防止することがで
きる。
コンタクトホール内に臨むシリコン基体表面部にシリコ
ン酸化膜あるいはシリコン酸化窒化膜を形成し、さらに
全面にシリコン窒化膜を形成した後、これらシリコン窒
化膜およびシリコン酸化膜あるいはシリコン酸化窒化膜
を異方性エッチングしてコンタクトホール内にシリコン
窒化膜とシリコン酸化膜あるいはシリコン酸化窒化膜と
からなるサイドウォールを形成する方法であるから、コ
ンタクトずれが起き、ゲート電極などがコンタクトホー
ル内に臨んでしまっても、コンタクトホール内にシリコ
ン酸化膜あるいはシリコン酸化窒化膜を形成した後シリ
コン窒化膜を形成することにより、ゲート電極などにサ
イドウォールを形成するシリコン窒化膜が直接接触する
ことがなくなり、したがって前述したように得られる半
導体素子のトランジスタ特性が変動したり、接合リーク
電流が増大するなどといった不都合を防止することがで
きる。
【００３７】また、本発明の半導体素子は、コンタクト
ホール内のコンタクト部分とシリンダー型キャパシタの
下部電極とが連続して一体形成されたものであるから、
例えば洗浄やスピンドライ乾燥などの工程の際に、下部
電極がコンタクトから剥がれてしまうといった不都合が
なく、また、下部電極とコンタクトとの接合特性も優れ
たものとなる。
ホール内のコンタクト部分とシリンダー型キャパシタの
下部電極とが連続して一体形成されたものであるから、
例えば洗浄やスピンドライ乾燥などの工程の際に、下部
電極がコンタクトから剥がれてしまうといった不都合が
なく、また、下部電極とコンタクトとの接合特性も優れ
たものとなる。
【００３８】また、本発明の半導体素子の製造方法は、
コンタクトホールの開口部を外側に臨ませた状態に凹部
を形成し、その後コンタクトホール内を埋め込んだ状態
でかつ凹部の内面を覆った状態に導電膜を形成する方法
であり、得られた導電膜における前記凹部の内面を覆う
部分を残すようにエッチングすることにより、この凹部
内面を覆う部分をシリンダー型キャパシタの下部電極と
することができるようにした方法であるから、該下部電
極と前記コンタクトホールに埋め込まれた導電膜からな
るコンタクトとを連続して一体形成することができる。
また、この製造方法では、コンタクトホールへの導電膜
埋め込みと凹部内への導電膜埋め込みとを一回の処理で
行うので、下部電極、コンタクトの形成のためのエッチ
バック等によるパターニングも一回で済み、したがって
従来に比べその製造工程を簡略化することができ、これ
により製造コストの低減化を図ることができる。
コンタクトホールの開口部を外側に臨ませた状態に凹部
を形成し、その後コンタクトホール内を埋め込んだ状態
でかつ凹部の内面を覆った状態に導電膜を形成する方法
であり、得られた導電膜における前記凹部の内面を覆う
部分を残すようにエッチングすることにより、この凹部
内面を覆う部分をシリンダー型キャパシタの下部電極と
することができるようにした方法であるから、該下部電
極と前記コンタクトホールに埋め込まれた導電膜からな
るコンタクトとを連続して一体形成することができる。
また、この製造方法では、コンタクトホールへの導電膜
埋め込みと凹部内への導電膜埋め込みとを一回の処理で
行うので、下部電極、コンタクトの形成のためのエッチ
バック等によるパターニングも一回で済み、したがって
従来に比べその製造工程を簡略化することができ、これ
により製造コストの低減化を図ることができる。
【図１】（ａ）〜（ｄ）は本発明における第１の半導体
素子の一実施形態例を説明するための図であり、（ａ）
〜（ｃ）はその製造方法を工程順に説明するための要部
断面図、（ｄ）は作用効果を説明するための要部側断面
図である。
素子の一実施形態例を説明するための図であり、（ａ）
〜（ｃ）はその製造方法を工程順に説明するための要部
断面図、（ｄ）は作用効果を説明するための要部側断面
図である。
【図２】（ａ）〜（ｆ）は本発明における第２の半導体
素子の一実施形態例を説明するための図であり、製造方
法を工程順に説明するための要部断面図である。
素子の一実施形態例を説明するための図であり、製造方
法を工程順に説明するための要部断面図である。
【図３】（ａ）〜（ｈ）は従来の半導体素子の一実施形
態例を説明するための図であり、（ａ）〜（ｇ）はその
製造方法を工程順に説明するための要部断面図、（ｈ）
は課題を説明するための要部側断面図である。
態例を説明するための図であり、（ａ）〜（ｇ）はその
製造方法を工程順に説明するための要部断面図、（ｈ）
は課題を説明するための要部側断面図である。
１０、２０ 半導体素子 １１、２１ シリコン基板 １３、２３ 層間絶縁膜 １５、２５ コンタクトホール １６、２６ サイドウォール １６ａ 底部 １６ｂ 上部 １７、２７ コンタクト １８、２８ 下部電極 １９ シリコン酸化膜 ２９ 上層膜 ３０ 凹部 ３１ 導電膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/8242 H01L 27/108
Claims (4)
- 【請求項１】 シリンダー型キャパシタを有するＤＲＡ
Ｍ型の半導体素子を製造するに際し、 まず、シリコン基体上の層間絶縁膜にシリコン基体の導
電部に通じるコンタクトホールを形成し、 次に、前記コンタクトホール内を埋め込まない状態で前
記層間絶縁膜上に上層膜を形成し、 次いで、前記上層膜をエッチングして前記コンタクトホ
ールの開口部より大きい開口を有する凹部を、前記コン
タクトホールの開口部を外側に臨ませた状態に形成する
とともに、コンタクトホール内の上層膜を除去し、 その後、前記コンタクトホール内を埋め込んだ状態でか
つ前記凹部の内面を覆った状態に導電膜を形成すること
を特徴とする半導体素子の製造方法。 - 【請求項２】 請求項１記載の半導体素子の製造方法に
おいて、 前記層間絶縁膜を、シリコン酸化膜とシリコン窒化膜と
をこの順に堆積することによって形成し、 前記コンタクトホールを形成した後上層膜を形成するに
先立って、該コンタクトホール内の壁面部にサイドウォ
ールを形成することを特徴とする半導体素子の製造方
法。 - 【請求項３】 請求項２記載の半導体素子の製造方法に
おいて、 前記サイドウォールをシリコン窒化膜から形成すること
を特徴とする半導体素子の製造方法。 - 【請求項４】 請求項１、２又は３記載の半導体素子の
製造方法において、 前記上層膜を、シラン系ガスをベースとしてリンをドー
プしたシリコン酸化膜によって形成することを特徴とす
る半導体素子の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17000197A JP3350638B2 (ja) | 1997-06-26 | 1997-06-26 | 半導体素子の製造方法 |
| TW087104357A TW425699B (en) | 1997-06-26 | 1998-03-24 | Semiconductor device and its fabrication method |
| US09/048,311 US6171902B1 (en) | 1997-06-26 | 1998-03-26 | Method of forming a DRAM cylinder shaped capacitor |
| KR10-1998-0024075A KR100466750B1 (ko) | 1997-06-26 | 1998-06-25 | 반도체소자및그제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17000197A JP3350638B2 (ja) | 1997-06-26 | 1997-06-26 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1117142A JPH1117142A (ja) | 1999-01-22 |
| JP3350638B2 true JP3350638B2 (ja) | 2002-11-25 |
Family
ID=15896759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17000197A Expired - Fee Related JP3350638B2 (ja) | 1997-06-26 | 1997-06-26 | 半導体素子の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6171902B1 (ja) |
| JP (1) | JP3350638B2 (ja) |
| KR (1) | KR100466750B1 (ja) |
| TW (1) | TW425699B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3382844B2 (ja) | 1998-04-07 | 2003-03-04 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR100640563B1 (ko) * | 1999-11-13 | 2006-10-31 | 삼성전자주식회사 | 콘케이브 구조의 캐패시터를 가지는 반도체 소자 및 그제조방법 |
| KR100411304B1 (ko) * | 2001-06-30 | 2003-12-18 | 주식회사 하이닉스반도체 | 동기식 디램 소자의 제조방법 |
| US6703272B2 (en) | 2002-06-21 | 2004-03-09 | Micron Technology, Inc. | Methods of forming spaced conductive regions, and methods of forming capacitor constructions |
| KR100634251B1 (ko) * | 2005-06-13 | 2006-10-13 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR100689680B1 (ko) * | 2005-06-16 | 2007-03-08 | 삼성전자주식회사 | 반도체 구조물의 처리 방법 및 이를 이용한 반도체커패시터의 제조 방법 |
| KR100666390B1 (ko) * | 2005-06-20 | 2007-01-09 | 삼성전자주식회사 | 패턴 제조 방법 및 이를 이용한 반도체 커패시터의 제조방법 |
| KR100655788B1 (ko) * | 2005-06-30 | 2006-12-08 | 삼성전자주식회사 | 반도체 소자의 세정방법 및 이를 이용한 반도체 소자의제조방법. |
| JP4550685B2 (ja) * | 2005-08-08 | 2010-09-22 | シャープ株式会社 | 半導体装置の製造方法 |
| KR100659391B1 (ko) * | 2005-08-20 | 2006-12-19 | 삼성전자주식회사 | 공중합체, 버퍼막용 고분자 수지 조성물, 이를 이용한 패턴형성 방법 및 이를 이용한 커패시터 제조 방법 |
| KR100688570B1 (ko) * | 2005-08-31 | 2007-03-02 | 삼성전자주식회사 | 식각 마스크 패턴 형성용 코팅 조성물 및 이를 이용한반도체 소자의 미세 패턴 형성 방법 |
| KR100655691B1 (ko) * | 2005-09-21 | 2006-12-08 | 삼성전자주식회사 | 커패시터 및 이의 제조 방법. |
| JP6033130B2 (ja) * | 2013-03-13 | 2016-11-30 | 新光電気工業株式会社 | プローブガイド板及びその製造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2528731B2 (ja) * | 1990-01-26 | 1996-08-28 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
| JP3798808B2 (ja) * | 1991-09-27 | 2006-07-19 | ハリス・コーポレーション | 高いアーリー電壓，高周波性能及び高降伏電壓特性を具備した相補型バイポーラトランジスター及びその製造方法 |
| US5330930A (en) * | 1992-12-31 | 1994-07-19 | Chartered Semiconductor Manufacturing Pte Ltd. | Formation of vertical polysilicon resistor having a nitride sidewall for small static RAM cell |
| US5635423A (en) * | 1994-10-11 | 1997-06-03 | Advanced Micro Devices, Inc. | Simplified dual damascene process for multi-level metallization and interconnection structure |
| JP2770789B2 (ja) * | 1995-05-22 | 1998-07-02 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
| JP2842328B2 (ja) * | 1995-08-18 | 1999-01-06 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5631484A (en) * | 1995-12-26 | 1997-05-20 | Motorola, Inc. | Method of manufacturing a semiconductor device and termination structure |
| US5567640A (en) * | 1996-01-11 | 1996-10-22 | Vanguard International Semiconductor Corporation | Method for fabricating T-shaped capacitors in DRAM cells |
| US5914279A (en) * | 1996-04-26 | 1999-06-22 | Texas Instruments Incorporated | Silicon nitride sidewall and top surface layer separating conductors |
| US5811331A (en) * | 1996-09-24 | 1998-09-22 | Taiwan Semiconductor Manufacturing Company Ltd. | Formation of a stacked cylindrical capacitor module in the DRAM technology |
| US5780339A (en) * | 1997-05-02 | 1998-07-14 | Vanguard International Semiconductor Corporation | Method for fabricating a semiconductor memory cell in a DRAM |
| US5915189A (en) * | 1997-08-22 | 1999-06-22 | Samsung Electronics Co., Ltd. | Manufacturing method for semiconductor memory device having a storage node with surface irregularities |
| US5935762A (en) * | 1997-10-14 | 1999-08-10 | Industrial Technology Research Institute | Two-layered TSI process for dual damascene patterning |
| US5956587A (en) * | 1998-02-17 | 1999-09-21 | Vanguard International Semiconductor Corporation | Method for crown type capacitor in dynamic random access memory |
| US5854119A (en) * | 1998-04-13 | 1998-12-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Robust method of forming a cylinder capacitor for DRAM circuits |
| US6015733A (en) * | 1998-08-13 | 2000-01-18 | Taiwan Semiconductor Manufacturing Company | Process to form a crown capacitor structure for a dynamic random access memory cell |
-
1997
- 1997-06-26 JP JP17000197A patent/JP3350638B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-24 TW TW087104357A patent/TW425699B/zh active
- 1998-03-26 US US09/048,311 patent/US6171902B1/en not_active Expired - Fee Related
- 1998-06-25 KR KR10-1998-0024075A patent/KR100466750B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1117142A (ja) | 1999-01-22 |
| TW425699B (en) | 2001-03-11 |
| US6171902B1 (en) | 2001-01-09 |
| KR19990007329A (ko) | 1999-01-25 |
| KR100466750B1 (ko) | 2005-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3350638B2 (ja) | 半導体素子の製造方法 | |
| US6159808A (en) | Method of forming self-aligned DRAM cell | |
| US6238968B1 (en) | Methods of forming integrated circuit capacitors having protected layers of HSG silicon therein | |
| US6249015B1 (en) | Semiconductor device and fabrication method thereof | |
| JP2000021983A (ja) | 半導体装置およびその製造方法 | |
| GB2336942A (en) | Method for fabricating a DRAM cell capacitor | |
| JP2943914B2 (ja) | 半導体装置およびその製造方法 | |
| KR100455867B1 (ko) | 반도체 장치의 제조 방법 및 그 방법에 의해 제조한반도체 장치 | |
| US6979613B1 (en) | Method for fabricating a trench capacitor of DRAM | |
| JP4197576B2 (ja) | 半導体装置の製造方法 | |
| US6964898B1 (en) | Method for fabricating deep trench capacitor | |
| JPH11233737A (ja) | 半導体装置及びその製造方法 | |
| US6004846A (en) | Method for manufacturing DRAM capacitor using hemispherical grained silicon | |
| US6303491B1 (en) | Method for fabricating self-aligned contact hole | |
| JPH11330413A (ja) | 半導体装置の製造方法 | |
| JP3224916B2 (ja) | 半導体装置の製造方法 | |
| JP3144381B2 (ja) | 半導体装置の製造方法 | |
| KR100504949B1 (ko) | 커패시터의 저장 전극 형성 방법 | |
| KR980012242A (ko) | 반도체 장치의 소자 분리 영역 형성 방법 | |
| JPH09223735A (ja) | 半導体装置のコンタクト開孔方法 | |
| US20040108534A1 (en) | Semiconductor device and manufacturing method for the same | |
| JP2001291846A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH1168067A (ja) | 半導体装置の製造方法 | |
| KR20030055804A (ko) | 비트라인 형성 방법 | |
| JPH10256500A (ja) | 半導体記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070913 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100913 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100913 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100913 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110913 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120913 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120913 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120913 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |