KR20090024640A - 반도체 장치 및 반도체 장치의 제조 방법 - Google Patents

반도체 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20090024640A
KR20090024640A KR1020080086636A KR20080086636A KR20090024640A KR 20090024640 A KR20090024640 A KR 20090024640A KR 1020080086636 A KR1020080086636 A KR 1020080086636A KR 20080086636 A KR20080086636 A KR 20080086636A KR 20090024640 A KR20090024640 A KR 20090024640A
Authority
KR
South Korea
Prior art keywords
insulating layer
semiconductor substrate
hole
layer
openings
Prior art date
Application number
KR1020080086636A
Other languages
English (en)
Other versions
KR101085656B1 (ko
Inventor
가즈마사 다니다
마사히로 세끼구찌
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20090024640A publication Critical patent/KR20090024640A/ko
Application granted granted Critical
Publication of KR101085656B1 publication Critical patent/KR101085656B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 기판의 관통 접속부에서, 표면측 배선층의 관통 구멍 저부에서의 박리 및 파단이 방지되고, 접속 불량 등이 개선된 반도체 장치와, 그와 같은 반도체 장치를 제조하는 방법을 제공한다. 관통 구멍(3)을 갖는 반도체 기판(2)의 표면에, 그 관통 구멍(3)과 동일 직경의 개구(4a)를 갖는 제1 절연층(4)이 피복되고, 그 위에 제1 배선층(5)이 개구(4a)를 덮어 형성되어 있다. 또한, 관통 구멍(3) 내 및 반도체 기판(2)의 이면에 제2 절연층(6)이 피복되어 있다. 제2 절연층(6)은, 제1 배선층(5)과 내접하도록 형성되고, 내접부에 제1 절연층(4)의 개구(4a)보다도 소직경의 복수의 개구(6a)를 갖고 있다. 또한, 관통 구멍(3) 내에 제2 배선층(7)이 충전·형성되고, 이 제2 배선층(7)은 제2 절연층(6)의 복수의 개구(6a)를 통하여 제1 배선층(5)에 내접하고 있다.
반도체 기판, 절연층, 관통 구멍, 배선층, 도전체층

Description

반도체 장치 및 반도체 장치의 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은, 반도체 장치 및 반도체 장치의 제조 방법에 관한 것으로, 특히, 반도체 기판의 표리면의 배선 간을 전기적으로 접속하는 관통 접속부를 갖는 반도체 장치와 그 제조 방법에 관한 것이다.
반도체 집적 회로를 이용한 메모리 디바이스에서는, 메모리 용량을 높이기 위하여, 메모리 칩(반도체 칩)을 다단으로 쌓아 겹치는 것이 제안되어 있다. 반도체 칩에는 표리면을 관통하는 관통 구멍이 형성되고, 이 관통 구멍 내에 도전체층이 형성됨과 함께, 도전체층과 도통하는 금속 범프가 칩 이면에 형성되어 있다. 상단의 반도체 칩의 금속 범프는 하단의 반도체 칩의 표면에 형성된 금속 패드에 접합되고, 이와 같이 하여 상단의 메모리 칩의 집적 회로 부분과 하단의 메모리 칩의 집적 회로 부분이 전기적으로 접속되어 있다.
이러한 관통 접속부를 갖는 반도체 장치로서, 종래부터, 반도체 기판의 이면으로부터 에칭에 의해 관통 구멍을 형성하고, 이 관통 구멍 내에 형성한 도통부에 의해, 반도체 기판의 표면과 이면의 배선층 사이를 전기적으로 접속한 구조의 장치 가 제안되어 있다(예를 들면, 특허 문헌 1, 특허 문헌 2 참조).
이하, 종래의 반도체 장치에 대하여 설명한다. 도 8에 도시한 종래의 반도체 장치(100)에서, 실리콘으로 이루어지는 반도체 기판(101)은 표리면을 관통하는 관통 구멍(102)을 갖고, 이 관통 구멍(102)의 내벽면으로부터 반도체 기판(101)의 이면에 걸쳐, 절연막(103)이 형성되어 있다. 그리고, 관통 구멍(102) 내에 관통 배선부(104)가 형성되어 있다. 관통 배선부(104)는, 반도체 기판(101)의 표면측에 형성된 배선층(표면측 배선층)(105)과 이면측에 형성된 외부 단자(땜납 볼)(106)를 전기적으로 접속하고 있다. 반도체 기판(101)의 표면에는 절연층(표면측 절연층)(107)이 형성되고, 이 절연층(107) 상에 표면측 배선층(105)이 형성되고, 또한 그 위에 보호막(표면측 보호막)(108)이 형성되어 있다. 그리고, 반도체 기판(101)의 표면측에는, 집적 회로에 의해 이미지 센서 등의 반도체 디바이스가 형성되어 있다. 또한, 반도체 기판(101)의 이면에는, 관통 배선부(104)에 접속된 외부 단자(106)와, 절연막(이면측 절연막)(103) 및 이면측 보호막(109)이 형성되어 있다. 외부 단자(106)는 외측으로 돌출하도록 형성되어 있다.
이 반도체 장치(100)에서, 관통 구멍(102)과 표면측 절연층(107)의 개구(107a) 및 이면측 절연막(103)의 개구는, 동일 형상으로 동일한 직경을 갖고, 이하에 도시한 바와 같이 하여 형성되어 있다. 즉, 반도체 기판(101)을, 그 이면측으로부터 소정의 마스크 패턴(도시 생략)을 이용하여 표면측 절연층(107)이 노출될 때까지 에칭함으로써, 관통 구멍(102)이 형성된다. 다음으로, 형성된 관통 구멍(102)을 마스크로 이용하여, 반도체 기판(101)에 비하여 선택비가 큰 에칭 방법 으로 표면측 절연층(107)을 에칭함으로써, 표면측 절연층(107)의 개구(107a)가 형성되어 있다. 또한, 관통 구멍(102)의 내벽면 및 반도체 기판(101)의 이면에, 관통 구멍(102)의 저면 및 내벽면에 비하여 반도체 기판(101)의 이면측의 막 두께가 두꺼워지도록, 이면측 절연막(103)을 형성한 후, 이 이면측 절연막(103)을, 이방성 에칭을 이용하여 에치백한다. 이와 같이 하여, 관통 구멍(102) 저면부의 절연막(103)이 제거되어, 표면측 배선층(105)이 노출된다.
[특허 문헌 1] 미국 특허 제5,229,647호 공보
[특허 문헌 2] 일본 특허 제3,186,941호
그러나, 이러한 방법으로 제조되는 종래의 반도체 장치(100)에서는, 노출된 표면측 배선층(105)과 표면측 보호막(108)의 밀착성이 충분하지 않은 경우, 표면측 절연층(107)에 개구(107a)를 형성할 때에, 표면측 배선층(105)과 표면측 보호막(108) 사이에 박리가 생겨서, 기계적인 신뢰성이 저하하는 경우가 있었다. 또한, 이면측 절연막(103)에 개구를 형성할 때에, 에칭(플라즈마 에칭 등) 시의 차압에 의해 표면측 배선층(105)이 휘어지기 쉽고, 휘어진 표면측 배선층(105)이 파단하여 접속 불량을 초래하여, 수율이 저하한다고 하는 문제가 있었다.
본 발명은, 이들 문제를 해결하기 위해 이루어진 것으로, 반도체 기판의 관통 접속부에서, 표면측 배선층의 관통 구멍 저부에서의 박리 및 파단이 방지되고, 접속 불량 등이 개선된 반도체 장치와, 그와 같은 반도체 장치를 제조하는 방법을 제공하는 것을 목적으로 하고 있다.
본 발명의 제1 양태에 따른 반도체 장치는, 반도체 기판과, 상기 반도체 기판의 제1 면과 제2 면을 관통하여 형성된 관통 구멍과, 상기 반도체 기판의 제1 면에 형성되고, 상기 관통 구멍의 제1 면측의 개구부 상에 개구를 갖는 제1 절연층과, 상기 제1 절연층 상에 상기 개구를 덮도록 형성된 제1 도전체층과, 상기 제1 절연층의 개구를 통하여 상기 제1 도전체층에 내접하도록 상기 관통 구멍의 내벽면으로부터 상기 반도체 기판의 제2 면 상에 형성되고, 상기 내접부에 상기 제1 절연층의 개구보다도 소직경의 복수의 개구를 갖는 제2 절연층과, 상기 제2 절연층의 복수의 개구를 통하여 상기 제1 도전체층에 내접하고, 또한 상기 관통 구멍 내 및 상기 반도체 기판의 제2 면 상의 상기 제2 절연층 상에 연접하여 형성된 제2 도전체층을 구비하는 것을 특징으로 한다.
본 발명의 제2 양태에 따른 반도체 장치는, 반도체 기판과, 상기 반도체 기판의 제1 면과 제2 면을 관통하여 형성된 관통 구멍과, 상기 반도체 기판의 제1 면에 형성되고, 상기 관통 구멍의 제1 면측의 개구부 상에 그 개구부보다도 소직경의 복수의 개구를 갖는 제1 절연층과, 상기 제1 절연층 상에 상기 복수의 개구를 덮도록 형성된 제1 도전체층과, 상기 제1 절연층의 상기 반도체 기판측의 면에 내접하도록 상기 관통 구멍의 내벽면으로부터 상기 반도체 기판의 제2 면 상에 형성되고, 상기 내접부에 상기 제1 절연층의 복수의 개구에 연통하는 동일 직경의 개구를 각각 갖는 제2 절연층과, 상기 제2 절연층 및 상기 제1 절연층의 복수의 개구를 통하 여 상기 제1 도전체층에 내접하고, 또한 상기 관통 구멍 내 및 상기 반도체 기판의 제2 면 상의 상기 제2 절연층 상에 연접하여 형성된 제2 도전체층을 구비하는 것을 특징으로 한다.
본 발명의 제3 양태에 따른 반도체 장치는, 제1 면과 제2 면을 갖는 반도체 기판과, 상기 반도체 기판의 제2 면으로부터 그 반도체 기판의 두께보다도 얕게 형성된 오목 구멍과, 상기 오목 구멍의 저부에 상기 반도체 기판의 제1 면측에 관통하도록 형성되고, 그 오목 구멍보다도 소직경의 복수의 작은 관통 구멍과, 상기 반도체 기판의 제1 면에 형성되고, 상기 각 작은 관통 구멍의 제1 면측의 개구부 상에 동일 직경의 개구를 각각 갖는 제1 절연층과, 상기 제1 절연층 상에 상기 개구를 덮도록 형성된 제1 도전체층과, 상기 각 작은 관통 구멍의 제1 면측의 개구부에서 제1 도전체층과 내접하도록, 상기 오목 구멍 및 상기 작은 관통 구멍의 내벽면으로부터 상기 반도체 기판의 제2 면 상에 연접하여 형성되고, 상기 내접부에 상기 제1 절연층의 복수의 개구와 거의 동일 직경의 복수의 개구를 갖는 제2 절연층과, 상기 제2 절연층의 복수의 개구를 통하여 상기 제1 도전체층에 내접하고, 또한 상기 오목 구멍 내와 상기 작은 관통 구멍 내 및 상기 반도체 기판의 제2 면 상의 상기 제2 절연층 상에 연접하여 형성된 제2 도전체층을 구비하는 것을 특징으로 한다.
본 발명의 제4 양태에 따른 반도체 장치의 제조 방법은, 반도체 기판의 제1 면에 제1 절연층을 형성하는 공정과, 상기 제1 절연층 상에 제1 도전체층을 형성하는 공정과, 상기 반도체 기판의 제2 면측으로부터 제1 면측에 관통 구멍을 형성하 고, 그 관통 구멍의 제1 면측의 단부에서 상기 제1 절연층을 노출시키는 공정과, 상기 관통 구멍의 제1 면측의 단부에 노출된 상기 제1 절연층에 개구를 형성하고, 상기 제1 도전체층을 노출시키는 공정과, 상기 노출된 제1 도전체층 상 및 상기 관통 구멍의 내벽면으로부터 상기 반도체 기판의 제2 면 상에, 제2 절연층을 형성하는 공정과, 상기 노출된 제1 도전체층 상에 형성된 상기 제2 절연층에, 상기 제1 절연층의 개구보다도 소직경의 복수의 개구를 형성하고, 상기 제1 도전체층을 다시 노출시키는 공정과, 상기 관통 구멍 내의 상기 제2 절연층 상으로부터 상기 반도체 기판의 제2 면의 상기 제2 절연층 상에 걸쳐서, 상기 제2 절연층의 복수의 개구를 통하여 상기 제1 도전체층에 내접하도록 제2 도전체층을 형성하는 공정을 구비하는 것을 특징으로 한다.
본 발명의 제5 양태에 따른 반도체 장치의 제조 방법은, 반도체 기판의 제1 면에 제1 절연층을 형성하는 공정과, 상기 제1 절연층 상에 제1 도전체층을 형성하는 공정과, 상기 반도체 기판의 제2 면측으로부터 제1 면측에 관통 구멍을 형성하고, 그 관통 구멍의 제1 면측의 단부에서 상기 제1 절연층을 노출시키는 공정과, 상기 노출된 제1 절연층 상 및 상기 관통 구멍의 내벽면으로부터 상기 반도체 기판의 제2 면 상에, 제2 절연층을 형성하는 공정과, 상기 노출된 제1 절연층 상에 형성된 상기 제2 절연층에 상기 관통 구멍보다 소직경의 복수의 개구를 형성하고, 하층의 상기 제1 절연층에 상기 제2 절연층의 개구에 연접하여 동일 직경의 개구를 더 형성하고, 상기 제1 도전체층을 노출시키는 공정과, 상기 제2 절연층 및 제1 절연층의 복수의 개구를 통하여 상기 제1 도전체층에 내접하도록, 상기 관통 구멍 내 의 상기 제2 절연층 상으로부터 상기 반도체 기판의 제2 면의 상기 제2 절연층 상에 걸쳐서 제2 도전체층을 형성하는 공정을 구비하는 것을 특징으로 한다.
본 발명의 제6 양태에 따른 반도체 장치의 제조 방법은, 반도체 기판의 제1 면에 제1 절연층을 형성하는 공정과, 상기 제1 절연층 상에 제1 도전체층을 형성하는 공정과, 상기 반도체 기판의 제2 면측으로부터 상기 반도체 기판의 두께보다도 얕은 오목 구멍을 형성하는 공정과, 상기 오목 구멍의 제1 면측의 단부에서, 상기 반도체 기판의 제1 면측에 관통하도록 상기 오목 구멍보다도 소직경의 복수의 작은 관통 구멍을 형성하고, 그 작은 관통 구멍의 제1 면측의 단부에서 상기 제1 절연층을 노출시키는 공정과, 상기 노출된 제1 절연층에 상기 작은 관통 구멍과 동일 직경의 복수의 개구를 연접하여 형성하고, 상기 제1 도전체층을 노출시키는 공정과, 상기 오목 구멍과 상기 작은 관통 구멍의 내벽면 및 상기 반도체 기판의 제2 면을 덮고, 또한 상기 제1 절연층의 복수의 개구에 의해 노출된 상기 제1 도전체층에 내접하도록, 제2 절연층을 형성하는 공정과, 상기 제1 도전체층과의 내접부에서, 상기 제2 절연층에 상기 제1 절연층의 복수의 개구와 거의 동일 직경의 복수의 개구를 형성하고, 상기 제1 도전체층을 노출시키는 공정과, 상기 제2 절연층의 복수의 개구를 통하여 상기 제1 도전체층에 내접하도록, 상기 작은 관통 구멍 내 및 상기 오목 구멍 내의 상기 제2 절연층 상으로부터 상기 반도체 기판의 제2 면의 상기 제2 절연층 상에 걸쳐서 제2 도전체층을 형성하는 공정을 구비하는 것을 특징으로 한다.
본 발명의 제1 양태에 따른 반도체 장치 및 제4 양태에 따른 반도체 장치의 제조 방법에 따르면, 관통 구멍의 내벽면 및 제2 면에 피복·형성된 제2 절연층이, 관통 구멍의 제1 면측의 개구부(저부)에서 제1 도전체층과 내접하도록 형성되고, 이 내접부에 제1 절연층의 개구보다도 소직경의 개구를 복수 갖고 있고, 또한 관통 구멍 내에 충전된 제2 도전체층이, 이 소직경의 복수의 개구를 통하여 제1 도전체층에 내접되어 전기적으로 접속되어 있으므로, 관통 구멍의 저부에서, 제2 절연층이 제1 도전체층의 보강 구조체로서 기능한다. 따라서, 제1 도전체층에 박리나 파단이 생기지 않게 되어, 전기적 접속성이 향상된다. 그리고, 수율이 향상되고, 전기적·기계적 신뢰성이 양호한 반도체 장치가 얻어진다.
본 발명의 제2 양태에 따른 반도체 장치 및 제5 양태에 따른 반도체 장치의 제조 방법에 따르면, 상기 제1 양태 및 제4 양태와 마찬가지로, 관통 구멍의 저부에서, 제2 절연층이 제1 도전체층의 보강 구조체로서 기능하는 데다가, 제2 절연층 과 마찬가지로 소직경의 개구를 복수 갖는 제1 절연층이, 제1 도전체층에 내접하도록 형성되어 있으므로, 상기한 제1 양태 및 제4 양태에 비해, 제1 도전체층에 대한 보강 효과가 더 향상되고, 전기적·기계적 신뢰성이 더 양호한 반도체 장치를 얻을 수 있다.
본 발명의 제3 양태에 따른 반도체 장치 및 제6 양태에 따른 반도체 장치의 제조 방법에 따르면, 반도체 기판의 제2 면측으로부터 그 기판의 두께보다 얕게 형성된 오목 구멍의 제1 면측의 단부(저부)에서, 이 오목 구멍보다도 소직경의 작은 관통 구멍이 복수 형성되고, 이들 오목 구멍 및 작은 관통 구멍의 내벽면에 피복· 형성된 제2 절연층이, 제1 도전체층과의 내접부에 작은 관통 구멍 및 제1 절연층의 개구와 동일 직경의 복수의 개구를 갖도록 구성되어 있으므로, 반도체 기판의 오목 구멍보다 제1 면측의 부분(작은 관통 구멍의 깊이에 상당하는 두께를 가짐)이, 제1 절연층과 함께 제1 도전체층에 대한 보강 구조체로서 기능한다. 그 때문에, 상기한 제2 양태 및 제5 양태보다 더 보강 효과가 향상되고, 전기적·기계적 신뢰성이 보다 한층 더 양호한 반도체 장치를 얻을 수 있다.
이하, 본 발명을 실시하기 위한 형태에 대하여 설명한다. 또한, 이하의 기재에서는 실시 형태를 도면에 기초하여 설명하지만, 그들 도면은 도해를 위해 제공되는 것이며, 본 발명은 그들 도면에 한정되는 것은 아니다.
도 1은, 본 발명의 제1 실시 형태에 따른 반도체 장치의 구성을 도시한 단면도이며, 도 2a 및 도 2b는, 제1 실시 형태에서의 제2 절연층의 개구의 형상을 도시한 평면도이다. 또한, 도 3a∼도 3h는, 제1 실시 형태의 반도체 장치를 제조하는 방법에서의 각 공정을 도시한 단면도이다.
도 1에 도시한 바와 같이, 제1 실시 형태의 반도체 장치(1)는, 실리콘 등으로 이루어지는 반도체 기판(2)을 갖고, 이 반도체 기판(2)에는, 그 제1 면인 표면(소자 영역 형성면)과 제2 면인 이면을 관통하는 관통 구멍(3)이 형성되어 있다. 또한, 반도체 기판(2)의 표면에는, 관통 구멍(3)의 상부(표면측 단부)에 그 관통 구멍(3)과 동일 직경의 개구(4a)를 갖는 제1 절연층(4)이 피복되어 있고, 이 제1 절연층(4) 상에는 제1 도전체층인 배선층(5)이 형성되어 있다. 제1 배선층(5)은, 제1 절연층(4)의 개구(4a)를 덮어 폐색하도록 형성되어 있다. 또한, 관통 구멍(3)의 내벽면 및 반도체 기판(2)의 이면에는, 제2 절연층(6)이 피복되어 있다. 제2 절연층(6)은, 제1 배선층(5)과 내접하도록 형성되고, 이 내접부에, 제1 절연층(4)의 개구(4a)보다도 소직경의 복수의 개구(6a)를 갖고 있다.
제2 절연층(6)이 갖는 복수의 개구(6a)의 형상 및 배치의 예를, 도 2a 및 도 2b에 각각 도시한다. 개구(6a)의 형상은 특별히 한정되지 않고, 원형, 타원형, 사각형, 오각형 이상의 다각형 등이어도 된다. 또한, 개구(6a)의 개수 및 배치 형태도 특별히 한정되지 않고, 랜덤하게 배치하여도 되지만, 한 방향으로 또는 종횡 양방향(xy 방향)으로 배열하여 배치하는 등, 소정의 배열로 배치하는 것이 바람직하다. 특히, 도 2b에 도시한 바와 같이, 다수의 개구(6a)를 xy 양 방향의 격자점을 이루도록 배치한 경우에는, 제1 배선층(5)에 대한 보강 효과가 xy 양 방향에 밸런스좋게 발휘되어, 보강 효과가 크다고 하는 이점이 있다.
또한, 관통 구멍(3) 내에 제2 도전체층인 배선층(7)이 충전·형성되어 있다. 이 제2 배선층(7)은, 제2 절연층(6)의 복수의 개구(6a)를 통하여 제1 배선층(5)에 내접하고 있고, 또한 관통 구멍(3) 내로부터 반도체 기판(2)의 이면의 제2 절연층(6) 상에 걸쳐서 형성되어 있다. 또한, 반도체 기판(2)의 이면의 제2 배선층(7) 상에는 외부 단자(8)가 형성되고, 반도체 기판(2)의 이면에서, 외부 단자(8)의 배설부를 제외하는 제2 배선층(7) 상과 제2 절연층(6) 상에는, 보호층(이면측 보호층)(9)이 피복되어 있다.
또한, 반도체 기판(2)의 표면의 제1 배선층(5) 상에는, 도시를 생략하였지 만, 표면측 보호막이 형성되어 있다. 또한, 제1 배선층(5)과 표면측 보호막 사이에는, 절연층이나 배선층이 더 형성된 다층 배선 구조가 형성되어 있어도 된다. 또한, 반도체 장치(1)가 이미지 센서 패키지의 양태를 갖는 경우에는, 반도체 기판(2)의 표면에 접착층을 개재하여 글래스 등의 광 투과성 보호 기판이 형성되어 있지만, 설명의 간략화를 위해 도시를 생략한다. 제2 및 제3 실시 형태에서도 마찬가지이다.
이와 같이 구성되는 제1 실시 형태의 반도체 장치(1)는, 이하에 기재한 바와 같이 제조된다. 즉, 우선 도 3a에 도시한 제1 공정에서, 반도체 기판(2)의 표면(제1 면)에 제1 절연층(4)을, CVD(Chemical Vapor Deposition)법, 스핀코트법, 스프레이코트법 등에 의해 형성한다. 제1 절연층(4)은, 예를 들면, 실리콘 산화물(SiO2), 실리콘 질화물(SiNx), SiOF(Fluorine-doped SiO2), 포러스 SiOC(Carbon-doped SiO2) 등에 의해 구성된다.
다음으로, 도 3b에 도시한 제2 공정에서, 제1 절연층(4) 상에 제1 배선층(5)을, 스퍼터법, CVD법, 증착법, 도금법 등에 의해 형성한다. 제1 배선층(5)은, 예를 들면, 고저항 금속 재료(Ti, TiN, TiW, Ni, Cr, TaN, CoWP 등)나 저저항 금속 재료(Al, Al-Cu, Al-Si-Cu, Cu, Au, Ag 등)로 이루어지는 단일층이거나, 또는 상기 재료로 이루어지는 복수의 층이 적층된 구조를 갖는다.
또한, 도시를 생략하였지만, 제1 배선층(5)을 형성한 후, 그 위에 표면측 보호막을 형성한다. 표면측 보호막은, SiO2막, SiNx막, 폴리이미드 수지나 에폭시 수 지 또는 솔더 레지스트재로 구성되며, 예를 들면 CVD법이나 스핀코트법, 스프레이코트법, 인쇄법 등에 의해 형성된다. 또한, 제1 배선층(5)과 표면측 보호막 사이에, 절연층이나 배선층이 더 형성된 다층 배선 구조에서는, 절연층이나 배선층은 CVD법이나 스퍼터법, 증착법, 도금법 등에 의해 형성한다. 다층 배선 구조를 형성하는 경우, 도 3a 및 도 3b에 도시한 공정을 반복하여 행하고, 도시를 생략하였지만, 각 배선층 간은 금속 비아에 의해 전기 접속한다. 또한, 반도체 장치(1)가 이미지 센서 패키지의 양태를 더 갖는 경우에는, 반도체 기판(2)의 표면에, 접착층(예를 들면, 감광성 또는 비감광성의 에폭시 수지, 폴리이미드 수지, 아크릴 수지, 실리콘 수지)을 개재하여, 글래스 등의 광 투과성 보호 기판이 접착된다.
다음으로, 도 3c에 도시한 제3 공정에서, 반도체 기판(2)의 이면측으로부터 소정의 패턴의 마스크(도시 생략)를 사용하여, 플라즈마 에칭법에 의해 관통 구멍(3)을 형성하고, 관통 구멍(3)의 저면부에서 제1 절연층(4)을 노출시킨다. 또한, 이 관통 구멍(3)은, 단면이 제1 절연층(4)을 향하여 테이퍼 형상을 나타내는 것인 것이 바람직하다. 관통 구멍(3)의 형성에서는, 제1 절연층(4)에 비하여 반도체 기판(2)이 상대적으로 크게 에칭되도록, 플라즈마 내에 에칭용의 가스를 도입하여 플라즈마 에칭을 행한다. 에칭용의 가스로서는, 예를 들면, 반도체 기판(2)이 실리콘(Si)이고 제1 절연층(4)이 SiO2막인 경우에는, SF6과 O2와 Ar의 혼합 가스를 사용한다.
다음으로, 도 3d에 도시한 제4 공정에서, 제1 절연층(4)의 노출부를 플라즈 마 에칭에 의해 제거하여, 제1 절연층(4)에 개구(4a)를 형성하고, 제1 배선층(5)을 노출시킨다. 이 때, 반도체 기판(2)이나 제1 배선층(5)에 비하여 제1 절연층(4)이 상대적으로 크게 에칭되도록, 플라즈마 내에 에칭용의 가스(예를 들면, 제1 절연층(4)이 SiO2막이고 반도체 기판(2)이 실리콘으로, 제1 배선층(5)이 TiN, Al로 구성되는 경우에는, C5F8과 O2와 Ar의 혼합 가스)를 도입하여 플라즈마 에칭을 행한다.
또한, 상기한 제3 공정과 제4 공정은, 레이저 에칭법에 의해 마스크를 이용하지 않고 일괄하여 행할 수 있다. 레이저 광원으로서는, 예를 들면, YAG(이트륨 알루미늄 가닛) 레이저, UV(자외선) 레이저, 엑시머 레이저, 탄산 가스(CO2) 레이저 등이 사용된다. YAG 레이저의 파장대는 355㎚, UV 레이저의 파장대는 213㎚ 및 266㎚(CLBO:세슘 리튬 트리보레이트 결정), 355㎚(CBO:세슘 트리보레이트 결정, LBO:리튬 트리보레이트 결정), 엑시머 레이저의 파장대는, 193㎚(ArF), 248㎚(KrF), 308㎚(XeCl), 351㎚(XeF)이다. 반도체 기판(2)이 실리콘이고 제1 절연층(4)이 SiO2막인 경우에는, 레이저 광원으로서 파장 355㎚의 YAG 레이저의 사용이 바람직하다.
다음으로, 도 3e에 도시한 제5 공정에서, 관통 구멍(3)의 저면(제1 배선층(5)의 노출부) 및 내벽면으로부터 반도체 기판(2)의 이면을 덮도록, 제2 절연층(6)을 CVD법, 스프레이코트법, 스핀코트법, 필름 라미네이트법 등에 의해 형성한다. 제2 절연층(6)은, 예를 들면 실리콘 산화물, 실리콘 질화물, 폴리이미드 수지, BCB(벤조시클로부텐) 수지, 에폭시 수지 등에 의해 구성된다.
다음으로, 도 3f에 도시한 제6 공정에서, 관통 구멍(3)의 저면부에 제1 배선층(5)을 덮도록 형성된 제2 절연층(6)에, 소정의 패턴의 마스크(도시 생략)를 사용하여 플라즈마 에칭에 의해, 제1 절연층(4)의 개구(4a)보다도 소직경의 복수의 소개구(6a)를 형성하고, 이들 소개구(6a)를 통하여 제1 배선층(5)을 다시 노출시킨다. 소개구(6a)의 형성에서는, 제1 배선층(5)에 비하여 제2 절연층(6)이 상대적으로 크게 에칭되도록, 플라즈마 내에 에칭용의 가스(예를 들면, 제2 절연층(6)이 SiO2막으로 제1 배선층(5)이 TiN, Al로 구성되는 경우에는, C5F8과 O2와 Ar의 혼합 가스)를 도입하여 플라즈마 에칭을 행한다.
또한, 제2 절연층(6)을 제거하여 소개구(6a)를 형성하는 공정을, 레이저 에칭법을 사용하여, 마스크를 이용하지 않고 행할 수 있다. 레이저 광원으로서는, 예를 들면, YAG 레이저, UV 레이저, 엑시머 레이저, 탄산 가스(CO2) 레이저 등이 사용된다. 제2 절연층(6)이 수지막이며, 특히 미세 직경의 소개구(6a)를 형성하는 경우에는, 파장 266㎚의 UV 레이저의 사용이 바람직하다.
다음으로, 도 3g에 도시한 제7 공정에서, 관통 구멍(3) 내의 제2 절연층(6) 상으로부터 반도체 기판(2)의 이면의 제2 절연층(6) 상에 걸쳐서, 또한 제2 절연층(6)의 복수의 소개구(6a)를 통하여 제1 배선층(5)에 내접하도록, 제2 배선층(7)을 형성한다. 이 제2 배선층(7)은, 예를 들면, 고저항 금속 재료(Ti, TiN, TiW, Ni, Cr, TaN, CoWP 등)나 저저항 금속 재료(Al, Al-Cu, Al-Si-Cu, Cu, Au, Ag, 땜납재 등), 또는 도전성 수지로 이루어지는 단일층이거나, 또는 상기 재료로 이루어 지는 복수의 층이 적층된 구조를 갖는다. 그리고, 제2 배선층(7)의 형성은, 소정의 패턴의 마스크(도시 생략)를 이용하여, 스퍼터법, CVD법, 증착법, 도금법, 인쇄법 등에 의해 행한다. 관통 구멍(3) 내를 간극없이 충전하도록 제2 배선층(7)을 형성하는 것이 바람직하지만, 완전히 충전하지 않고 간극이 있어도 된다.
그 후, 도 3h에 도시한 제8 공정에서, 제2 배선층(7) 상에 외부 단자(8)를 형성하고, 이 외부 단자(8)의 배설부를 제외하는 제2 배선층(7) 상 및 제2 절연층(6) 상에, 이면측 보호층(9)을 형성한다. 외부 단자(8)는 예를 들면 땜납재로 형성되고, 이면측 보호층(9)은, 폴리이미드 수지나 에폭시 수지 또는 솔더 레지스트재로 형성된다. 다음으로, 반도체 기판(2)을 다이서의 절삭 블레이드에 의해 절단한다. 이와 같이 하여 도 1에 도시한 반도체 장치(1)의 개편이 얻어진다.
이와 같이 제조되는 제1 실시 형태의 반도체 장치(1)에서는, 관통 구멍(3)의 내벽면 및 이면에 피복된 제2 절연층(6)이 제1 배선층(5)과 내접하도록 형성되고, 이 내접부에 제1 절연층(4)의 개구(4a)보다도 소직경의 복수의 개구(6a)를 갖고 있고, 또한 관통 구멍(3) 내에 충전된 제2 배선층(7)이, 이 소직경의 복수의 개구(6a)를 통하여 제1 배선층(5)에 내접되어 전기적으로 접속되어 있으므로, 관통 구멍(3)의 표면측의 개구부에서, 제2 절연층(6)이 제1 배선층(5)에 대한 보강 구조체로서 기능한다. 따라서, 제1 배선층(5)이 표면측 보호층(도시 생략)으로부터 박리되거나 파단되거나 하는 것이 없어지게 되어, 수율이 향상되고, 전기적·기계적 신뢰성이 양호한 반도체 장치가 얻어진다.
다음으로, 본 발명의 다른 실시 형태에 대하여 설명한다. 도 4는, 본 발명 의 제2 실시 형태에 따른 반도체 장치의 구성을 도시한 단면도이고, 도 5a∼도 5g는, 제2 실시 형태의 반도체 장치를 제조하는 방법의 각 공정을 도시한 단면도이다. 또한, 이들 도면에서, 도 1 및 도 3a∼도 3h와 동일 부분에는 동일 부호를 붙이고 있다.
도 4에 도시한 바와 같이, 제2 실시 형태의 반도체 장치(21)는, 실리콘 등으로 이루어지는 반도체 기판(2)을 갖고, 이 반도체 기판(2)에는 표면과 이면을 관통하는 관통 구멍(3)이 형성되어 있다. 또한, 반도체 기판(2)의 표면에는, 관통 구멍(3)의 상부(표면측 단부)에 그 관통 구멍(3)보다 소직경의 복수의 개구(4a)를 갖는 제1 절연층(4)이 형성되어 있고, 제1 절연층(4) 상에는 제1 배선층(5)이 형성되어 있다. 제1 배선층(5)은, 제1 절연층(4)의 복수의 개구(4a)를 덮어 폐색하도록 형성되어 있다. 또한, 관통 구멍(3)의 내벽면 및 반도체 기판(2)의 이면에는, 제2 절연층(6)이 피복되어 있다. 제2 절연층(6)은, 제1 절연층(4)과 내접하도록 형성되고, 이 내접부에 제1 절연층(4)의 개구(4a)와 동일 직경의 개구(6a)를 복수 갖고 있다. 제2 절연층(6)의 복수의 개구(6a)는, 각각 제1 절연층(4)의 복수의 개구(4a)와 동축적으로, 즉 반도체 기판(2)의 이면측으로부터 보아 동일한 위치에 겹치도록 형성되어 있다.
제2 절연층(6)이 갖는 개구(6a)의 형상과 개수 및 배치는, 특별히 한정되지 않지만, 상기한 제1 실시 형태와 마찬가지로, 도 2b에 도시한 바와 같이, 원형의 개구(6a)를 xy 방향의 격자의 교점(격자점)을 이루도록 배치한 형태를 채용하는 것이 바람직하다.
또한, 관통 구멍(3) 내에 제2 배선층(7)이 충전·형성되어 있다. 이 제2 배선층(7)은, 제2 절연층(6)의 복수의 개구(6a) 및 제1 절연층(4)의 복수의 개구(4a)를 통하여 제1 배선층(5)에 내접하고 있고, 또한 관통 구멍(3) 내로부터 반도체 기판(2)의 이면의 제2 절연층(6) 상에 걸쳐서 형성되어 있다. 또한, 반도체 기판(2)의 이면의 제2 배선층(7) 상에는 외부 단자(8)가 형성되고, 반도체 기판(2)의 이면에서, 외부 단자(8)의 배설부를 제외하는 제2 배선층(7) 상과 제2 절연층(6) 상에는, 보호층(이면측 보호층)(9)이 피복되어 있다.
이와 같이 구성되는 제2 실시 형태의 반도체 장치(21)는, 이하에 기재한 바와 같이 제조된다. 즉, 우선 도 5a에 도시한 제1 공정에서, 반도체 기판(2)의 표면에, 실리콘 산화물(SiO2), 실리콘 질화물(SiNx), SiOF, 포러스 SiOC 등으로 이루어지는 제1 절연층(4)을, CVD법, 스핀코트법, 스프레이코트법 등에 의해 형성한다.
다음으로, 도 5b에 도시한 제2 공정에서, 제1 절연층(4) 상에 제1 배선층(5)을, 스퍼터법, CVD법, 증착법, 도금법 등에 의해 형성한다. 제1 배선층(5)은, 예를 들면, 고저항 금속 재료(Ti, TiN, TiW, Ni, Cr, TaN, CoWP 등)나 저저항 금속 재료(Al, Al-Cu, Al-Si-Cu, Cu, Au, Ag 등)로 이루어지는 단일층이거나, 또는 상기 재료로 이루어지는 복수의 층이 적층된 구조를 갖는다.
또한, 도시를 생략하였지만, 제1 배선층(5)을 형성한 후, 그 위에 표면측 보호막을 형성한다. 표면측 보호막은, SiO2막, SiNx막, 폴리이미드 수지나 에폭시 수지 또는 솔더 레지스트재로 구성되고, 예를 들면 CVD법이나 스핀코트법, 스프레이 코트법, 인쇄법 등에 의해 형성된다. 또한, 제1 배선층(5)과 표면측 보호막 사이에, 절연층이나 배선층이 더 형성된 다층 배선 구조에서는, 절연층이나 배선층은 CVD법이나 스퍼터법, 증착법, 도금법 등에 의해 형성한다. 다층 배선 구조를 형성하는 경우, 도 3a 및 도 3b에 도시한 공정을 반복하여 행하고, 도시를 생략하였지만, 각 배선층 간은 금속 비아에 의해 전기 접속한다. 또한, 반도체 장치(1)가 이미지 센서 패키지의 양태를 더 갖는 경우에는, 반도체 기판(2)의 표면에, 접착층(예를 들면, 감광성 또는 비감광성의 에폭시 수지, 폴리이미드 수지, 아크릴 수지, 실리콘 수지)을 개재하여, 글래스 등의 광 투과성 보호 기판이 접착된다.
다음으로, 도 5c에 도시한 제3 공정에서, 반도체 기판(2)의 이면측으로부터 소정의 패턴의 마스크(도시 생략)를 사용하여, 플라즈마 에칭법에 의해 관통 구멍(3)을 형성하고, 관통 구멍(3)의 저면부에서 제1 절연층(4)을 노출시킨다. 또한, 이 관통 구멍(3)은, 단면이 제1 절연층(4)을 향하여 테이퍼 형상을 나타내는 것인 것이 바람직하다. 관통 구멍(3)의 형성에서는, 제1 절연층(4)에 비하여 반도체 기판(2)이 크게 에칭되도록, 플라즈마 내에 에칭용의 가스(예를 들면, 반도체 기판(2)이 실리콘이고 제1 절연층(4)이 SiO2막인 경우에는, SF6과 O2와 Ar의 혼합 가스)를 도입하여 플라즈마 에칭을 행한다.
다음으로, 도 5d에 도시한 제4 공정에서, 관통 구멍(3)의 저면부(제1 절연층(4)의 노출부) 및 내벽면으로부터 반도체 기판(2)의 이면을 덮도록, 제2 절연층(6)을 CVD법, 스프레이코트법, 스핀코트법, 필름 라미네이트법 등에 의해 형성한 다. 제2 절연층(6)은, 예를 들면 실리콘 산화물, 실리콘 질화물, 폴리이미드 수지, BCB(벤조시클로부텐) 수지, 에폭시 수지 등에 의해 구성된다.
다음으로, 도 5e에 도시한 제5 공정에서, 관통 구멍(3)의 저면부에 제1 절연층(4)을 덮도록 형성된 제2 절연층(6)에, 소정의 패턴의 마스크(도시 생략)를 사용하여 플라즈마 에칭에 의해, 관통 구멍(3)의 표면측의 개구보다도 소직경의 소개구(6a)를 복수 형성하고, 이들 소개구(6a)로부터 제1 절연층(4)을 노출시킨다. 그 후, 이와 같이 하여 노출된 제1 절연층(4)을 에칭하고, 소개구(6a)와 동일한 위치에 동일 직경의 소개구(4a)를 형성한다. 제2 절연층(6)의 소개구(6a) 및 제1 절연층(4)의 소개구(4a)의 형성에서는, 제1 배선층(5)에 비하여 제2 절연층(6) 및 제1 절연층(4)이 크게 에칭되도록, 플라즈마 내에 에칭용의 가스(예를 들면, 제2 절연층(6) 및 제1 절연층(4)이 SiO2막이고, 제1 배선층(5)이 TiN, Al로 구성되는 경우에는, C5F8과 O2와 Ar의 혼합 가스)를 도입하여 플라즈마 에칭을 행한다.
또한, 상기한 제5 공정은, 레이저 에칭법을 사용하여, 마스크를 이용하지 않고 행할 수 있다. 레이저 광원으로서는, 예를 들면, YAG 레이저, UV 레이저, 엑시머 레이저, 탄산 가스(CO2) 레이저 등이 사용된다. 제2 절연층(6)이 수지막이고, 미세 직경의 소개구(6a)를 형성하는 경우에는, 파장 266㎚의 UV 레이저의 사용이 바람직하다.
다음으로, 도 5f에 도시한 제6 공정에서, 관통 구멍(3) 내의 제2 절연층(6) 상으로부터 반도체 기판(2)의 이면의 제2 절연층(6) 상에 걸쳐서, 또한 제2 절연 층(6)의 소개구(6a) 및 제1 절연층(4)의 소개구(4a)를 통하여 제1 배선층(5)에 내접하도록, 제2 배선층(7)을 형성한다. 이 제2 배선층(7)은, 예를 들면, 고저항 금속 재료(Ti, TiN, TiW, Ni, Cr, TaN, CoWP 등)나 저저항 금속 재료(Al, Al-Cu, Al-Si-Cu, Cu, Au, Ag, 땜납재 등), 또는 도전성 수지로 이루어지는 단일층이거나, 또는 상기 재료로 이루어지는 복수의 층이 적층된 구조를 갖는다. 그리고, 제2 배선층(7)의 형성은, 소정의 패턴의 마스크(도시 생략)를 이용하여, 스퍼터법, CVD법, 증착법, 도금법, 인쇄법 등에 의해 행한다. 관통 구멍(3) 내를 간극없이 충전하도록 제2 배선층(7)을 형성하는 것이 바람직하지만, 완전히 충전하지 않고 간극이 있어도 된다.
그 후, 도 5g에 도시한 제7 공정에서, 제2 배선층(7) 상에 외부 단자(8)를 형성하고, 이 외부 단자(8)의 배설부를 제외하는 제2 배선층(7) 상 및 제2 절연층(6) 상에, 이면측 보호층(9)을 형성한다. 외부 단자(8)는 예를 들면 땜납재로 형성되고, 이면측 보호층(9)은, 폴리이미드 수지나 에폭시 수지 또는 솔더 레지스트재로 형성된다. 다음으로, 반도체 기판(2)을 다이서의 절삭 블레이드에 의해 절단한다. 이와 같이 하여 도 4에 도시한 반도체 장치(21)의 개편이 얻어진다.
이와 같이 제조되는 제2 실시 형태의 반도체 장치(21)에서는, 제1 실시 형태 와 마찬가지로 제2 절연층(6)이 제1 배선층(5)에 대한 보강 효과를 갖는 데다가, 제2 절연층(6)의 개구(6a)와 동일 위치에 동일 직경의 개구(4a)를 복수 갖는 제1 절연층(4)이, 제1 배선층(5)에 내접하도록 형성되고, 이 제1 절연층(4)과 제2 절연층(6)의 적층부가 제1 배선층(5)에 대한 보강 구조체로서 기능한다. 따라서, 제1 실시 형태보다 제1 배선층(5)에 대한 보강 효과가 더 향상되어, 전기적·기계적 신뢰성이 더 양호한 반도체 장치를 얻을 수 있다.
도 6은, 본 발명의 제3 실시 형태에 따른 반도체 장치의 구성을 도시한 단면도이며, 도 7a∼도 7i는, 제3 실시 형태의 반도체 장치를 제조하는 방법의 각 공정을 도시한 단면도이다. 또한, 이들 도면에서, 도 1 및 도 3a∼도 3h(및 도 4 및 도 5a∼도 5g)와 동일 부분에는 동일 부호를 붙이고 있다.
도 6에 도시한 바와 같이, 제3 실시 형태의 반도체 장치(31)는, 실리콘 등으로 이루어지는 반도체 기판(2)을 갖고, 이 반도체 기판(2)에는, 이면측으로부터 반도체 기판(2)의 두께보다도 얕은 오목 구멍(32)이 형성되어 있다. 이 오목 구멍(32)의 저부(표면측 단부)에는, 이 오목 구멍(32)보다도 소직경의 복수의 작은 관통 구멍(33)이 반도체 기판(2)의 표면측에 관통하도록 형성되어 있다. 작은 관통 구멍(33)의 형상과 개수 및 배치는, 특별히 한정되지 않지만, 도 2b에 도시한 바와 같이, 원형의 작은 관통 구멍(33)을 xy 방향의 격자점을 이루도록 배치한 형태를 채용하는 것이 바람직하다.
또한, 반도체 기판(2)의 표면에는, 작은 관통 구멍(33)과 동일 직경의 개구(4a)를 복수 갖는 제1 절연층(4)이 피복되어 있다. 제1 절연층(4)의 복수의 개구(4a)는, 작은 관통 구멍(33)의 상부(표면측 개구부)에 연접하여 형성되어 있다. 그리고, 제1 절연층(4) 상에는, 그 복수의 개구(4a)를 덮어 폐색하도록 제1 배선층(5)이 형성되어 있다.
또한, 오목 구멍(32) 및 복수의 작은 관통 구멍(33)의 내벽면 및 반도체 기 판(2)의 이면에는, 제2 절연층(6)이 피복되어 있다. 제2 절연층(6)은, 복수의 작은 관통 구멍(33)의 표면측 단부에서 제1 배선층(5)과 내접하도록 형성되어 있고, 이 내접부에, 제1 절연층(4)의 복수의 개구(4a)와 거의 동일 직경의 복수의 개구(6a)가 형성되어 있다.
또한, 오목 구멍(32) 및 오목 구멍(32)에 연접하여 형성된 작은 관통 구멍(33) 내에, 제2 배선층(7)이 충전·형성되어 있다. 이 제2 배선층(7)은, 제2 절연층(6)의 개구(6a)를 통하여 제1 배선층(5)에 내접하고 있고, 또한 작은 관통 구멍(33) 내 및 오목 구멍(32) 내로부터 반도체 기판(2)의 이면의 제2 절연층(6) 상에 걸쳐서 형성되어 있다. 또한, 반도체 기판(2)의 이면의 제2 배선층(7) 상에는 외부 단자(8)가 더 형성되고, 반도체 기판(2)의 이면에서, 외부 단자(8)의 배설부를 제외하는 제2 배선층(7) 상과 제2 절연층(6) 상에는, 보호층(이면측 보호층)(9)이 피복되어 있다.
이와 같이 구성되는 제3 실시 형태의 반도체 장치(31)는, 이하에 기재한 바와 같이 제조된다. 즉, 우선 도 7a에 도시한 제1 공정에서, 반도체 기판(2)의 표면에, 실리콘 산화물, 실리콘 질화물, SiOF, 포러스 SiOC 등으로 이루어지는 제1 절연층(4)을, CVD법, 스핀코트법, 스프레이코트법 등에 의해 형성한다.
다음으로, 도 7b에 도시한 제2 공정에서, 제1 절연층(4) 상에 제1 배선층(5)을, 스퍼터법, CVD법, 증착법, 도금법 등에 의해 형성한다. 제1 배선층(5)은, 예를 들면, 고저항 금속 재료(Ti, TiN, TiW, Ni, Cr, TaN, CoWP 등)나 저저항 금속 재료(Al, Al-Cu, Al-Si-Cu, Cu, Au, Ag 등)로 이루어지는 단일층이거나, 또는 상기 재료로 이루어지는 복수의 층이 적층된 구조를 갖는다.
또한, 도시를 생략하였지만, 제1 배선층(5)을 형성한 후, 그 위에 표면측 보호막을 형성한다. 표면측 보호막은, SiO2막, SiNx막, 폴리이미드 수지나 에폭시 수지 또는 솔더 레지스트재로 구성되고, 예를 들면 CVD법이나 스핀코트법, 스프레이코트법, 인쇄법 등에 의해 형성된다. 또한, 제1 배선층(5)과 표면측 보호막 사이에, 절연층이나 배선층이 더 형성된 다층 배선 구조에서는, 절연층이나 배선층은 CVD법이나 스퍼터법, 증착법, 도금법 등에 의해 형성한다. 다층 배선 구조를 형성하는 경우, 도 3a 및 도 3b에 도시한 공정을 반복하여 행하고, 도시를 생략하였지만, 각 배선층 간은 금속 비아에 의해 전기 접속한다. 또한, 반도체 장치(1)가 이미지 센서 패키지의 양태를 갖는 경우에는, 반도체 기판(2)의 표면에, 접착층(예를 들면, 감광성 또는 비감광성의 에폭시 수지, 폴리이미드 수지, 아크릴 수지, 실리콘 수지)을 개재하여, 글래스 등 광 투과성 보호 기판이 접착된다.
다음으로, 도 7c에 도시한 제3 공정에서, 반도체 기판(2)의 이면측으로부터 소정의 패턴의 마스크(도시 생략)를 사용하여, 플라즈마 에칭법에 의해 반도체 기판(2)의 두께보다도 얕게 설정된 오목 구멍 제1 관통 구멍(32)을 형성한다. 또한, 이 오목 구멍 제1 관통 구멍(32)은, 단면이 제1 절연층(4)을 향하여 테이퍼 형상을 나타내는 것인 것이 바람직하다. 오목 구멍 제1 관통 구멍(32)의 형성에서는, 플라즈마 내에 에칭용의 가스를 도입하여 플라즈마 에칭을 행한다. 예를 들면 반도체 기판(2)이 실리콘인 경우, 에칭용의 가스로서는, SF6과 O2와 Ar의 혼합 가스를 사용한다.
다음으로, 도 7d에 도시한 제4 공정에서, 반도체 기판(2)의 이면측으로부터 소정의 패턴의 마스크(도시 생략)를 사용하여, 오목 구멍의 저부에 이 오목 구멍보다도 소직경의 복수의 작은 관통 구멍(33)을 플라즈마 에칭법에 의해 형성한다. 그리고, 이 작은 관통 구멍(33)의 저면부에서 제1 절연층(4)을 노출시킨다. 작은 관통 구멍(33)의 형성에서는, 제1 절연층(4)에 비하여 반도체 기판(2)이 크게 에칭 되도록, 플라즈마 내에 에칭용의 가스를 도입하여 플라즈마 에칭을 행한다. 에칭용의 가스로서는, 예를 들면, 반도체 기판(2)이 실리콘이고 제1 절연층(4)이 SiO2막인 경우에는, SF6과 O2와 Ar의 혼합 가스를 사용한다.
다음으로, 도 7e에 도시한 제5 공정에서, 제1 절연층(4)의 노출부를 플라즈마 에칭에 의해 제거하여, 제1 절연층(4)에 소개구(4a)를 형성하고, 이들 소개구(4a)로부터 제1 배선층(5)을 노출시킨다. 이 때, 반도체 기판(2)이나 제1 배선층(5)에 비하여 제1 절연층(4)이 상대적으로 크게 에칭되도록, 플라즈마 내에 에칭용의 가스(예를 들면, 제1 절연층(4)이 SiO2막이고 반도체 기판(2)이 실리콘, 제1 배선층(5)이 TiN, Al로 구성되는 경우에는, C5F8과 O2와 Ar의 혼합 가스)를 도입하여 플라즈마 에칭을 행한다.
또한, 상기한 제4 공정과 제5 공정은, 레이저 에칭법에 의해 마스크를 이용하지 않고 일괄하여 행할 수 있다. 레이저 광원으로서는, 예를 들면, YAG 레이저, UV 레이저, 엑시머 레이저, 탄산 가스(CO2) 레이저 등이 사용된다. 반도체 기판(2)이 실리콘이고 제1 절연층(4)이 SiO2막인 경우에는, 레이저 광원으로서 파장 355㎚의 YAG 레이저의 사용이 바람직하다.
다음으로, 도 7f에 도시한 제6 공정에서, 작은 관통 구멍(33)의 저면(제1 배선층(5)의 노출부) 및 내벽면으로부터 오목 구멍(32)의 내벽면을 덮고, 또한 반도체 기판(2)의 이면을 덮도록, 제2 절연층(6)을, CVD법, 스프레이코트법, 스핀코트법, 필름 라미네이트법 등에 의해 형성한다. 제2 절연층(6)은, 예를 들면 실리콘 산화물, 실리콘 질화물, 폴리이미드 수지, BCB(벤조시클로부텐) 수지, 에폭시 수지 등에 의해 구성된다.
다음으로, 도 7g에 도시한 제7 공정에서, 작은 관통 구멍(33)의 저면부에서 제1 배선층(5)을 덮도록 형성된 제2 절연층(6)에, 소정의 패턴의 마스크(도시 생략)를 사용하여 플라즈마 에칭에 의해, 작은 관통 구멍(33) 및 제1 절연층(4)의 소개구(4a)와 동일 직경의 복수의 소개구(6a)를 형성하고, 제1 배선층(5)을 다시 노출시킨다. 이 소개구(6a)의 형성에서는, 제1 배선층(5)에 비하여 제2 절연층(6)이 크게 에칭되도록, 플라즈마 내에 에칭용의 가스(예를 들면, 제2 절연층(6)이 SiO2막이고 제1 배선층(5)이 TiN, Al로 구성되는 경우에는, C5F8과 O2와 Ar의 혼합 가스)를 도입하여 플라즈마 에칭을 행한다.
또한, 제2 절연층(6)의 제거 및 소개구(6a)의 형성을, 마스크를 이용하지 않고 제2 절연층(6)을 이방성 에칭에 의해 에치백함으로써 행하여도 된다. 이 경우, 작은 관통 구멍(33)의 저면 및 내벽면에 비하여, 오목부(32)의 저면 및 내벽면과 반도체 기판(2)의 이면측의 막 두께가 두꺼워지도록, 제2 절연층(6)을 형성하는 것이 바람직하다.
다음으로, 도 7h에 도시한 제8 공정에서, 복수의 작은 관통 구멍(33) 내에 형성된 제2 절연층(6) 상으로부터 반도체 기판(2)의 이면의 제2 절연층(6) 상에 걸쳐, 또한 제2 절연층(6)의 소개구(6a)를 통하여 제1 배선층(5)에 내접하도록, 제2 배선층(7)을 형성한다. 제2 배선층(7)은, 예를 들면, 고저항 금속 재료(Ti, TiN, TiW, Ni, Cr, TaN, CoWP 등)나 저저항 금속 재료(Al, Al-Cu, Al-Si-Cu, Cu, Au, Ag, 땜납재 등), 또는 도전성 수지로 이루어지는 단일층이거나, 또는 상기 재료로 이루어지는 복수의 층이 적층된 구조를 갖는다. 그리고, 제2 배선층(7)의 형성은, 소정의 패턴의 마스크(도시 생략)를 이용하여, 스퍼터법, CVD법, 증착법, 도금법, 인쇄법 등에 의해, 오목 구멍(32) 및 작은 관통 구멍(33) 내를 충전하도록 행한다. 관통 구멍(3) 내를 간극없이 충전하도록 제2 배선층(7)을 형성하는 것이 바람직하지만, 완전히 충전하지 않고 간극이 있어도 된다.
그 후, 도 7i에 도시한 제9 공정에서, 제2 배선층(7) 상에 외부 단자(8)를 형성하고, 이 외부 단자(8)의 배설부를 제외하는 제2 배선층(7) 상 및 제2 절연층(6) 상에, 이면측 보호층(9)을 형성한다. 외부 단자(8)는 예를 들면 땜납재로 형성되고, 이면측 보호층(9)은, 폴리이미드 수지나 에폭시 수지 또는 솔더 레지스트재로 형성된다. 다음으로, 반도체 기판(2)을 다이서의 절삭 블레이드에 의해 절단한다. 이와 같이 하여 도 6에 도시한 반도체 장치(31)의 개편이 얻어진다.
이와 같이 제조되는 제3 실시 형태의 반도체 장치(31)에서는, 반도체 기판(2)의 이면측으로부터 그 기판의 두께보다 얕게 형성된 오목 구멍(32)의 저면부에서, 이 오목 구멍(32)보다도 소직경의 작은 관통 구멍(33)이 복수 형성되고, 이들 작은 관통 구멍(33)의 상부에 제1 절연층(4)의 복수의 개구(4a)가 연접하여 형성됨과 함께, 오목 구멍(32) 및 작은 관통 구멍(33)의 내벽면에 피복·형성된 제2 절연층(6)이, 제1 배선층(5)과의 내접부에 작은 관통 구멍(33) 및 제1 절연층의 개구(4a)와 동일 직경의 복수의 개구(6a)를 갖도록 구성되어 있으므로, 반도체 기판(2)의 오목 구멍(32)의 저면보다 상방의 작은 관통 구멍(33)의 깊이에 상당하는 부분(작은 관통 구멍(33))이, 제1 배선층(5)에 내접하는 제1 절연층(4)을 지지한다. 즉, 오목 구멍(32) 등의 형성부에서, 제1 절연층(4)과 반도체 기판(2)의 작은 관통 구멍(33) 형성부와의 적층부가, 제2 절연층(6)과 함께 제1 배선층(5)에 대한 보강 구조체로서 기능한다. 따라서, 제2 실시 형태보다 더 제1 배선층(5)에 대한 보강 효과가 향상되어, 전기적·기계적 신뢰성에 의해 우수한 반도체 장치를 얻을 수 있다.
이상의 실시 형태에서 설명된 구성, 형상, 크기 및 배치 관계에 대해서는, 개략적으로 나타낸 것에 지나지 않고, 또한 수치 및 각 구성의 조성(재질)에 대해서는 예시에 지나지 않는다. 따라서, 본 발명은 이상의 실시 형태에 한정되는 것은 아니고, 특허청구범위에 기재되는 기술적 사상의 범위를 일탈하지 않는 한, 다양한 형태로 변경할 수 있다.
도 1은 본 발명의 제1 실시 형태에 따른 반도체 장치의 구성을 도시한 단면도.
도 2a는 본 발명의 제1 실시 형태에서의 제2 절연층의 개구의 일 형상을 도시한 평면도.
도 2b는 본 발명의 제1 실시 형태에서의 제2 절연층의 개구의 다른 형상을 도시한 평면도.
도 3a는 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법을 도시한 단면도.
도 3b는 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법을 도시한 단면도.
도 3c는 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법을 도시한 단면도.
도 3d는 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법을 도시한 단면도.
도 3e는 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법을 도시한 단면도.
도 3f는 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법을 도시한 단면도.
도 3g는 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법을 도시한 단면도.
도 3h는 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법을 도시한 단면도.
도 4는 본 발명의 제2 실시 형태에 따른 반도체 장치의 구성을 도시한 단면도.
도 5a는 본 발명의 제2 실시 형태에 따른 반도체 장치의 제조 방법을 도시한 단면도.
도 5b는 본 발명의 제2 실시 형태에 따른 반도체 장치의 제조 방법을 도시한 단면도.
도 5c는 본 발명의 제2 실시 형태에 따른 반도체 장치의 제조 방법을 도시한 단면도.
도 5d는 본 발명의 제2 실시 형태에 따른 반도체 장치의 제조 방법을 도시한 단면도.
도 5e는 본 발명의 제2 실시 형태에 따른 반도체 장치의 제조 방법을 도시한 단면도.
도 5f는 본 발명의 제2 실시 형태에 따른 반도체 장치의 제조 방법을 도시한 단면도.
도 5g는 본 발명의 제2 실시 형태에 따른 반도체 장치의 제조 방법을 도시한 단면도.
도 6은 본 발명의 제3 실시 형태에 따른 반도체 장치의 구성을 도시한 단면 도.
도 7a는 본 발명의 제3 실시 형태에 따른 반도체 장치의 제조 방법을 도시한 단면도.
도 7b는 본 발명의 제3 실시 형태에 따른 반도체 장치의 제조 방법을 도시한 단면도.
도 7c는 본 발명의 제3 실시 형태에 따른 반도체 장치의 제조 방법을 도시한 단면도.
도 7d는 본 발명의 제3 실시 형태에 따른 반도체 장치의 제조 방법을 도시한 단면도.
도 7e는 본 발명의 제3 실시 형태에 따른 반도체 장치의 제조 방법을 도시한 단면도.
도 7f는 본 발명의 제3 실시 형태에 따른 반도체 장치의 제조 방법을 도시한 단면도.
도 7g는 본 발명의 제3 실시 형태에 따른 반도체 장치의 제조 방법을 도시한 단면도.
도 7h는 본 발명의 제3 실시 형태에 따른 반도체 장치의 제조 방법을 도시한 단면도.
도 7i는 본 발명의 제3 실시 형태에 따른 반도체 장치의 제조 방법을 도시한 단면도.
도 8은 종래의 반도체 장치의 구성을 도시한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1, 21, 31: 반도체 장치
2: 반도체 기판
3: 관통 구멍
4: 제1 절연층
4a: 제1 절연층의 개구
5: 제1 배선층
6: 제2 절연층
6a: 제2 절연층의 개구
7: 제2 배선층
8: 외부 단자
9: 이면측 보호층
32: 오목 구멍
33: 작은 관통 구멍

Claims (6)

  1. 반도체 기판과,
    상기 반도체 기판의 제1 면과 제2 면을 관통하여 형성된 관통 구멍과,
    상기 반도체 기판의 제1 면에 형성되고, 상기 관통 구멍의 제1 면측의 개구부 상에 개구를 갖는 제1 절연층과,
    상기 제1 절연층 상에 상기 개구를 덮도록 형성된 제1 도전체층과,
    상기 제1 절연층의 개구를 통하여 상기 제1 도전체층에 내접하도록 상기 관통 구멍의 내벽면으로부터 상기 반도체 기판의 제2 면 상에 형성되고, 상기 내접부에 상기 제1 절연층의 개구보다도 소직경의 복수의 개구를 갖는 제2 절연층과,
    상기 제2 절연층의 복수의 개구를 통하여 상기 제1 도전체층에 내접하고, 또한 상기 관통 구멍 내 및 상기 반도체 기판의 제2 면 상의 상기 제2 절연층 상에 연접하여 형성된 제2 도전체층
    을 구비하는 것을 특징으로 하는 반도체 장치.
  2. 반도체 기판과,
    상기 반도체 기판의 제1 면과 제2 면을 관통하여 형성된 관통 구멍과,
    상기 반도체 기판의 제1 면에 형성되고, 상기 관통 구멍의 제1 면측의 개구부 상에 그 개구부보다도 소직경의 복수의 개구를 갖는 제1 절연층과,
    상기 제1 절연층 상에 상기 복수의 개구를 덮도록 형성된 제1 도전체층과,
    상기 제1 절연층의 상기 반도체 기판측의 면에 내접하도록 상기 관통 구멍의 내벽면으로부터 상기 반도체 기판의 제2 면 상에 형성되고, 상기 내접부에 상기 제1 절연층의 복수의 개구에 연통하는 동일 직경의 개구를 각각 갖는 제2 절연층과,
    상기 제2 절연층 및 상기 제1 절연층의 복수의 개구를 통하여 상기 제1 도전체층에 내접하고, 또한 상기 관통 구멍 내 및 상기 반도체 기판의 제2 면 상의 상기 제2 절연층 상에 연접하여 형성된 제2 도전체층
    을 구비하는 것을 특징으로 하는 반도체 장치.
  3. 제1 면과 제2 면을 갖는 반도체 기판과,
    상기 반도체 기판의 제2 면으로부터 상기 반도체 기판의 두께보다도 얕게 형성된 오목 구멍과,
    상기 오목 구멍의 저부에 상기 반도체 기판의 제1 면측에 관통하도록 형성되고, 그 오목 구멍보다도 소직경의 복수의 작은 관통 구멍과,
    상기 반도체 기판의 제1 면에 형성되고, 상기 각 작은 관통 구멍의 제1 면측의 개구부 상에 동일 직경의 개구를 각각 갖는 제1 절연층과,
    상기 제1 절연층 상에 상기 개구를 덮도록 형성된 제1 도전체층과,
    상기 각 작은 관통 구멍의 제1 면측의 개구부에서 제1 도전체층과 내접하도록, 상기 오목 구멍 및 상기 작은 관통 구멍의 내벽면으로부터 상기 반도체 기판의 제2 면 상에 연접하여 형성되고, 상기 내접부에 상기 제1 절연층의 복수의 개구와 거의 동일 직경의 복수의 개구를 갖는 제2 절연층과,
    상기 제2 절연층의 복수의 개구를 통하여 상기 제1 도전체층에 내접하고, 또한 상기 오목 구멍 내와 상기 작은 관통 구멍 내 및 상기 반도체 기판의 제2 면 상의 상기 제2 절연층 상에 연접하여 형성된 제2 도전체층
    을 구비하는 것을 특징으로 하는 반도체 장치.
  4. 반도체 기판의 제1 면에 제1 절연층을 형성하는 공정과,
    상기 제1 절연층 상에 제1 도전체층을 형성하는 공정과,
    상기 반도체 기판의 제2 면측으로부터 제1 면측에 관통 구멍을 형성하고, 그 관통 구멍의 제1 면측의 단부에서 상기 제1 절연층을 노출시키는 공정과,
    상기 관통 구멍의 제1 면측의 단부에 노출된 상기 제1 절연층에 개구를 형성하고, 상기 제1 도전체층을 노출시키는 공정과,
    상기 노출된 제1 도전체층 상 및 상기 관통 구멍의 내벽면으로부터 상기 반도체 기판의 제2 면 상에, 제2 절연층을 형성하는 공정과,
    상기 노출된 제1 도전체층 상에 형성된 상기 제2 절연층에, 상기 제1 절연층의 개구보다도 소직경의 복수의 개구를 형성하고, 상기 제1 도전체층을 다시 노출시키는 공정과,
    상기 관통 구멍 내의 상기 제2 절연층 상으로부터 상기 반도체 기판의 제2 면의 상기 제2 절연층 상에 걸쳐서, 상기 제2 절연층의 복수의 개구를 통하여 상기 제1 도전체층에 내접하도록 제2 도전체층을 형성하는 공정
    을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 반도체 기판의 제1 면에 제1 절연층을 형성하는 공정과,
    상기 제1 절연층 상에 제1 도전체층을 형성하는 공정과,
    상기 반도체 기판의 제2 면측으로부터 제1 면측에 관통 구멍을 형성하고, 그 관통 구멍의 제1 면측의 단부에서 상기 제1 절연층을 노출시키는 공정과,
    상기 노출된 제1 절연층 상 및 상기 관통 구멍의 내벽면으로부터 상기 반도체 기판의 제2 면 상에, 제2 절연층을 형성하는 공정과,
    상기 노출된 제1 절연층 상에 형성된 상기 제2 절연층에 상기 관통 구멍보다 소직경의 복수의 개구를 형성하고, 또한 하층의 상기 제1 절연층에 상기 제2 절연층의 개구에 연접하여 동일 직경의 개구를 형성하여, 상기 제1 도전체층을 노출시키는 공정과,
    상기 제2 절연층 및 제1 절연층의 복수의 개구를 통하여 상기 제1 도전체층에 내접하도록, 상기 관통 구멍 내의 상기 제2 절연층 상으로부터 상기 반도체 기판의 제2 면의 상기 제2 절연층 상에 걸쳐서 제2 도전체층을 형성하는 공정
    을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 반도체 기판의 제1 면에 제1 절연층을 형성하는 공정과,
    상기 제1 절연층 상에 제1 도전체층을 형성하는 공정과,
    상기 반도체 기판의 제2 면측으로부터 그 반도체 기판의 두께보다도 얕은 오목 구멍을 형성하는 공정과,
    상기 오목 구멍의 제1 면측의 단부에서, 상기 반도체 기판의 제1 면측에 관통하도록 상기 오목 구멍보다도 소직경의 복수의 작은 관통 구멍을 형성하고, 그 작은 관통 구멍의 제1 면측의 단부에서 상기 제1 절연층을 노출시키는 공정과,
    상기 노출된 제1 절연층에 상기 작은 관통 구멍과 동일 직경의 복수의 개구를 연접하여 형성하고, 상기 제1 도전체층을 노출시키는 공정과,
    상기 오목 구멍과 상기 작은 관통 구멍의 내벽면 및 상기 반도체 기판의 제2 면을 덮고, 또한 상기 제1 절연층의 복수의 개구에 의해 노출한 상기 제1 도전체층에 내접하도록, 제2 절연층을 형성하는 공정과,
    상기 제1 도전체층과의 내접부에서, 상기 제2 절연층에 상기 제1 절연층의 복수의 개구와 거의 동일 직경의 복수의 개구를 형성하고, 상기 제1 도전체층을 노출시키는 공정과,
    상기 제2 절연층의 복수의 개구를 통하여 상기 제1 도전체층에 내접하도록, 상기 작은 관통 구멍 내 및 상기 오목 구멍 내의 상기 제2 절연층 상으로부터 상기 반도체 기판의 제2 면의 상기 제2 절연층 상에 걸쳐서 제2 도전체층을 형성하는 공정
    을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020080086636A 2007-09-04 2008-09-03 반도체 장치 및 반도체 장치의 제조 방법 KR101085656B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00229123 2007-09-04
JP2007229123A JP4585561B2 (ja) 2007-09-04 2007-09-04 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020110075835A Division KR20110101110A (ko) 2007-09-04 2011-07-29 반도체 장치 및 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20090024640A true KR20090024640A (ko) 2009-03-09
KR101085656B1 KR101085656B1 (ko) 2011-11-22

Family

ID=40406104

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020080086636A KR101085656B1 (ko) 2007-09-04 2008-09-03 반도체 장치 및 반도체 장치의 제조 방법
KR1020110075835A KR20110101110A (ko) 2007-09-04 2011-07-29 반도체 장치 및 반도체 장치의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020110075835A KR20110101110A (ko) 2007-09-04 2011-07-29 반도체 장치 및 반도체 장치의 제조 방법

Country Status (3)

Country Link
US (1) US20090057844A1 (ko)
JP (1) JP4585561B2 (ko)
KR (2) KR101085656B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4818332B2 (ja) * 2008-08-12 2011-11-16 株式会社東芝 半導体装置、半導体装置の製造方法、及びカメラモジュール
JP4987928B2 (ja) * 2009-09-24 2012-08-01 株式会社東芝 半導体装置の製造方法
DE102009053064A1 (de) * 2009-11-13 2011-05-19 Osram Opto Semiconductors Gmbh Dünnfilm-Halbleiterbauelement mit Schutzdiodenstruktur und Verfahren zur Herstellung eines Dünnfilm-Halbleiterbauelements
WO2012090292A1 (ja) 2010-12-28 2012-07-05 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2012164792A (ja) * 2011-02-07 2012-08-30 Nippon Telegr & Teleph Corp <Ntt> ヴィア構造およびその作製方法
JP6034095B2 (ja) * 2012-08-21 2016-11-30 株式会社東芝 半導体装置およびその製造方法
KR102031908B1 (ko) 2013-02-06 2019-10-14 삼성전자주식회사 관통 전극을 갖는 반도체 소자 및 그 형성 방법
JP6160901B2 (ja) * 2013-02-08 2017-07-12 ローム株式会社 半導体装置およびその製造方法
US9171782B2 (en) 2013-08-06 2015-10-27 Qualcomm Incorporated Stacked redistribution layers on die
JP6540228B2 (ja) * 2015-05-25 2019-07-10 富士通株式会社 半導体装置及びその製造方法
US9893058B2 (en) 2015-09-17 2018-02-13 Semiconductor Components Industries, Llc Method of manufacturing a semiconductor device having reduced on-state resistance and structure
US11342189B2 (en) 2015-09-17 2022-05-24 Semiconductor Components Industries, Llc Semiconductor packages with die including cavities and related methods
CN108352321B (zh) * 2015-10-28 2022-09-16 奥林巴斯株式会社 半导体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229647A (en) * 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
US5716218A (en) * 1991-06-04 1998-02-10 Micron Technology, Inc. Process for manufacturing an interconnect for testing a semiconductor die
US6352923B1 (en) * 1999-03-01 2002-03-05 United Microelectronics Corp. Method of fabricating direct contact through hole type
DE19918671B4 (de) * 1999-04-23 2006-03-02 Giesecke & Devrient Gmbh Vertikal integrierbare Schaltung und Verfahren zu ihrer Herstellung
JP4035034B2 (ja) * 2002-11-29 2008-01-16 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US9530857B2 (en) * 2003-06-20 2016-12-27 Tessera Advanced Technologies, Inc. Electronic device, assembly and methods of manufacturing an electronic device including a vertical trench capacitor and a vertical interconnect
JP4153932B2 (ja) * 2004-09-24 2008-09-24 株式会社東芝 半導体装置および半導体装置の製造方法
TWI303864B (en) * 2004-10-26 2008-12-01 Sanyo Electric Co Semiconductor device and method for making the same
JP4443379B2 (ja) * 2004-10-26 2010-03-31 三洋電機株式会社 半導体装置の製造方法
US7396732B2 (en) * 2004-12-17 2008-07-08 Interuniversitair Microelektronica Centrum Vzw (Imec) Formation of deep trench airgaps and related applications
US20070032059A1 (en) * 2005-08-02 2007-02-08 Harry Hedler Method of manufacturing a semiconductor structure having a wafer through-contact and a corresponding semiconductor structure
JP2007081304A (ja) * 2005-09-16 2007-03-29 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
US7307348B2 (en) * 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
US7563714B2 (en) * 2006-01-13 2009-07-21 International Business Machines Corporation Low resistance and inductance backside through vias and methods of fabricating same
JP2008305938A (ja) * 2007-06-07 2008-12-18 Toshiba Corp 半導体装置および半導体装置の製造方法
JP4799542B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ
JP4799543B2 (ja) * 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ及びカメラモジュール

Also Published As

Publication number Publication date
US20090057844A1 (en) 2009-03-05
JP4585561B2 (ja) 2010-11-24
KR101085656B1 (ko) 2011-11-22
JP2009064820A (ja) 2009-03-26
KR20110101110A (ko) 2011-09-15

Similar Documents

Publication Publication Date Title
KR101085656B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP4937842B2 (ja) 半導体装置およびその製造方法
US8269315B2 (en) Semiconductor device and method of manufacturing semiconductor device
KR100554779B1 (ko) 반도체 장치, 회로 기판 및 전자 기기
US8978247B2 (en) TSV fabrication using a removable handling structure
CN101969053B (zh) 半导体装置及其制造方法
JP4596001B2 (ja) 半導体装置の製造方法
US20030102551A1 (en) Semiconductor device and method for manufacturing
JP2005051150A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004221372A (ja) 半導体装置、半導体モジュール、電子機器、半導体装置の製造方法および半導体モジュールの製造方法
KR20030038324A (ko) 반도체장치
JP3707481B2 (ja) 半導体装置の製造方法
JP2008300718A (ja) 半導体装置および半導体装置の製造方法
JP2003203940A (ja) 半導体チップ及び配線基板並びにこれらの製造方法、半導体ウエハ、半導体装置、回路基板並びに電子機器
JP2008135763A (ja) 半導体モジュール、電子機器および半導体モジュールの製造方法
KR20090131258A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2009124042A (ja) 半導体装置
JP4645863B2 (ja) 半導体装置の製造方法
JP2007221080A (ja) 半導体装置およびその製造方法
US7888778B2 (en) Semiconductor device and producing method of the same
CN102190279B (zh) 半导体装置
JP5128712B1 (ja) 半導体装置
JP2004281982A (ja) 半導体装置及びその製造方法
KR20090034613A (ko) 반도체 소자 제조시 본드 패드 형성방법
JP2005191336A (ja) 半導体チップおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
A107 Divisional application of patent
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee