JP2005223059A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005223059A JP2005223059A JP2004028098A JP2004028098A JP2005223059A JP 2005223059 A JP2005223059 A JP 2005223059A JP 2004028098 A JP2004028098 A JP 2004028098A JP 2004028098 A JP2004028098 A JP 2004028098A JP 2005223059 A JP2005223059 A JP 2005223059A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- semiconductor device
- atoms
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】EM欠陥及びSM欠陥による寿命の短縮化が抑制された信頼性の高い銅系配線を備える半導体装置を提供すること。
【解決手段】 酸素及び塩素を、いずれも平均濃度1.0×1016〜2.0×1018atoms/cm3で含む銅又は銅合金からなる配線層を具備する。
【選択図】 図1
【解決手段】 酸素及び塩素を、いずれも平均濃度1.0×1016〜2.0×1018atoms/cm3で含む銅又は銅合金からなる配線層を具備する。
【選択図】 図1
Description
本発明は、半導体装置に係り、特に、信頼性の高い銅系配線を備える半導体装置に関する。
銅又は銅合金からなる銅系の多層配線の信頼性は、結晶配向性、結晶粒径、含まれる不純物などにより大きな影響を受ける。これまで、銅系配線を形成するプロセスとしてスパッタリングを用いて得たスパッタ膜は、高純度のターゲットを高真空中で、高純度のArガスを用いて成膜されていたため、不純物の極めて少ない膜であった。
一方、Cuダマシン配線形成プロセスとして広く採用されている電解メッキプロセスでは、配線溝への埋め込み性の向上、及びメッキ膜表面の平坦化を実現するために、アクセラレーター、サプレッサー、レベラーといった3種類の添加物が様々な添加量でメッキ液中に添加されている。その結果、これらの添加物を構成する元素が不純物としてCu配線中に混入し、Cu配線中の不純物量は、数10から数100ppm程度となっていた。
このようなCu配線中の不純物の主なものとして、硫黄(S)、塩素(Cl)、酸素(O)、炭素(C)、窒素(N)が挙げられ、これらが結晶粒成長の抑制、配線のエレクトロマイグレーション(EM)及びストレスマイグレーション(SM)による信頼性の劣化を引き起こす原因と考えられている。
また、配線の信頼性を劣化させる原因として、配線形成時に発生するマイクロボイドが現在大きな問題となっている。マイクロボイドの存在は、EM欠陥及びSM欠陥を生じさせる初期ボイドとなる。このような初期ボイドが存在すると、マイクロボイド発生の潜伏時間が無く、電流印加とともにマイクロボイドが成長するため、EM欠陥及びSM欠陥により寿命が大幅に短縮化する。そのため、マイクロボイドの発生を抑制する早急な対策が望まれている。
EM欠陥を防止する方法として、銅配線を形成するためのエッチングガスとして、分子中にハロゲンと硫黄を含むガスを用いて、配線表面に銅硫化物を形成する方法(例えば、特許文献1参照)、及び電解メッキによる銅配線の形成のための銅シード層中のO、C、Fの含有量を1.0×1019atoms/cm3未満に抑制することが知られている(例えば、特許文献2参照)。しかし、これらの方法では、その効果はいずれも低く、満足し得るものではなかった。
特開2000−77412号公報
特開2002−57126号公報
本発明は、以上のような事情の下になされ、EM欠陥及びSM欠陥による寿命の短縮化が抑制された、信頼性の高い銅系配線を備える半導体装置を提供することを目的とする。
上記課題を解決するため、本発明の一態様は、酸素及び塩素を、いずれも平均濃度1.0×1016〜2.0×1018atoms/cm3で含む銅又は銅合金からなる配線層を具備することを特徴とする半導体装置を提供する。
また、本発明の他の態様は、半導体基板と、前記半導体基板上に形成された第1の絶縁層と、前記第1の絶縁層に形成された第1の配線溝に埋め込まれた第1の配線層と、前記第1の絶縁層上に拡散バリア層を介して形成された第2の絶縁層と、前記第2の絶縁層に形成されたビアホール及び第2の配線溝にそれぞれ埋め込まれ、前記第1の配線層に電気的に接続されたビア及び第2の配線層とを具備し、前記第1及び/又は第2の配線層は、酸素及び塩素を、いずれも平均濃度1.0×1016〜2.0×1018atoms/cm3で含む銅又は銅合金からなることを特徴とする半導体装置を提供する。
以上のように構成される本発明の半導体装置によると、EM欠陥及びSM欠陥による寿命の短縮化が抑制され、信頼性が高い半導体装置を得ることが可能となる。
以下、本発明の実施形態について説明する。
本発明者らは、電解メッキにより形成したCu配線層のEM欠陥及びSM欠陥により寿命を短縮化しているCu配線層中のマイクロボイドにつき、種々解析した結果、マイクロボイドの発生は、Cu配線層中のO及びClに起因することを見出した。即ち、Cu配線層中のO及びClの平均濃度が2.0×1018atoms/cm3を越えると、マイクロボイドが多量に発生し、Cu配線層のEM欠陥及びSM欠陥により寿命が短縮化されることがわかった。
通常、電解メッキ液中には種々の添加物が含まれていることから、形成されたCuメッキ膜中には、添加物の構成元素であるS、O、C、Clが2〜3×1018atoms/cm3程度の濃度で含まれている。電解メッキにより形成されたCu配線層のEM及びSM加速試験の結果、Cu配線層中のCl及びOの不純物濃度が、マイクロボイドの発生に大きな影響を与え、2.0×1018atoms/cm3を越えると、マイクロボイドの多量の発生により、EM寿命及びSM寿命が顕著に短縮することがわかった。
これに対し、Cu配線層中のCl及びOの不純物濃度を2.0×1018atoms/cm3以下に制御することにより、配線の不良は抑制され、Cu配線の信頼性を向上させることが出来ることが判明した。
なお、成膜されたCuメッキ膜中にOが存在すると、例えば電解メッキ後アニール時等において、フォーミングガス中の水素がCuメッキ膜中に拡散し、膜中のOと結合することにより水を発生する。この現象は、水素脆性として、Cu材料に一般に良く知られているが、膜中にClが存在すると、水とClの相互作用により、Cuの腐食が加速され、マイクロボイドが特に多量に発生することも判明した。
一方、Cu配線層中のCl及びOの不純物濃度が1.0×1016atoms/cm3未満になると、Cu配線の信頼性が低下することも判明した。これは、Cu配線層中に不純物が混在することにより、結晶粒成長を促進する効果が生ずるが、不純物濃度が低すぎると、そのような効果が得られないためであり、各種不純物濃度のCu膜の結晶粒径測定結果およびEM及びSMの測定結果より明らかとなった。
なお、Cl及びO以外の不純物であるS、C、Nに関しては、通常の濃度である2〜3×1018atoms/cm3程度では、Cu配線層の信頼性に影響を及ぼすことは確認されなかった。
Cu配線層中のCl及びOの不純物濃度の制御は、電解メッキによる成膜の場合には、例えば、メッキ液中へのレベラー等の添加剤の添加量を調整することにより行うことが出来る。この場合、Cl及びOの不純物濃度は、配線層内の含有量が1.0×1016〜2.0×1018atoms/cm3の範囲内であればよく、成膜後にCMP等により除去される余剰部分がこの範囲外、例えばこの範囲より高濃度であっても何ら問題は生じない、これは、熱処理後のSIMS(二次イオン質量分析法)測定によると、熱処理によっても不純物分布に変化が生じないためであり、Cuメッキ後に、300℃以下でアニールを行っても不純物の拡散は起きていないためである。従って、電解メッキによりCu配線層の形成を行う場合、ビア及び配線溝への埋め込み時にはO及びClを微量に(上記範囲内に)含有するメッキ液を使用し、引き続き余剰部分の電解メッキは、O及びClを多量に(上記範囲を超えて)含有する通常のメッキ液を用いて行えば良く、このような操作は、メッキ液を切り替えることや、メッキ液を途中で置換することにより実現可能である。
また、配線溝へのCuの埋め込み成膜を行う場合、Cu配線層中への添加物の巻き込みを低減するために、電解メッキの電流密度は、初期の低不純物濃度のメッキ液を用いる電解メッキ時には高いほど望ましいが、メッキ液中の拡散律速に起因する埋め込み劣化を考慮すると、3〜10A/cm2の範囲内であることが望ましい。
本発明の実施形態の半導体装置における配線溝へのCu配線層の埋め込みは、電解メッキに限らず、スパッタリング、CVD等により行うことが出来る。電解メッキは、メッキ液中の添加物からの不純物の混入が多いため、本発明に適用した場合に特に効果的である。スパッタリングとしては、埋め込みを良好に行うため、通常のスパッタリングの後にリフローを施すリフロースパッタ法、通常のスパッタリングの後に基板を高温に維持してスパッタリングを行う2ステップスパッタリング法を用いることが好ましい。
以下、本発明の実施例及び比較例を示し、より具体的に説明する。
実施例
能動部を有するSi基板(図示せず)上に酸化膜(図示せず)を15nmの厚さに形成した後、引き続き、図1に示されるように、CVD法によりSiOC系のLow−k膜1を250nmの厚さに形成した。その後、リソグラフィー工程によりレジストパターンを形成し、これをマスクとしてRIE工程により、幅5μm、深さ250nmの第1層配線用溝を形成した。次いで、アッシングによりレジストパターンを除去し、更に、洗浄工程を行った後、メタル成膜工程により第1層Cu配線層2を形成した。
能動部を有するSi基板(図示せず)上に酸化膜(図示せず)を15nmの厚さに形成した後、引き続き、図1に示されるように、CVD法によりSiOC系のLow−k膜1を250nmの厚さに形成した。その後、リソグラフィー工程によりレジストパターンを形成し、これをマスクとしてRIE工程により、幅5μm、深さ250nmの第1層配線用溝を形成した。次いで、アッシングによりレジストパターンを除去し、更に、洗浄工程を行った後、メタル成膜工程により第1層Cu配線層2を形成した。
第1層Cu配線層の形成は、次のようにして行った。即ち、まず、250℃、水素雰囲気中で脱ガスを行った後、Ta層をSIS(self-ionized sputtering)法により15nmの厚さに形成した。その後、CuをSIS法により70nmの厚さに形成し、更に400℃に基板が維持された状態でスパッタリングを行うことにより、第1層配線用溝にCu膜を埋め込んだ。その後、イオン注入により、下記表1に示す種々の濃度の不純物をCu膜中に添加した。なお、ここでのCl及びOの不純物濃度は、配線形成後SIMSにより測定された配線内深さ方向の不純物分布(デプスプロファイル)に基づいて求めた平均濃度である。このとき、一次イオンにはCsを用い、マトリックス効果を除去するため、界面領域の10nmは除去して平均濃度の導出を行った。
更に、水素10vol%のフォーミングガス中にて150℃、60分の熱処理を行った後、CMPにて表面を研摩してLow−k膜1上におけるCu膜及びTa膜の余剰部分を除去し、第1層配線用溝内に、バリア層としてのTa層3及び第1層Cu配線層2を形成した。
次いで、プラズマCVD法にて拡散バリア層としてSiC層4を60nmの厚さに形成した後、SiOC系のLow−k膜5を800nmの厚さに形成した。その後、リソグラフィー工程によりレジストパターンを形成し、このレジストパターンをマスクとしてRIE工程により0.13nm径のビアホールを形成した。レジストパターンをアッシングにより除去した後、引き続きリソグラフィー工程により別のレジストパターンを形成し、このレジストパターンをマスクとしてRIE工程により、幅0.2μm、深さ300nmの第2層Cu配線用溝を形成した。
レジストパターンをアッシングにより除去した後、ビアホール底部のSiC拡散バリア膜を除去し、露出する第1層Cu配線層2の表面の洗浄を行った。洗浄後、スパッタ装置内にて脱ガス処理を行った。この脱ガス処理は、SMの加速試験の目的より、第1層Cu配線層2内に結晶欠陥を多量に生成するために、350℃、60秒の熱処理を減圧水素中で行った。
引き続き、バリア層としてTa層6を15nmの厚さに形成した後、Cuメッキシード層7を80nmの厚さに形成した。その後、電解メッキ法により、第2層Cu層8を800nmの厚さに形成した。このようにして、図1に示す構造を得た。
その後、第1層Cu配線層2の場合と同様、150℃、60分の熱処理を行い、熱処理後、CMPにより全面を研磨して、Low−k膜5上におけるCu層及びTa層の余剰部分を除去した。引き続きSiC拡散バリア膜を70nmの厚さに形成した後、パッシベーション膜として、d−TEOS膜を400nmの厚さに、p−SiN膜を600nmの厚さに形成した。更に、Alパッド電極を形成することにより、Cu配線層を大気に触れさせることのない、2層のCu配線層を有する多層配線構造が完成した。
以上のようにして形成した2層Cu配線について、以下のように、第1層Cu配線層のSM加速試験を行った。なお、試料となる2層Cu配線は、図2に模式的に示すような配線構造を10k個つなげたビアチェーンであり、上述のように、第1層Cu配線層の幅は5μm、第2層Cu配線層の幅は0.2μm、配線長は10μmである。このような構造は、ビア内面はTaバリア層で遮断されているため、ビア直下の配線層の部分AにSMボイド不良が最も発生しやすい構造である。また、第1層Cu配線層の幅が広いため、体積に比例する結晶粒界、結晶欠陥およびマイクロボイドの数が多い構造である。
以上のプロセスにおいて各種熱処理が施されている2層Cu配線試料に、SM加速試験として本構造で最もSM加速度の高い175℃で、1000時間の放置試験を行った。その結果を下記表1に示す。ここで、SM信頼性(不良率)は、10%の抵抗上昇を不良とし、初期不良を除いた試験パターン数に対する不良数の百分率を記した。
また、図3に模式的に示すように、第1配線長が100μmの両終端ビアの2層Cu配線構造において、第1層Cu配線層のEM試験を行った。第1層Cu配線層の配線幅は0.13μmのボーダレス構造であり、通常の電解メッキにより得たS、O、C、Clが2〜3×1018atoms/cm3の平均濃度を有する配線構造の寿命を1として、その相対値を各試料のEM信頼性として下記表1に示す。
更に、上記実施例では、SM不良を加速させるため、拡散バリア層を開口して第1層Cu配線層を露出させた後、350℃、60秒の熱処理を行ったが、引き続いて実施例1〜4と同様の不純物濃度でCl及びOをイオン注入したCu膜に対し、通常の250℃、30秒の熱処理条件にて熱処理を施した多層配線を形成し、それぞれ同様のSM、EM加速試験を行った。いずれの試料でもSM不良は観測されず、EM試験においてもS、O、C、Clが2〜3×1018atom/cm3の平均濃度である配線に対し、寿命が約2倍以上という良好な結果が得られた。
上記表1より明らかなように、イオン注入工程で導入されたCl及びOの濃度により、SM及びEM信頼性に影響がみられる。即ち、Cl及びOの濃度が共に1.0×1016atoms/cm3〜2.0×1018atom/cm3、特に1.0×1010atoms/cm3〜1.0×1018atom/cm3の場合に信頼性の向上がみられた。
また、2層配線形成後、TEM観察を行った結果、Cl及びOの濃度が1.0×1018atoms/cm3を超える2.0×1018atoms/cm3である実施例5の試料において、微量のマイクロボイドが配線中に観察された。マイクロボイド周辺をEDX及びEELSにて分析を行ったところ、ClとOが検出され、マイクロボイド形成にCl及びOが影響を及ぼしていることが確認された。
更に、O濃度(比較例2、3)、Cl濃度(比較例4、5)のいずれか一方が2.0×1018atoms/cm3を越える場合にSM不良が観察され、多量のマイクロボイドも観察されたが、O濃度、Cl濃度の双方が2.0×1018atom/cm3を越える場合(比較例6)には、極めて多量のマイクロボイドが観察され、両元素の相乗効果により、マイクロボイドの発生が特に顕著であることが確認された。
一方、Cl及びOの濃度が1.0×1016atoms/cm3より低い比較例1の試料に関し、信頼性試験前にTEM観察を行った結果、結晶粒径が0.4μmであり、実施例3の結晶粒径の1.8μmに比べて非常に小さいことから、結晶粒径が小さいことが、EM及びSM信頼性の劣化を引き起こした原因と考えられる。
このように、Cu配線は、含有するCl、Oの濃度の影響を多大に受ける。この場合、Cu配線に添加される他の元素は、それぞれの機能を満たすものであれば如何なるものでも良く、最終的に残留する元素の濃度が2〜3×1018atoms/cm3以下であれば問題はない。
なお以上には、Cuの2層配線を形成した実施例について説明したが、本発明はCuの合金からなる配線にも同様に適用することが出来る。また、3層以上の多層配線であってもよいことは言うまでもなく、多層配線中のいずれのCu(又はその合金)からなる配線に対しても本発明は適用可能である。更に、Cu膜中に添加されるCl及びOは、イオン注入で導入する以外にも、電解メッキによるCu成膜のメッキ液中の添加物を利用することや、スパッタリングによるCu成膜に用いられるターゲットに添加物を添加して合金化することよっても、各実施例と同等の濃度でCu膜に添加することが出来る。
1,5・・・Low−k膜、2・・・第1層Cu配線層、3,6・・・Ta層、4・・・SiC層、7・・・Cuメッキシード層、8・・・第2層Cu層。
Claims (5)
- 酸素及び塩素を、いずれも平均濃度1.0×1016〜2.0×1018atoms/cm3で含む銅又は銅合金からなる配線層を具備することを特徴とする半導体装置。
- 半導体基板と、前記半導体基板上に形成された第1の絶縁層と、前記第1の絶縁層に形成された第1の配線溝に埋め込まれた第1の配線層と、前記第1の絶縁層上に拡散バリア層を介して形成された第2の絶縁層と、前記第2の絶縁層に形成されたビアホール及び第2の配線溝にそれぞれ埋め込まれ、前記第1の配線層に電気的に接続されたビア及び第2の配線層とを具備し、前記第1及び/又は第2の配線層は、酸素及び塩素を、いずれも平均濃度1.0×1016〜2.0×1018atoms/cm3で含む銅又は銅合金からなることを特徴とする半導体装置。
- 酸素及び塩素の平均濃度が1.0×1016〜1.0×1018〜atoms/cm3であることを特徴とする請求項1又は2に記載の半導体装置。
- 酸素及び塩素の平均濃度が、二次イオン質量分析法により測定された配線深さ方向のデプスファイルに基づいて求められた値であることを特徴とする請求項1〜3のいずれかに記載の半導体装置。
- 前記銅又は銅合金からなる配線層は、メッキプロセスにより形成されたものであることを特徴とする請求項1〜4のいずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004028098A JP2005223059A (ja) | 2004-02-04 | 2004-02-04 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004028098A JP2005223059A (ja) | 2004-02-04 | 2004-02-04 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005223059A true JP2005223059A (ja) | 2005-08-18 |
Family
ID=34998470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004028098A Pending JP2005223059A (ja) | 2004-02-04 | 2004-02-04 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005223059A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008159720A (ja) * | 2006-12-21 | 2008-07-10 | Nec Electronics Corp | 半導体装置並びに半導体装置の製造方法 |
WO2008084524A1 (ja) * | 2007-01-09 | 2008-07-17 | Fujitsu Microelectronics Limited | 半導体装置の製造方法、および半導体装置の製造装置 |
JP2008270250A (ja) * | 2007-04-16 | 2008-11-06 | Ibaraki Univ | 半導体集積回路装置及びその製造方法 |
US7601638B2 (en) | 2006-10-30 | 2009-10-13 | Kabushiki Kaisha Toshiba | Interconnect metallization method having thermally treated copper plate film with reduced micro-voids |
WO2014185187A1 (ja) * | 2013-05-13 | 2014-11-20 | 国立大学法人茨城大学 | 半導体集積回路装置及びその製造方法、並びに該半導体集積回路装置に使用する低抵抗率銅配線の探索方法 |
CN113380758A (zh) * | 2020-02-25 | 2021-09-10 | 铠侠股份有限公司 | 半导体装置及其制造方法 |
-
2004
- 2004-02-04 JP JP2004028098A patent/JP2005223059A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7601638B2 (en) | 2006-10-30 | 2009-10-13 | Kabushiki Kaisha Toshiba | Interconnect metallization method having thermally treated copper plate film with reduced micro-voids |
JP2008159720A (ja) * | 2006-12-21 | 2008-07-10 | Nec Electronics Corp | 半導体装置並びに半導体装置の製造方法 |
WO2008084524A1 (ja) * | 2007-01-09 | 2008-07-17 | Fujitsu Microelectronics Limited | 半導体装置の製造方法、および半導体装置の製造装置 |
US7955970B2 (en) | 2007-01-09 | 2011-06-07 | Fujitsu Semiconductor Limited | Semiconductor device manufacturing method |
JP5169838B2 (ja) * | 2007-01-09 | 2013-03-27 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP2008270250A (ja) * | 2007-04-16 | 2008-11-06 | Ibaraki Univ | 半導体集積回路装置及びその製造方法 |
WO2014185187A1 (ja) * | 2013-05-13 | 2014-11-20 | 国立大学法人茨城大学 | 半導体集積回路装置及びその製造方法、並びに該半導体集積回路装置に使用する低抵抗率銅配線の探索方法 |
JP2014222715A (ja) * | 2013-05-13 | 2014-11-27 | 国立大学法人茨城大学 | 半導体集積回路装置及びその製造方法、並びに該半導体集積回路装置に使用する低抵抗率銅配線の探索方法 |
CN113380758A (zh) * | 2020-02-25 | 2021-09-10 | 铠侠股份有限公司 | 半导体装置及其制造方法 |
CN113380758B (zh) * | 2020-02-25 | 2023-12-29 | 铠侠股份有限公司 | 半导体装置及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4940950B2 (ja) | 半導体装置の製造方法 | |
JP5501586B2 (ja) | 半導体装置の製造方法 | |
JPWO2004053971A1 (ja) | 配線用銅合金、半導体装置、配線の形成方法及び半導体装置の製造方法 | |
US20050272258A1 (en) | Method of manufacturing a semiconductor device and semiconductor device | |
US7601638B2 (en) | Interconnect metallization method having thermally treated copper plate film with reduced micro-voids | |
US20090045519A1 (en) | Semiconductor Device and Method of Producing the Same | |
JP2005223021A (ja) | 半導体装置 | |
JP4178295B2 (ja) | 銅からなる配線を有する半導体装置及びその製造方法 | |
JP4740004B2 (ja) | 半導体装置におけるCu合金配線の製造方法 | |
JP4455214B2 (ja) | 半導体装置およびその製造方法 | |
JP2005223059A (ja) | 半導体装置 | |
JP2009099585A (ja) | 埋め込み配線の形成方法 | |
JP2010225682A (ja) | 半導体装置およびその製造方法 | |
JP2007220744A (ja) | 半導体装置およびその製造方法 | |
JP2008021807A (ja) | 半導体配線の製造方法 | |
JP2010080525A (ja) | 半導体装置の製造方法 | |
US7955980B2 (en) | Method of manufacturing semiconductor device | |
JP5484691B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2004342977A (ja) | 半導体装置の製造方法 | |
JP6080009B2 (ja) | 半導体集積回路装置及びその製造方法、並びに該半導体集積回路装置に使用する低抵抗率銅配線の探索方法 | |
JP5239156B2 (ja) | 配線形成方法及び半導体装置 | |
JP2005051185A (ja) | 熱処理方法及び半導体装置の製造方法 | |
KR100602100B1 (ko) | 반도체 소자의 배선 형성 방법 | |
KR100866110B1 (ko) | 반도체 소자의 구리배선 형성방법 | |
JP2006040908A (ja) | 半導体装置の製造方法 |