JP2005051185A - 熱処理方法及び半導体装置の製造方法 - Google Patents

Abstract

【課題】マイクロボイドが少なく、かつ結晶粒が粗大化した金属膜を得ることができる熱処理方法、及び配線不良が起こり難い半導体装置を得ることができる半導体装置の製造方法を提供する。
【解決手段】ウェハＷは、ビアホール１０ａ及び配線溝１０ｂを備えた層間絶縁膜１０が形成されている。層間絶縁膜１０上にはバリアメタル膜１１が形成されており、バリアメタル膜１１上にはビアホール１０ａ及び配線溝１０ａに埋め込まれるように配線膜１３が形成されている。この状態で、配線膜１３が弾性変形し、かつ圧縮応力が働く温度領域で第１の熱処理を施し、その後配線膜１３が塑性変形する温度領域で第２の熱処理を施す。
【選択図】図１

Description

本発明は、基板に形成された金属膜に熱処理を施す熱処理方法、及びこの熱処理を施す工程を備えた半導体装置の製造方法に関する。

近年、半導体装置の高集積化と高機能化を達成するためにデバイスの動作速度の向上が要求されている。それに伴い、各素子を繋ぐ配線の微細化及び多層化が進んでいる。そして、この微細化及び多層化に対応すべく、配線材料として低抵抗でありエレクトロマイグレーション（ＥＭ）耐性及びストレスマイグレーション（ＳＭ）耐性に優れたＣｕが用いられているとともにビアホール内及び配線溝内に配線材料を埋め込んで配線を形成するダマシン法が用いられている。

ところで、エレクトロマイグレーション耐性及びストレスマイグレーション耐性を向上させるために、ビアホール等内にＣｕ膜を埋め込んだ後Ｃｕ膜に熱処理（アニール）を施して、結晶粒を粗大化させている。現在、このような熱処理は、一般的に１５０℃〜４００℃で行われている（非特許文献１参照）。
ジー・ビー・アラーズ（G.B.Alers），他７名，銅ダマシン接続のための再結晶アニールにおける信頼性とポストＣＭＰ欠陥とのトレードオフ（trade-off between reliability and post-CMP defects during recrystallization anneal for copper damascene interconnects），「信頼性物理シンポジウム，2001年米国電気電子技術者協会」(Reliability Physics Symposium，2001 IEEE International)，米国電気電子技術者協会（The Institute of Electrical and Electronics Engineers, Inc.)，P350〜354

しかしながら、上記温度領域でＣｕ膜に熱処理を施した場合には、ビアホール内の部分或いは配線溝内の部分にマイクロボイドが発生してしまう。特に、バリアメタル膜とＣｕ膜との界面や結晶粒界等にマイクロボイドが発生し易い。これは、熱処理により多量の空格子点（vacancy）のような結晶欠陥が、ボイド核に集まってしまうことが原因であると考えられる。即ち、熱処理を施す前のＣｕ膜内には、多量の結晶欠陥が存在している。一方、上記温度領域でＣｕ膜に熱処理を施すと、転位が発生し、この転位が多量に絡み合ったところではボイド核が形成される。Ｃｕ膜内に多量の結晶欠陥が存在している状態で、ボイド核が形成されると、ボイド核に多量の結晶欠陥が集まってしまう。これにより、マイクロボイドが発生してしまう。なお、このようなマイクロボイドは、配線不良の原因となるので、抑制することが好ましい。

本発明は、上記従来の問題を解決するためになされたものである。即ち、マイクロボイドが少なく、かつ結晶粒が粗大化した金属膜を得ることができる熱処理方法、及び配線不良が起こり難い半導体装置を得ることができる半導体装置の製造方法を提供することを目的とする。

本発明の一態様によれば、基板に形成された金属膜の圧縮弾性変形温度領域で前記金属膜に第１の熱処理を施す工程と、前記第１の熱処理の後に、前記金属膜の塑性変形温度領域で前記金属膜に第２の熱処理を施す工程とを具備することを特徴とする熱処理方法が提供される。

本発明の他の態様によれば、半導体素子が形成され、かつ表面に凹部が形成された基板上に金属膜を形成する工程と、前記金属膜の圧縮弾性変形温度領域で前記金属膜に第１の熱処理を施す工程と、前記第１の熱処理の後に、前記金属膜の塑性変形温度領域で前記金属膜に第２の熱処理を施す工程と、前記第２の熱処理の後に、前記凹部に埋め込まれた部分以外の金属膜を除去する工程とを具備することを特徴とする半導体装置の製造方法が提供される。

本発明の他の態様によれば、半導体素子が形成され、かつ表面に凹部が形成された基板上にＣｕ膜を形成する工程と、前記Ｃｕ膜に８０℃以上１２０℃以下の第１の熱処理を施す工程と、前記第１の熱処理の後に、前記Ｃｕ膜に１２０℃を超え３５０℃以下の第２の熱処理を施す工程と、前記第２の熱処理の後に、前記凹部に埋め込まれた部分以外のＣｕ膜を除去する工程とを具備することを特徴とする半導体装置の製造方法が提供される。

本発明の一態様の熱処理方法によれば、マイクロボイドが少なく、かつ結晶粒が粗大化した金属膜を得ることができる。また、本発明の他の態様の半導体装置の製造方法によれば、配線不良が起こり難い半導体装置を得ることができる。

以下、実施の形態について説明する。図１は本実施の形態に係る半導体装置の製造プロセスの流れを示したフローチャートであり、図２〜図３は本実施の形態に係る半導体装置の模式的な製造プロセス図である。図４は本実施の形態に係るＣｕ膜に熱処理を施したときの温度とＣｕ膜内の応力との関係を示したグラフである。

図２（ａ）に示されるように、半導体ウェハＷ（以下、単に「ウェハ」という。）上に、例えば化学気相成長法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）或いは塗布法により層間絶縁膜１０を形成する（ステップ１）。ウェハＷは、トランジスタ等のような半導体素子（図示せず）が形成されたＳｉ基板１、ＳｉＯ_２等のような酸化膜２、配線溝３ａが形成された層間絶縁膜３、配線溝３ａ内に形成されたバリアメタル部４及び配線部５、層間絶縁膜３上に形成されたキャップ膜６等から構成されている。層間絶縁膜３，１０は、例えば低誘電率絶縁物から構成されている。このような低誘電率絶縁物としては、例えば、ＳｉＯＣ、ＳｉＯＦ、多孔質シリカ、或いはＰＡＥ（ｐｏｌｙａｒｙｌｅｔｈｅｎ）等が挙げられる。

層間絶縁膜１０を形成した後、図２（ｂ）に示されるように、フォトリソグラフィ技術により層間絶縁膜１０にビアホール１０ａ（凹部）及び配線溝１０ｂ（凹部）を形成する（ステップ２）。ビアホール１０ａを形成するには、まず、ウェハＷを回転させながら層間絶縁膜１０上に化学増幅型のフォトレジストを塗布する。フォトレジストを塗布した後、所定のパターンが形成されたマスクを使用して、ｉ線のような紫外線或いはＫｒＦ及びＡｒＦのような遠紫外線で露光する。その後、現像液により現像して、層間絶縁膜１０上にレジストパターンを形成する。層間絶縁膜１０上にレジストパターンを形成した後、レジストパターンをマスクとして、ＣＦ_４或いはＣＨＦ_３のようなＣＦ系のガスにより層間絶縁膜１０をドライエッチングし、層間絶縁膜１０にビアホール１０ａを形成する。層間絶縁膜１０にビアホール１０ａを形成した後、アッシングによりレジストパターンを取り除く。その後、同様な手順により配線溝１０ｂを形成する。

層間絶縁膜１０にビアホール１０ａ及び配線溝１０ｂを形成した後、図２（ｃ）に示されるようにキャップ膜６に開口６ａを形成する（ステップ３）。キャップ膜６に開口６ａを形成した後、洗浄及び出ガス処理を行い、その後図２（ｄ）に示されるように層間絶縁膜１０上に、例えばスパッタリング或いはＣＶＤにより層間絶縁膜１０への金属の拡散を抑制するためのバリアメタル膜１１を形成する（ステップ４）。バリアメタル膜４，１１は、導電性材料から構成されている。このような導電性材料は、後述する配線部１３ａを構成している金属より拡散係数が小さい金属或いは金属窒化物等から構成されている。このような金属としては例えばＴａ、Ｔｉ等が挙げられ、また金属窒化物としては例えばＴｉＮ、ＴａＮ、ＴｉＳｉＮ、或いはＷＮ等が挙げられる。なお、これらの物質を積層したものからバリアメタル膜４，１１を形成してもよい。

層間絶縁膜１０上にバリアメタル膜１１を形成した後、図３（ａ）に示されるように、バリアメタル膜１１上に、例えばＳＩＳ（Ｓｅｌｆ Ｉｏｎｉｚｅｄ Ｓｐｕｔｔｅｒｉｎｇ）方式のスパッタリングにより電解メッキ時に電流を流すためのシード膜１２を形成する（ステップ５）。シード膜１２は、金属から構成されている。金属としては、例えば、Ｃｕ等が挙げられる。

バリアメタル膜１１上にシード膜１２を形成した後、図３（ｂ）に示されるように、ウェハＷ上にめっき液を供給して、シード膜１２上に電解めっき法によりめっき膜を形成し、配線膜１３（金属膜）を形成する（ステップ６）。ここで、シード膜１２はビアホール１０ａ内及び配線溝１０ｂ内にも形成されているので、配線膜１３はビアホール１０ａ及び配線溝１０ｂ内にも形成される。配線膜５，１３は、金属から構成されている。金属としては、Ｃｕ等が挙げられる。なお、無電解めっき法により配線膜１３を形成してもよい。

このようにシード膜１２上にめっき膜を形成して、配線膜１３を形成し、洗浄処理を行った後、必要に応じ、図３（ｃ）に示されるように、配線膜１３の表層部に金属元素１４を打ち込む（ステップ７）。配線膜１３への金属元素１４の打ち込みは、例えば集束イオンビーム装置（ＦＩＢ）等を用いて行うことができる。集束イオンビーム装置（ＦＩＢ）を用いて行う場合には、金属イオンを配線膜１３に照射することにより、金属元素１４を打ち込むことができる。金属元素１４としては例えばＧａ等が挙げられる。なお、金属元素１４の代わりに或いは金属元素１４とともに不活性ガスを打ち込んでもよい。不活性ガス元素としては例えばＡｒ、Ｘｅ、Ｋｒ等のような希ガス元素、或いはＮ等が挙げられる。

その後、配線膜１３に第１の熱処理を施す（ステップ８）。第１の熱処理は、配線膜１３が弾性変形し、かつ圧縮応力が働く温度領域（圧縮弾性変形温度領域）で行われる。例えば、配線膜１３がＣｕから形成されている場合には、図４に示されるように８０℃以上１２０℃以下の温度領域が、Ｃｕ膜が弾性変形し、かつ圧縮応力が働く温度領域である。第１の熱処理は、例えばホットプレート、加熱炉、或いはランプ等を用いて行うことが可能である。第１の熱処理は、真空雰囲気中、水素雰囲気中、或いはフォーミングガス中で行われることが好ましい。また、窒素雰囲気中或いは不活性ガス中で第１の熱処理を行う場合には、酸素分圧が約５００ｐｐｍ以下であればよく、酸素分圧が約５００ｐｐｍ以上であってもエリンガムチャート上で還元領域であればよい。

配線膜１３に第１の熱処理を所定時間施した後、配線膜１３に第２の熱処理を施す（ステップ９）。第２の熱処理は、配線膜１３が塑性変形する温度領域（塑性変形温度領域）で行われる。例えば、配線膜１３がＣｕから形成されている場合には、図４に示されるように１２０℃を超える温度領域が、Ｃｕ膜が塑性変形する温度領域である。なお、Ｃｕ膜の場合には、圧縮弾性変形する領域と塑性変形する領域との境界である弾性限界は１２０℃に存在していると考えられる。第２の熱処理は、１２０℃を超え３５０℃以下の温度領域で行われることが好ましく、１３０℃以上３００℃以下の温度領域で行われることがより好ましい。第２の熱処理は、例えばホットプレート、電気炉、或いはランプ等を用いて行うことが可能である。第２の熱処理は、真空雰囲気中、水素雰囲気中、或いはフォーミングガス中で行われることが好ましい。また、窒素雰囲気中或いは不活性ガス中で第２の熱処理を行う場合には、酸素分圧が約５００ｐｐｍ以下であればよく、酸素分圧が約５００ｐｐｍ以上であってもエリンガムチャート上で還元領域であればよい。

配線膜１３に第２の熱処理を所定時間施した後、図３（ｄ）に示されるように、洗浄した後に例えば化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）により研磨して、ビアホール１０ａ内及び配線溝１０ｂ内に存在する配線膜１３の部分１３ａ（以下、「配線部」という。）及びバリアメタル膜１１の部分１１ａ（以下、「バリアメタル部」という。）のみがそれぞれ残るように層間絶縁膜１０上の配線膜１３及びバリアメタル膜１１を除去する（ステップ１０）。具体的には、ウェハＷを研磨パッド（図示せず）に接触させた状態で、ウェハＷ及び研磨パッドを回転させるとともにウェハＷ上にスラリ（図示せず）を供給して、配線膜１３及びバリアメタル膜１１を研磨する。なお、ＣＭＰで研磨する場合に限らず、その他の手法で研磨してもよい。その他の手法としては、例えば電解研磨が挙げられる。これにより、図１に示される半導体装置の製造プロセスが終了する。

本実施の形態では、配線膜１３が弾性変形し、かつ圧縮応力が働く温度領域で配線膜１３に第１の熱処理を施し、その後配線膜１３が塑性変形する温度領域で配線膜１３に第２の熱処理を施しているので、配線不良が起こり難い半導体装置を得ることができる。即ち、配線膜１３が弾性変形する温度領域で熱処理を施した場合には、転位が発生し難く、ボイド核が形成され難い。また、配線膜１３に圧縮応力が働く温度領域で熱処理を施した場合には、ボイド核となる空間が形成され難いため、配線膜１３に引張応力が働く温度領域で熱処理を施した場合よりも、配線膜１３内にボイド核が形成され難い。これらのことから、配線膜１３が弾性変形し、かつ圧縮応力が働く温度領域で配線膜１３に第１の熱処理を施した場合には、ボイド核が形成され難い。これにより、配線部１３ａ内の結晶欠陥は、ボイド核に集まることが無くなり、配線膜１３の表面又はその近傍まで移動し、消滅する。それ故、配線部１３ａ内にマイクロボイドが発生し難くなる。一方、第１の熱処理を施した後に上記温度領域で第２の熱処理を施しているので、配線膜１３を構成している結晶粒を粗大化させることができる。ここで、本実施の形態では第１の熱処理で配線部１３ａ内から多量の結晶欠陥を排出しているので、第２の熱処理を施した場合であっても配線部１３ａ内にマイクロボイドが発生し難い。それ故、マイクロボイドが少なく、かつ結晶粒が粗大化した配線部１３ａが得られ、配線不良が起こり難い半導体装置が得られる。

本実施の形態では、第１の熱処理を施す前に配線膜１３の表層部に金属元素１４或いは不活性ガス元素を打ち込むことで、配線膜１３内から確実に結晶欠陥を消滅させることができる。即ち、配線膜１３に金属元素１４を打ち込むと、金属元素１４が配線膜１３の結晶粒界に入り込み、結晶粒界がピンニングされる。これにより、第１の熱処理での結晶粒の成長を確実に抑制することができる。それ故、配線部１３ａ内から確実に結晶欠陥を排出することができる。

また、第１の熱処理を施す前に配線膜１３の表層部に金属元素１４或いは不活性ガス元素を打ち込むことで、配線膜１３を構成している結晶粒をさらに粗大化させることができる。即ち、配線膜１３に第１の熱処理を施すと、配線膜１３の結晶粒界はピンニングされ、結晶粒の成長は抑制されるが、その後配線膜１３に第２の熱処理を施すと、このピンニングは開放される。ここで、ピンニングが開放されると、第１及び第２の熱処理で配線膜１３内に溜められた熱歪エネルギーが一気に開放される。それ故、配線膜１３を構成している結晶粒がいわゆる異常粒成長により粗大化すると考えられる。
（実施例Ａ）

以下、実施例Ａについて説明する。本実施例では、第１の熱処理及び第２の熱処理における熱処理温度とストレスマイグレーション不良率との関係、第１の熱処理及び第２の熱処理と結晶粒径との関係について調べた。

実験に使用したウェハについて述べる。図５は本実施例で使用したウェハの模式的な図である。図５に示されるようにウェハＷは図３（ｄ）に示されたウェハＷとほぼ同様の構造であるが、層間絶縁膜１０及び配線部１３ａ上にはキャップ膜２０及びパッシベーション膜２１が形成され、配線部１３ａ上にはバリアメタル膜２２及び電極２３が形成されている。

酸化膜２はＳｉＯ_２から形成されたものであり、厚さは約１５ｎｍであった。層間絶縁膜３はＳｉＯＣ系の低誘電率絶縁物から形成されたものであり、厚さは約２５０ｎｍであった。配線溝３ａの幅は約５μｍであり、深さは２５０ｎｍであった。

バリアメタル部４は、バリアメタル膜の一部であったものである。バリアメタル膜はＴａから形成されたものであり、厚さは約１５ｎｍであった。ここで、バリアメタル膜の形成前の出ガス処理は、水素雰囲気中かつ２５０℃で行われた。

配線部５は、配線膜の一部であったものである。この配線膜は、シード膜及びめっき膜から構成されている。シード膜はＣｕから形成されたものであり、めっき膜形成前での厚さは約７０ｎｍであった。シード膜の形成に際してはＳＩＳスパッタリング法が用いられた。めっき膜はＣｕから形成されたものであり、ＣＭＰ前の厚さは約８００ｎｍであった。めっき膜の形成に際しては電解めっき法が用いられた。なお、配線膜には金属元素や不活性ガス元素を打ち込まなかった。配線膜には、第１の熱処理と第２の熱処理が施された。第１の熱処理は配線膜５形成後１０分以内にホットプレートで行われ、第２の熱処理は水素濃度約５ｖｏｌ％のフォーミングガスが供給された電気炉内で行われた。

キャップ膜６はＳｉＣＮから形成されたものであり、厚さは約６０ｎｍであった。層間絶縁膜１０はＳｉＯＣから形成されたものであり、厚さは約８００ｎｍであった。ビアホール１０ａの直径は約０．１３ｎｍであり、配線溝１０ｂの幅は約５μｍであり、深さは約３００ｎｍであった。

バリアメタル部１１ａは、バリアメタル膜１１の一部であったものである。バリアメタル膜１１はＴａから形成されており、厚さは約１５ｎｍであった。ここで、バリアメタル膜１１の形成前の出ガス処理は、減圧水素雰囲気中かつ３５０℃で６０秒間行われた。

配線部１３ａは、配線膜１３の一部であったものである。配線膜１３は、シード膜１２及びめっき膜から構成されている。シード膜１２はＣｕから形成されたものであり、めっき膜形成前の厚さは約８０ｎｍであった。めっき膜はＣｕから形成されたものであり、ＣＭＰ前の厚さは約８００ｎｍであった。めっき膜の形成に際しては電解めっき法が用いられた。なお、配線膜１３には金属元素や不活性ガス元素を打ち込まなかった。配線膜１３には、第１の熱処理と第２の熱処理が施された。第１の熱処理は配線膜１３形成後１０分以内にホットプレートで行われ、第２の熱処理は水素濃度約５ｖｏｌ％のフォーミングガスが供給された電気炉内で行われた。

キャップ膜２０はＳｉＣＮから形成されたものであり、厚さは約７０ｎｍであった。パッシベーション膜２１は第１のパッシベーション膜２１ａと第２のパッシベーション膜２１ｂとから構成した。第１のパッシベーション膜２１ａはｄ−ＴＥＯＳから形成されたものであり、厚さは約４００ｎｍであった。第２のパッシベーション膜２１ｂはｐ−ＳｉＮから形成されたものであり、厚さは約６００ｎｍであった。バリアメタル膜２２はＴａから形成されたものであり、電極２３はＡｌから形成されたものであった。

次に実験条件について述べる。まず、異なる温度で配線部５，１３ａに第１の熱処理及び第２の熱処理が施された上記構造のウェハＷを使用して、ストレスマイグレーション加速試験として、ウェハＷを２２５℃で１０００時間放置した。その後、配線部５，１３ａに電流を流し、そのときの電圧変動から電気抵抗の上昇率を求めた。ここで、電気抵抗の上昇率が１０％以上のものをストレスマイグレーション不良とし、全試料数に対するストレスマイグレーション不良のものの割合をストレスマイグレーション不良率で表した。また、走査型イオン顕微鏡（ＳＩＭ）により配線部５，１３ａの結晶粒径を観察した。

実験例１〜１８と比較するために比較例１〜７として異なる温度で配線部に１回のみ熱処理を施したウェハについても同様の測定を行い、ストレスマイグレーション不良率をそれぞれ算出した。また、比較例１〜７においても配線部の結晶粒径を観察した。

実験結果について述べる。表１は熱処理温度とストレスマイグレーション不良率との関係を示したものである。

表１に示されるように比較例１〜５におけるストレスマイグレーション不良率は、３〜７％、比較例６，７におけるストレスマイグレーション不良率は２０％以上であった。これに対し、実験例６〜１０，１３〜１５におけるストレスマイグレーション不良率は、０％であり、実験例５，１１におけるストレスマイグレーション不良率は０．０５％であった。この結果から、第１の熱処理を８０℃以上１２０℃以下の温度領域で行い、かつ第２の熱処理を１２０℃を超え３５０℃以下の温度領域で行った場合には、熱処理を１回のみ行った場合よりもストレスマイグレーション耐性が向上することが確認された。また、第２の熱処理は、１３０℃以上３００℃以下の温度領域で行われることが好ましいと考えられる。

実験例１〜１８における結晶粒径は、比較例１〜７における結晶粒径よりも１．５倍以上大きかった。この結果から、配線膜に第１の熱処理及び第２の熱処理を施した場合には、配線膜に熱処理を１回のみ施した場合よりも結晶粒が大きくなることが確認された。
（実施例Ｂ）

以下、実施例Ｂについて説明する。本実施例では、配線膜に第１の熱処理を施したときの配線膜に働く応力及び配線部内のマイクロボイドについて調べた。

実験条件について述べる。本実施例では、配線膜１３に異なる温度で第１の熱処理をそれぞれ施し、そのときの配線膜１３に働く応力を測定した。応力の測定には、Ｘ線応力測定装置が使用された。また、本実施例では、配線膜１３に異なる温度で第１の熱処理をそれぞれ施し、そのときの配線部１３ａ内のマイクロボイドを観察した。マイクロボイドの観察には、透過型電子顕微鏡（ＴＥＭ）が使用された。

実験結果について述べる。室温から８０℃未満の温度領域で第１の熱処理を施した場合には、配線膜１３が弾性変形し、かつ引張応力が働いていた。また、８０℃以上１２０以下の温度領域で第１の熱処理を施した場合には、配線膜１３が弾性変形し、かつ圧縮応力が働いていた。また、８０℃以上１２０以下の温度領域で第１の熱処理を施した場合には、配線部１３ａ内にマイクロボイドは確認されなかったが、１２０℃を超える温度領域で第１の熱処理を施した場合には、配線部１３ａ内にマイクロボイドが確認された。これらの結果から、８０℃以上１２０以下の温度領域は、配線膜１３が弾性変形し、かつ圧縮応力が働く温度領域であり、また８０℃以上１２０以下の温度領域で第１の熱処理を施した場合には、マイクロボイドが発生し難いことが確認された。
（実施例Ｃ）

以下、実施例Ｃについて説明する。本実施例では、配線膜形成後から第１の熱処理を行うまでの時間及び第１の熱処理後から第２の熱処理を行うまでの時間とストレスマイグレーション不良率との関係について調べた。

実験条件について述べる。本実施例では、上記実施例Ａで使用したウェハＷと同じものを使用した。第１の熱処理は１００℃に加熱されたホットプレートで行われ、第２の熱処理は１５０℃に加熱された電気炉で行われたものであった。このような条件の基で、配線膜１３形成後から第１の熱処理を行うまでの放置時間及び第１の熱処理後から第２の熱処理を行うまでの放置時間の異なるウェハＷにおけるストレスマイグレーション不良率をそれぞれ算出した。

実験結果について述べる。表２は配線膜１３形成後から第１の熱処理を行うまでの時間とストレスマイグレーション不良率との関係を示したものである。

表２に示されるように実験例１９〜２１におけるストレスマイグレーション不良率は、０％であった。この結果から、本実施例では第１の熱処理は配線膜形成後２４時間以内に行うことが好ましいと考えられる。また、第１の熱処理後から第２の熱処理を行うまでの放置時間については、０〜１００時間の間で行ったが、いずれもストレスマイグレーション不良率は０％であった。

一方、これらの試料について電気抵抗の室温変化を同時に調べたところ、配線膜形成直後は電気抵抗の低下が極めて穏やかであったが、２４時間を越えた付近から電気抵抗が急激に減少し、配線膜の室温再結晶化が進行していることがうかがえた。即ち、第１の熱処理は配線膜形成後室温での電気抵抗の急激な減少を伴う室温再結晶化が大きく進行する前に行うことが好ましいと考えられる。なお、配線膜形成後室温再結晶化が進行するまでの時間は、めっき膜形成時の印加電流密度、めっき液組成、めっき膜厚等によっても変動するので、配線膜形成後から第１の熱処理を行うまでの放置時間は、２４時間以内に限定されず、配線膜の室温再結晶化が進行するまでの時間に応じて適宜決定されればよい。
（実施例Ｄ）

以下、実施例Ｄについて説明する。本実施例では、第１の熱処理及び第２の熱処理における熱処理時間と、ストレスマイグレーション不良率及び結晶粒径との関係について調べた。

実験条件について述べる。本実施例では、上記実施例Ａで使用したウェハＷと同じものを使用した。実験例２４〜実験例２８における第１の熱処理は８０℃で行われ、第２の熱処理は１２０℃で行われた。また、実験例２９〜実験例３３における第１の熱処理は１２０℃で行われ、第２の熱処理は３５０℃で行われた。このような条件の基で、熱処理時間が異なるウェハにおけるストレスマイグレーション不良率をそれぞれ算出するとともに配線膜１３の結晶粒径をそれぞれ測定した。

実験結果について述べる。表３は熱処理時間と、ストレスマイグレーション不良率及び結晶粒径との関係を示したものである。

表３に示されるように実験例２５〜２８，３０〜３３におけるストレスマイグレーション不良率は、０％であった。また、実験例２５〜２８，３０〜３３における結晶粒径は、０．３μｍ以上であった。特に実験例２７，２８，３２，３３における結晶粒径は、０．６μｍ以上であった。これらの結果から、第１の熱処理及び第２の熱処理は、ともに３０秒間以上行われることが好ましく、第２の熱処理は９００秒（１５分）間以上行われることがより好ましいと考えられる。
（実施例Ｅ）

以下、実施例Ｅについて説明する。本実施例では、配線膜にＧａを打ち込んだときの結晶粒の状態について調べた。

実験条件について述べる。本実施例では、第１の熱処理を施す前の配線膜１３にＧａを打ち込んだ。Ｇａの打ち込みには、集束イオンビーム装置（ＦＩＢ）が使用された。このようにしてＧａを打ち込んだ配線膜１３を室温で放置し、所定時間毎に結晶粒を観察した。

実験結果について述べる。Ｇａを打ち込んでから１００時間経過した場合であっても、結晶粒の成長はほぼみられなかった。この結果から、配線膜にＧａを打ち込んだ場合には、Ｇａを打ち込まなかった場合よりも結晶粒の成長を抑制できることが確認された。
（実施例Ｆ）

以下、実施例Ｆについて説明する。本実施例では、配線膜にＧａを打ち込んでから第１の熱処理を行うまでの時間と、ストレスマイグレーション不良率及び結晶粒径との関係について調べた。

実験条件について述べる。本実施例では、上記実施例Ａで使用したウェハＷと同じものを使用した。Ｇａは第１の熱処理を施す前の配線膜１３に打ち込まれた。Ｇａの打ち込みには、集束イオンビーム装置（ＦＩＢ）が使用された。第１の熱処理は１００℃で３０秒間行われ、第２の熱処理は１５０℃で１５分間行われた。このような条件の基で、配線膜１３にＧａを打ち込んでから第１の熱処理を行うまでの時間が異なる実験例３４〜３８におけるストレスマイグレーション不良率をそれぞれ算出するとともに結晶粒径をそれぞれ測定した。また、実験例３９としてＧａが打ち込まれていない配線膜についてもストレスマイグレーション不良率及び結晶粒径について測定した。

実験結果について述べる。表４は第１の熱処理を行うまでの時間と、ストレスマイグレーション不良率及び結晶粒径との関係を示したものである。

表４に示されるように実験例３９におけるストレスマイグレーション不良率は５％であったのに対し、実験例３４〜３８におけるストレスマイグレーション不良率は０％であった。この結果から、配線膜にＧａを打ち込んだ場合には、Ｇａを打ち込まなかった場合よりもストレスマイグレーション耐性が向上することが確認された。

また、表４に示されるように実験例３９における結晶粒径は０．７μｍであったのに対し、実験例３４〜３８における結晶粒径は１．０μｍ以上であった。この結果から、配線膜にＧａを打ち込んだ場合には、Ｇａを打ち込まなかった場合よりも第２の熱処理を施した後の配線膜の結晶粒が大きくなることが確認された。
（実施例Ｇ）

以下、実施例Ｇについて説明する。本実施例では、配線膜にＡｒを打ち込むときの電力とストレスマイグレーション不良率、抵抗上昇率、及び結晶粒径との関係について調べた。

実験条件について述べる。Ａｒは第１の熱処理を施す前の配線膜１３に打ち込まれた。Ａｒの打ち込みには、電極を備えた真空チャンバが使用された。具体的には、ウェハを真空チャンバ内に収容し、その後Ａｒを真空チャンバ内に供給するとともに電極に電力を供給して、Ａｒを配線膜１３に打ち込んだ。真空チャンバ内の圧力は、１Ｐａに維持された。Ａｒの打ち込みは、３０秒間行われた。第１の熱処理は１００℃で３０秒間行われ、第２の熱処理は１５０℃で１５分間行われた。このような条件の基で、配線膜１３にＡｒを打ち込んだときの電力が異なるウェハＷにおけるストレスマイグレーション不良率及び抵抗上昇率をそれぞれ算出するとともに結晶粒径をそれぞれ測定した。

実験結果について述べる。表５は配線膜１３にＡｒを打ち込んだときの電力と、ストレスマイグレーション不良率、抵抗上昇率、及び結晶粒径との関係を示したものである。

表５に示されるように実験例４０〜４６におけるストレスマイグレーション不良率はいずれも０％であった。しかしながら、電気抵抗の上昇率を詳細に調べてみると、実験例４１〜実験例４５における電気抵抗上昇率は０％であったが、実験例４０，４６における電気抵抗上昇率は３％であった。また、実験例４１〜４５における結晶粒径は０．９μｍ以上であったが、実験例４０における結晶粒径は０．６μｍであった。さらに電力が４００Ｗ以上になると、配線膜１３が過剰にＡｒイオンによりスパッタリングされてしまうとともにこの過剰なスパッタリングを制御することは困難であった。これらの結果から、配線膜にＡｒを打ち込む場合には、電力を５０Ｗ以上３５０Ｗ以下にすることが好ましいと考えられる。

なお、本発明は上記実施の形態の記載内容に限定されるものではなく、構造や材質、各部材の配置等は、本発明の要旨を逸脱しない範囲で適宜変更可能である。また上記実施の形態では、第１の熱処理後、続けて第２の熱処理を行っているが、第１の熱処理後に冷却し、その後に第２の熱処理を行った場合であっても同様の効果が得られる。上記実施の形態では、ウェハＷを使用しているが、ガラス基板を使用した場合であっても同様の効果が得られる。

図１は実施の形態に係る半導体装置の製造プロセスの流れを示したフローチャートである。 図２は実施の形態に係る半導体装置の模式的な製造プロセス図である。 図３は実施の形態に係る半導体装置の模式的な製造プロセス図である。 図４は本実施の形態に係るＣｕ膜に熱処理を施したときの温度とＣｕ膜内の応力との関係を示したグラフである。 図５は実施例で使用したウェハの模式的な図である。

符号の説明

Ｗ…ウェハ、５，１３ａ…配線部、１３…配線膜、１４…金属元素。

Claims (13)

1. 基板に形成された金属膜の圧縮弾性変形温度領域で前記金属膜に第１の熱処理を施す工程と、
   前記第１の熱処理の後に、前記金属膜の塑性変形温度領域で前記金属膜に第２の熱処理を施す工程と、
   を具備することを特徴とする熱処理方法。
2. 前記第１の熱処理を行う前に、前記金属膜に金属元素或いは不活性ガス元素を打ち込む工程をさらに備えていることを特徴とする請求項１記載の熱処理方法。
3. 前記第１の熱処理は８０℃以上１２０℃以下の温度領域で行われ、前記第２の熱処理は１２０℃を超え３５０℃以下の温度領域で行われることを特徴とする請求項１又は２記載の熱処理方法。
4. 前記第１の熱処理を、前記金属膜の形成後前記金属膜の室温再結晶化が進行する前に行うことを特徴とする請求項１乃至３のいずれか１項に記載の熱処理方法。
5. 前記第１の熱処理を、前記金属膜の形成後２４時間以内に行うことを特徴とする請求項４記載の熱処理方法。
6. 前記金属膜はＣｕから構成されていることを特徴とする請求項１乃至５のいずれか１項に記載の熱処理方法。
7. 半導体素子が形成され、かつ表面に凹部が形成された基板上に金属膜を形成する工程と、
   前記金属膜の圧縮弾性変形温度領域で前記金属膜に第１の熱処理を施す工程と、
   前記第１の熱処理の後に、前記金属膜の塑性変形温度領域で前記金属膜に第２の熱処理を施す工程と、
   前記第２の熱処理の後に、前記凹部に埋め込まれた部分以外の金属膜を除去する工程と、
   を具備することを特徴とする半導体装置の製造方法。
8. 前記第１の熱処理を行う前に、前記金属膜に金属元素或いは不活性ガス元素を打ち込む工程をさらに備えていることを特徴とする請求項７記載の半導体装置の製造方法。
9. 前記第１の熱処理は８０℃以上１２０℃以下の温度領域で行われ、前記第２の熱処理は１２０℃を超え３５０℃以下の温度領域で行われることを特徴とする請求項７又は８記載の半導体装置の製造方法。
10. 前記第１の熱処理を、前記金属膜の形成後前記金属膜の室温再結晶化が進行する前に行うことを特徴とする請求項７乃至９のいずれか１項に記載の熱処理方法。
11. 前記第１の熱処理を、前記金属膜の形成後２４時間以内に行うことを特徴とする請求項１０記載の熱処理方法。
12. 前記金属膜はＣｕから構成されていることを特徴とする請求項７乃至１１のいずれか１項に記載の半導体装置の製造方法。
13. 半導体素子が形成され、かつ表面に凹部が形成された基板上にＣｕ膜を形成する工程と、
    前記Ｃｕ膜に８０℃以上１２０℃以下の第１の熱処理を施す工程と、
    前記第１の熱処理の後に、前記Ｃｕ膜に１２０℃を超え３５０℃以下の第２の熱処理を施す工程と、
    前記第２の熱処理の後に、前記凹部に埋め込まれた部分以外のＣｕ膜を除去する工程と、
    を具備することを特徴とする半導体装置の製造方法。

Images