JP2002231808A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2002231808A
JP2002231808A JP2001026879A JP2001026879A JP2002231808A JP 2002231808 A JP2002231808 A JP 2002231808A JP 2001026879 A JP2001026879 A JP 2001026879A JP 2001026879 A JP2001026879 A JP 2001026879A JP 2002231808 A JP2002231808 A JP 2002231808A
Authority
JP
Japan
Prior art keywords
insulating film
wiring
semiconductor device
porous body
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001026879A
Other languages
English (en)
Other versions
JP3887175B2 (ja
Inventor
Toru Yoshie
徹 吉江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2001026879A priority Critical patent/JP3887175B2/ja
Priority to US09/956,461 priority patent/US6916724B2/en
Publication of JP2002231808A publication Critical patent/JP2002231808A/ja
Priority to US11/042,033 priority patent/US7224064B2/en
Application granted granted Critical
Publication of JP3887175B2 publication Critical patent/JP3887175B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B57/00—Devices for feeding, applying, grading or recovering grinding, polishing or lapping agents
    • B24B57/02—Devices for feeding, applying, grading or recovering grinding, polishing or lapping agents for feeding of fluid, sprayed, pulverised, or liquefied grinding, polishing or lapping agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 低誘電率絶縁材料からなる層間絶縁膜を用い
た半導体装置において、十分な機械的強度と熱伝導性を
有する層間絶縁膜を提供し、更なる高集積化および高速
化を実現する半導体装置およびその半導体装置の製造方
法を提供することを目的とする。 【構成】 半導体装置は、例えばロジック系デバイスを
構成する、複数の素子が設けられた半導体基板１０と、
半導体基板１０上に形成された第１絶縁膜の第1層間絶
縁膜２１と、その第１層間絶縁膜２１に設けられた複数
の溝パターン７０と、例えば、銅（Ｃｕ）等を含む導電
材料よりなる導電膜が溝パターン７０内に埋め込まれた
第１配線４１と、第１配線４１間の第１層間絶縁膜２１
のうち、第１配線４１に接する部分に選択的に設けられ
た第１多孔質体５１とから構成されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、絶縁膜に形成された溝内に
導電材料を埋め込むことで形成される配線技術に適用し
て有効な技術に関するものである。
【０００２】
【従来の技術】従来、半導体装置の高集積化、微細化の
要求に伴い、多層配線構造や微細配線等が求められ、ま
た、半導体装置の低消費電力化および高速化などの要求
より、配線材料の低抵抗化等も要求されるようになって
きている。
【０００３】これらの要求を実現するため、従来では、
基板表面上に形成された層間絶縁膜に溝パターンを形成
し、その溝内に導電材料、例えば銅（Ｃｕ）を含む導電
材料を埋め込んだ後、溝上部にある不要な導電材料を化
学機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａ
ｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法により除去して配
線を形成する、いわゆるダマシン法と呼ばれる技術が用
いられている。
【０００４】また、従来の半導体装置では、このダマシ
ン法により形成された第１配線上に、同じくダマシン法
によって第２配線、第３配線を形成し、これらの配線を
積層して設けることで多層配線構造を有する半導体装置
を実現している。
【０００５】
【発明が解決しようとする課題】しかしながら、近年に
おける半導体装置の高集積化への要求は、ますます厳し
いものとなっており、更なる配線の多層配線化や配線幅
の微細化が求められるようになっている。
【０００６】その為、従来の半導体装置では、配線ピッ
チの縮小化による配線間容量の増加が顕著になり、これ
らの配線間容量の増加による半導体素子の動作速度の遅
延が大きな課題となってきた。つまり、上述した従来の
多層配線構造の半導体装置では、要求される高速化に十
分応えることが困難になりつつある。
【０００７】そこで、近年、ダマシン法を用いた半導体
装置の各配線間の層間絶縁膜として、低い誘電率（比誘
電率ε＝２．５未満）を有した、例えば有機系物質等が
添加された低誘電率絶縁膜を用いることが試みられてい
る。
【０００８】しかし、このような低誘電率絶縁膜を層間
絶縁膜として用いる場合、低い比誘電率を得ることが可
能となるものの、従来用いられていたシリコン酸化膜に
比べ、膜の緻密さが大きく劣っている為、多層配線構造
を有する半導体装置の層間絶縁膜として、十分な機械的
強度および熱伝導性を得ることができないという新たな
課題が生じていた。
【０００９】そこで本発明は、低誘電率絶縁材料からな
る層間絶縁膜を用いた半導体装置において、十分な機械
的強度と熱伝導性を有する層間絶縁膜を提供し、更なる
高集積化および高速化を実現する半導体装置およびその
半導体装置の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、本発明に係る半導体装置の代表的なものによれば、
基板上の第１絶縁膜に形成された複数の溝と、溝内に埋
め込まれる複数の第１配線とを有する半導体装置におい
て、複数の第１配線間の第１絶縁膜のうち、複数の第１
配線に接して設けられる第１多孔質体と、第１多孔質体
間に設けられる第１非多孔質体とから構成されるもので
ある。
【００１１】また、本発明に係る半導体装置の製造方法
の代表的なものによれば、基板表面上に第１絶縁膜を形
成し、その第１絶縁膜に溝を設ける工程と、溝内に導電
材料を埋め込み、第１配線を形成する工程とを有する半
導体装置の製造方法において、溝を設ける工程の後、第
１絶縁膜のうち、第１配線に接する部分に第１多孔質体
を設ける工程とから構成されるものである。
【００１２】これらの構成により本発明によれば、基板
上の絶縁膜に設けられた溝内に形成される配線の側面お
よび底面に接する部分に選択的に低い誘電率を有する多
孔質体が設けられ、複数の配線によって生じる配線間容
量を低減するとともに、十分な機械的強度および熱伝導
性を有した層間絶縁膜が提供される。
【００１３】
【発明の実施の形態】以下、本発明の第1の実施形態に
ついて図面を参照して説明する。
【００１４】図１および図２は、本発明の第１の実施形
態を示す図であり、図１は本実施形態の半導体装置の断
面図、図２（ａ）〜（ｄ）は本実施形態の半導体装置の
製造方法における各工程を示す断面図である。
【００１５】図１に示されるように、本実施形態におけ
る半導体装置は、例えば、ロジック系デバイスを構成す
る複数の素子が形成されている半導体基板１０と、半導
体基板１０上に形成される第１絶縁膜の第1層間絶縁膜
２１とから構成される。
【００１６】また、第１層間絶縁膜２１には、複数の溝
からなる溝パターン７０が設けられ、それらの溝パター
ン７０内の各々に、例えば、銅（Ｃｕ）等を含む導電材
料よりなる導電膜が埋め込まれることで、複数の第１配
線４１が形成されている。
【００１７】本実施形態において、複数の第１配線４１
は、それぞれ離間して設けられた第３、第４、第５およ
び第６配線を含んでいる。ここで、それぞれの配線は第
３配線から第４配線までの距離が第５配線から第６配線
までの距離よりも近くなる位置に設けられている。
【００１８】本実施形態における半導体装置では、各第
１配線４１の間に存在する第１層間絶縁膜２１のうち、
第１配線４１に接する部分に第１層間絶縁膜２１の一部
を多孔質化して形成した第１多孔質体５１が設けられて
いる。
【００１９】特に、隣接する配線との間隔が狭い第３お
よび第４配線間には、第３および第４配線間の第１層間
絶縁膜２１が多孔質化されることで形成された多孔質体
５１３が第３および第４配線それぞれに接するよう設け
られている。また、隣接する配線との間隔が広い第５お
よび第６配線間には、第５配線に接する第１層間絶縁膜
２１の一部が多孔質化されて形成された第１多孔質体５
１５と、第６配線に接する第１層間絶縁膜２１の一部が
多孔質化されて形成された第１多孔質体５１６とが、多
孔質化されない第１層間絶縁膜２１である非多孔質体９
１を介して、それぞれ設けられている。
【００２０】加えて、本実施形態における半導体装置で
は、第１層間絶縁膜２１および第１配線４１上に形成さ
れた、シリコン窒化膜６０および第2絶縁膜の第２層間
絶縁膜２２が形成されている。この第２層間絶縁膜２２
とシリコン窒化膜６０には、内部に上層配線４２ａが形
成される溝部と、溝部底面より第１配線４１に達する接
続孔とからなる開口部８０が形成されている。
【００２１】開口部８０内には、第１配線４１と同様
に、銅（Ｃｕ）等を含む導電膜より形成される上層配線
４２ａと接続プラグ４２ｂとからなる第２配線４２が形
成されている。また、第２配線４２が形成される第２層
間絶縁膜２２のうち、第２配線４２が接する部分に第２
層間絶縁膜２２の一部を多孔質化することで形成された
第２多孔質体５２が設けられている。
【００２２】このように本実施形態の半導体装置では、
第１配線４１および第２配線４２とからなる多層配線構
造を有した半導体装置となっている。
【００２３】ここで、本発明において、各配線に接する
部分に形成されている第１および第２多孔質体５１，５
２は微小空隙が多数含まれた絶縁膜から構成されるもの
である。本実施形態では、添加物質が約７０％程度含ま
れた絶縁膜から形成される複数の微小空隙が全体の略７
０％程度を占める絶縁膜により形成されている。
【００２４】また、本実施形態における半導体装置で
は、第１配線４１および第1キャップ絶縁膜３１上に、
プラズマＣＶＤ法等により形成されたシリコン窒化膜６
０が設けられている。これは、第１配線４１を構成する
配線材料の酸化や拡散を防止するために設けられるもの
である。本実施形態で用いたシリコン窒化膜のほか、シ
リコンカーバイト膜等を用いてもよい。
【００２５】次に、第１の実施形態における半導体装置
の製造方法について、図面を参照して説明する。図２
（ａ）〜図２（ｄ）は第１の実施形態における半導体装
置の製造方法における各工程を示す断面図である。な
お、図２において、図１における同一物には同じ符号が
用いられている。
【００２６】まず、本実施形態における半導体装置で
は、図２（ａ）に示すように、例えば、ロジック系デバ
イスを構成する複数の素子が形成された半導体基板１０
上に、添加物質として、例えば、アルキルシロキ酸ポリ
マーのメチルシルセスキオキサン（ＭＳＱ）を約７０％
程度添加した低誘電率絶縁膜からなる第１層間絶縁膜２
１が約５００ｎｍ〜７００ｎｍ程度形成される。本実施
形態においては、ＭＳＱを添加物質として用いたが、Ｍ
ＳＱ以外のアルキルシロキ酸ポリマーとして、メチルハ
イドリドシルセスキオキサン（ＭＨＳＱ）等を添加物質
として用いることが可能である。
【００２７】ここで、半導体基板１０上に形成される第
１層間絶縁膜２１のＭＳＱ添加シリコン酸化膜は、スピ
ンオングラス（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ：ＳＯＧ）と
して一般的に用いられているシラノール系ＳＯＧと、Ｍ
ＳＱを混ぜ合わせて塗布されることで形成される。
【００２８】ＭＳＱ添加シリコン酸化膜が塗布された
後、通常のＳＯＧ工程と同様に、１００℃、２００℃、
３００℃程度の温度中でホットプレートベークがそれぞ
れ１分程行なわれ、半導体基板１０上に第１層間絶縁膜
２１が形成される。更に、４００℃〜４５０℃程度のキ
ュアーが炉内で３０分程度行なわれ、後の熱処理工程の
際に悪影響を与える恐れのある、第１層間絶縁膜２１中
の不純物が除去される。
【００２９】その後、第１層間絶縁膜２１上に第１キャ
ップ絶縁膜３１であるシリコン酸化膜がＴｅｔｒａｅｔ
ｈｏｘｙｓｉｌａｎｅ酸素（ＴＥＯＳ Ｏ２）プラズマ
により約１００ｎｍ程度形成される。これは、通常の無
機系膜上に用いることを前提としているホトレジストで
マスクを形成し、溝パターン７０を形成する場合、有機
物質のＭＳＱを含む第１層間絶縁膜２１のみでは、ホト
レジストとの十分な密着性を得ることができない為であ
り、第１キャップ絶縁膜３１を第１層間絶縁膜２１上に
形成することで、溝パターン７０を形成する際のホトレ
ジストと第１層間絶縁膜２１との密着性を向上させてい
る。
【００３０】なお、本実施形態では、第１層間絶縁膜２
１を形成した後、第１キャップ絶縁膜３１をＴＥＯＳ
Ｏ２プラズマによって形成している。しかし、第１キャ
ップ絶縁膜３１はＴＥＯＳ Ｏ２プラズマにより形成さ
れたシリコン酸化膜に限られるものではなく、第１層間
絶縁膜２１形成後、溝パターン７０が形成される前に、
低圧酸素プラズマによる酸素イオン照射を行ない、第１
層間絶縁膜２１表面を酸化することで、第１層間絶縁膜
２１表面に緻密化した改質膜を約５０ｎｍ程度形成し、
この改質膜を第１キャップ絶縁膜として用いてもよい。
改質膜により形成されるキャップ絶縁膜は、ＴＥＯＳ
Ｏ２プラズマにより形成されるシリコン酸化膜からなる
キャップ絶縁膜とほぼ同等の膜である。
【００３１】ここで、改質膜を形成する酸素イオン照射
条件は、ＲＦ電力：数１００〜数１０００Ｗ、圧力：数
１０〜数１００Ｔｏｒｒである。ここで、改質膜の膜厚
を薄くする場合は低圧（例えば、１００ｍＴｏｒｒ以
下）の条件で酸素イオンの照射を行ない、また、膜厚を
厚くする場合は高圧（１００ｍＴｏｒｒ以上）の条件で
照射を行なう。
【００３２】このように、第１キャップ絶縁膜３１とし
て、低圧酸素プラズマによる酸素イオン照射により形成
された改質膜を用いるようにすると、ＴＥＯＳ Ｏ２プ
ラズマにより形成されたキャップ絶縁膜に比べて約１／
２程度薄膜化することが可能となる。その為、改質膜を
キャップ絶縁膜として用いると、低誘電率膜ではないキ
ャップ絶縁膜をより薄く構成することが可能となる。結
果、より配線間容量を低減した半導体装置を提供するこ
とができる。また、改質膜によるキャップ絶縁膜を用い
る場合では、ＴＥＯＳ Ｏ２プラズマによるシリコン酸
化膜を形成する際に必要な、気体の入れ替え工程が不要
となる。結果、より少ない工程数によりキャップ絶縁膜
を形成することが可能となる。
【００３３】第１キャップ絶縁膜３１が形成された後、
第１キャップ絶縁膜３１上には、ホトレジストが塗布さ
れる。その後、このホトレジストをマスクにしてエッチ
ングを行い、第１層間絶縁膜２１に溝パターン７０を形
成する。
【００３４】ここで、ＭＳＱ添加シリコン酸化膜のエッ
チング特性は、通常のシリコン酸化膜の特性と大きくは
変化しない。その為、本実施形態では、従来のエッチン
グ方法により溝パターン７０の形成が行われる。
【００３５】溝パターン７０を形成した後、第１層間絶
縁膜２１上に残存したホトレジストは、低圧状態におけ
るＯ２雰囲気中の酸素イオン照射を用いた異方性アッシ
ングにより除去する。このホトレジスト除去時における
酸素イオン照射条件は、ＲＦ電力：数１００〜数１００
０Ｗ、圧力：数１０〜数１００ｍＴｏｒｒである。
【００３６】なお、本実施形態では、低圧酸素プラズマ
による酸素イオン照射を用いた異方性アッシングにより
ホトレジストを除去したが、通常用いられている等方性
アッシングによりホトレジストを除去することも可能で
ある。
【００３７】但し、メチル基を含むＭＳＱが添加された
シリコン酸化膜が層間絶縁膜として用いられた本実施形
態では、通常の等方性アッシングを用いたホトレジスト
の除去を行なうと、ホトレジストを除去するＯ２プラズ
マによって第１層間絶縁膜２１の表面が酸化され、層間
絶縁膜内部に水分が生成される恐れがある。この層間絶
縁膜に生成する水分は非常に高い比誘電率を有してお
り、結果、水分を含む層間絶縁膜では低誘電率化を図る
ことが困難となってしまう。そのため、本実施形態にお
けるホトレジストの除去では、異方性のアッシングであ
る低圧酸素プラズマによる酸素イオン照射により行われ
ることが望ましい。
【００３８】また、異方性アッシングを用いたホトレジ
ストの除去の場合、圧力条件によっては、低圧酸素プラ
ズマによる酸素イオン照射により溝パターン７０の底部
にも約１０ｎｍ程度の改質膜が形成され、多孔質化され
ない部分が設けられる恐れがある。この為、各配線底面
に接する多孔質体を設ける際には、約１０ｍＴｏｒｒの
圧力条件下での異方性アッシングを行い、更に、この
後、０．５％フッ酸（ＨＦ）で１０秒間の表面処理を施
すことが望ましい。
【００３９】次に、図２（ｂ）に示すように、後に複数
の溝パターン７０内に導電材料を埋め込むことで形成さ
れる第１配線４１の側面および底面に接する部分に約１
００ｎｍ〜４００ｎｍ程度の第１多孔質体５１が設けら
れる。
【００４０】本実施形態では、各溝パターン７０を形成
した後、溝パターン７０を含む第１層間絶縁膜２１を六
フッ化タングステン（ＷＦ６）ガスに曝し、ＷＦ６とＭ
ＳＱとを反応させ、溝パターン７０周囲の第１層間絶縁
膜２１に含まれるＭＳＱ成分のみを除去することで、複
数の溝パターン７０間の第１層間絶縁膜２１の一部を選
択的に多孔質化して第１多孔質体５１を形成する。
【００４１】ここで、本第１の実施形態で用いたアルキ
ルシロキ酸ポリマーとＷＦ６による反応について説明す
る。図３はアルキルシロキ酸ポリマーにおけるＷＦ６に
よるエッチングレートを示す図である。縦軸には各ポリ
マーとＷＦ６とのエッチングレート、横軸にはエネルギ
ーおよび温度が示されている。また、ここでＥａとは、
各物質における活性化エネルギーを示している。また、
図３におけるＷＦ6のエッチング条件は、温度３００℃
〜４３０℃、圧力１．７Ｔｏｒｒ、ガス流量ＷＦ６（１
５ｃｃｍ）、Ａｒ（３０００ｃｃｍ）、Ｎ２（３００ｃ
ｃｍ）であり、アルキルシロキ酸ポリマーとしては、Ｍ
ＳＱ、ＭＨＳＱが用いられている。
【００４２】この図３より、アルキルシロキ酸ポリマー
であるＭＳＱやＭＨＳＱはＷＦ６と反応してエッチング
されることがわかる。そこで、本発明では、これらのメ
チルシロキ酸系ポリマーを添加した第１層間絶縁膜２１
を半導体基板１０上に形成し、第１層間絶縁膜２１に複
数の溝パターン７０を形成した後、各溝パターン７０周
囲の第１層間絶縁膜２１に添加されたメチルシロキ酸系
ポリマーをＷＦ６により除去することで、各溝パターン
７０間の第１層間絶縁膜の一部を選択的に多孔質化して
第１多孔質体５１を形成している。その為、本実施形態
における半導体装置において、各溝パターン７０側面お
よび底面に十分に多孔質化された、第１多孔質体５１を
形成するためには、よりエッチングされ易いＭＨＳＱを
添加した第１層間絶縁膜を用いるとよい。
【００４３】本実施形態では、それぞれの溝パターン７
０の側面から第１層間絶縁膜２１に含まれるＭＳＱとＷ
Ｆ６との反応を進行させ、溝パターン７０周囲のＭＳＱ
を除去することで、第１多孔質体５１を形成している。
その為、各溝パターン７０から離れた第１層間絶縁膜２
１では、ＷＦ６とＭＳＱとの反応が起きず、第１層間絶
縁膜２１中のＭＳＱが除去されることはない。結果、各
溝パターン７０間の間隔が広い場合においては、ＭＳＱ
が除去されない第１層間絶縁膜２１である非多孔質体９
１を介して第１多孔質体５１が各溝パターン７０の周囲
に設けられる。
【００４４】なお、本実施形態における製造方法による
と、溝パターン７０側面より約４００ｎｍ程度の第１多
孔質体５１を形成することが可能である。その為、第１
層間絶縁膜２１に設けられる複数の溝パターン７０う
ち、各溝パターン７０間の間隔が狭い部分、例えば、各
溝パタ−ン７０の間隔が約８００ｎｍ程度以内である部
分では、それぞれの溝パターン７０の側面から第１層間
絶縁膜２１に含まれるＭＳＱとＷＦ６の反応が進む。結
果、各溝パターン７０間の第１層間絶縁膜２１全体が多
孔質化され、間隔の狭い溝パターン間全体に多孔質体が
設けられるようになる。つまり、各溝パターン７０の間
隔が狭く、配線間容量が増加する部分に選択的により低
い誘電率を有した層間絶縁膜を提供することが可能とな
る。
【００４５】この後、溝パターン７０内にバリアメタル
を形成し、バリアメタル上に配線を形成する導電材料、
例えば銅（Ｃｕ）を含む膜を成膜し、この導電膜によっ
て溝パターン７０を埋め込む。その後、溝パターン７０
上部および第１層間絶縁膜２１上に成膜された導電膜を
ＣＭＰ法等により除去し、溝パターン７０内に導電膜を
残存させることで、複数の第１配線４１を形成する。
【００４６】また、本実施形態では、第１配線４１形成
後、図２（ｃ）に示されるように、多層配線構造を有す
る半導体装置を実現するため、第１配線４１が形成され
た後に第１配線４１および第１層間絶縁膜２１上に配線
の酸化や拡散を防止するためのシリコン窒化膜６０を形
成する。そして、そのシリコン窒化膜６０上に、第２絶
縁膜である第２層間絶縁膜２２、そして第２キャップ絶
縁膜３２を順次形成する。ここで、第２層間絶縁膜２２
には、第１層間絶縁膜２１と同様に、ＭＳＱ等が添加さ
れた有機系低誘電率絶縁膜が用いられている。
【００４７】この後、第１配線４１が形成される方法と
同様にして、第２キャップ絶縁膜３２上にホトレジスト
が塗布される。そのホトレジストをマスクとしてエッチ
ングを行い、第１配線４１上の第２層間絶縁膜２２に開
口部８０が形成される。ここで、開口部８０とは、後に
導電材料が埋め込まれることで第２配線４２が形成され
る溝部と、溝部底面より第１配線４１に達する接続孔と
から構成されている。
【００４８】また、開口部８０が形成された後に行われ
る、ホトレジストの除去は、溝パターン７０を形成した
場合と同様の理由により、低圧酸素プラズマによる酸素
イオン照射を用いた異方性アッシングにより行われるこ
とが望ましい。
【００４９】また、開口部８０の形成の際も、先の溝パ
ターン７０の形成時と同様に、異方性アッシングを用い
たホトレジストの除去を行うことにより、開口部８０の
溝部底部に約１０ｎｍ程度の改質膜が形成されてしまう
恐れがある。その為、上層配線の底面に接する多孔質体
を設ける為に、ホトレジストの除去は約１０ｍＴｏｒｒ
の圧力条件下での異方性アッシングで行い、更に、第２
多孔質体５２を設ける前に、０．５％フッ酸（ＨＦ）で
１０秒間の表面処理を施すことが望ましい。
【００５０】次に、図２（ｄ）に示すように、後に開口
部８０内の溝部に導電材料を埋め込むことで形成される
上層配線４２ａおよび接続孔に形成される接続プラグ４
２ｂとからなる第２配線４２の側面と底面とに約１００
ｎｍ〜４００ｎｍ程度の第２多孔質体５２が設けられ
る。
【００５１】本実施形態では、開口部８０を形成した
後、開口部８０を含む第２層間絶縁膜２２を六フッ化タ
ングステン（ＷＦ６）ガスに曝し、ＷＦ６とＭＳＱとを
反応させ、開口部８０周囲の第２層間絶縁膜２２に含ま
れるＭＳＱ成分のみを除去することで、開口部８０間の
第２層間絶縁膜２２の一部を選択的に多孔質化し、第２
多孔質体５２を形成する。
【００５２】この後、開口部８０内にバリアメタルを形
成し、バリアメタル上に配線を形成する導電材料、例え
ば銅（Ｃｕ）を含む膜を成膜し、この導電膜により開口
部８０を埋め込む。その後、開口部８０上部および第２
層間絶縁膜２２上に成膜された導電膜をＣＭＰ法等によ
り除去し、開口部８０内にのみ導電膜を残存させること
で、第２配線４２を形成する。つまり、本実施形態で
は、まず溝部と接続孔とからなる開口部８０を形成し、
開口部８０内に導電膜を埋め込み、上層配線４２ａと接
続プラグ４２ｂを同時に形成する、デュアルダマシン法
が用いられている。このようにして、第１の実施形態に
おける半導体装置が製造される。
【００５３】なお、本実施形態においては、第１および
第２の層間絶縁膜２１，２２としてＭＳＱやＭＨＳＱ等
のＷＦ６と反応するアルキルシロキ酸ポリマーを含む低
誘電率絶縁膜を例に挙げて説明したが、これ以外の有機
ポリマーであるハイドロジェンシルセスキオキサン（HS
Q）やＯ２プラズマと反応する有機ポリマーである、ポ
リアリルエーテル等が添加された低誘電率絶縁膜により
形成されていてもよい。
【００５４】以上詳細に説明した通り、第１の実施形態
では、後に配線が形成される、溝パターンおよび開口部
を層間絶縁膜に設けた後、層間絶縁膜をWF6ガスに曝
し、層間絶縁膜に含まれた添加物質ＭＳＱとＷＦ６とを
反応さることで、溝パターンおよび開口部周囲の層間絶
縁膜に含まれた添加物質ＭＳＱを除去し、半導体基板１
０上の絶縁膜のうち、第１、第２配線４１，４２の側面
および底面に接する、選択的に低い誘電率を有する多孔
質体５１，５２を設けている。
【００５５】特に、水平方向に複数の配線が設けられた
本実施形態の半導体装置では、隣接する配線との間隔が
狭い配線間には、配線間にある絶縁膜全体が多孔質化さ
れて形成された多孔質体がそれぞれの配線の側面に接す
るよう設けられ、また、隣接する配線との間隔が広い配
線間では、各配線側面に接する多孔質体と、それらの多
孔質体間に設けられる非多孔質体とが設けられている。
【００５６】この為、本実施形態では、デバイス動作の
遅延に関係する水平方向における配線間容量の増加にお
いて、特に、配線間容量が増加してしまう間隔の狭い配
線間に、通常の低誘電率絶縁膜よりも更に低い誘電率を
有する多孔質体が設けられている。また、それほど配線
間容量が増加しない、間隔が広い配線間では、各配線に
接する多孔質体間に多孔質体に比べて十分な機械的強度
および熱伝導性を有した非多孔質体が設けられる。
【００５７】結果、本実施形態における半導体装置によ
れば、配線間容量の低減に関し、支配的なパラメーター
となる水平方向の隣接配線間容量を低減することが可能
となると同時に、層間絶縁膜の機械的強度および熱伝導
性の低下も最低限に抑えることが可能となる。
【００５８】具体的に本発明を用いた半導体装置では、
これらの多孔質体を有することで、比誘電率ε＝１．８
７程度の層間絶縁膜を実現することを可能としている。
【００５９】また、本第１の実施形態における半導体装
置の製造方法では、溝パターンおよび開口部を形成した
後に各配線の側面および底面に接する層間絶縁膜に含ま
れる添加物質を除去することで多孔質体を設けるように
した。この為、本実施形態における製造方法では、層間
絶縁膜に添加される添加物質の添加量を変えることで、
配線容量の低減、機械的強度および熱伝導性の維持に深
く関わる多孔質体に含まれる空隙数を調節することが可
能となる。結果、最適な配線容量、機械的強度および熱
伝導性を有する半導体装置を容易に提供することが可能
である。
【００６０】つまり、本実施形態によると、ダマシン法
によって形成され、低誘電率絶縁材料からなる層間絶縁
膜を有する半導体装置において、層間絶縁膜における配
線容量を低減しつつ、層間絶縁膜の機械的強度および熱
伝導性が確保された層間絶縁膜を提供することができる
ため、高集積化が進む半導体装置においても、十分なデ
バイスの高速動作を実現することが可能となる。
【００６１】次に、本発明の第２の実施形態について図
面を参照して説明する。
【００６２】図４および図５は、本発明の第２の実施形
態を示す図であり、図４は本実施形態の半導体装置の断
面図、図５（ａ）〜（ｄ）は本実施形態の半導体装置の
製造方法における各工程を示す断面図である。なお、図
４及び図５においても、第１の実施形態と同一物には同
じ符号が用いられている。
【００６３】本第２の実施形態における半導体装置にお
いて、先述した第１の半導体装置との違いとしては、第
１配線および第２配線を構成する上層配線の各底面に接
する部分に、多孔質化されない非多孔質体が設けられて
いる構造をしている点である。
【００６４】図4に示すように、第２の実施形態におけ
る半導体装置では、第1の実施形態と同様の複数の素子
が形成された半導体基板１０と、半導体基板１０上に、
例えばプラズマＣＶＤ法により形成されたシリコン酸化
膜１１と、そのシリコン酸化膜１１上に形成された第１
層間絶縁膜２１とから構成されている。ここで、シリコ
ン酸化膜１１上に形成される第１層間絶縁膜２１には、
第１の実施形態の半導体装置と同様に添加物質としてＭ
ＳＱが含まれた絶縁膜が用いられている。
【００６５】第１層間絶縁膜２１には、シリコン酸化膜
１１に至る複数の溝パターン７０が設けられ、それらの
溝パターン７０内の各々に、例えば、Ｃｕを含む導電材
料よりなる導電膜が埋め込まれることにより、複数の第
１配線４１が形成されている。また、第１層間絶縁膜２
１および第１配線４１上には、第１キャップ絶縁膜３１
が形成されている。
【００６６】このように、本実施形態における半導体装
置では、各第１配線４１の底面に設けられる、除去され
るべき添加物質を含まないシリコン酸化膜１１上に、添
加物質を含む第１層間絶縁膜２１が形成された構成をし
ている。その為、各第１配線４１の底面に接する部分で
は、シリコン酸化膜１１が第１非多孔質体として設けら
れる。更に、各第１配線４１の間に存在する第１層間絶
縁膜２１のうち、第１配線４１の側面に接する部分で
は、溝パターン７０周囲に含まれる添加物質が除去され
ることで、第１層間絶縁膜２１の一部を多孔質化して形
成する第１多孔質体５１が設けられる。
【００６７】加えて、本実施形態においても、第１配線
４１および第１キャップ絶縁膜３１上には、シリコン窒
化膜６０および第２層間絶縁膜２２が順次形成され、第
２層間絶縁膜２２に第２配線４２が形成されることで、
第１の実施形態の半導体装置と同様、多層配線構造を有
した半導体装置となっている。
【００６８】但し、本実施形態では、第２層間絶縁膜２
２は、除去されるべき添加物質を含む第３層間絶縁膜２
３と、例えば、プラズマＣＶＤ法等によって形成され、
除去されるべき添加物質を含まないシリコン膜１２と、
第３層間絶縁膜２３と同様、除去されるべき添加物質を
含む第４層間絶縁膜２４とから構成された三層構造を有
している。
【００６９】また、本実施形態では、第２層間絶縁膜２
２に設けられる開口部８０は、第４層間絶縁膜２４に形
成され、シリコン酸化膜１２に至る溝部と、シリコン酸
化膜１２、第３層間絶縁膜２３およびシリコン窒化膜６
０に形成され、溝部底面より第１配線４１に達する接続
孔とにより構成されている。
【００７０】開口部８０内には、第１の実施形態の場合
と同様、Ｃｕを含む導電膜が埋め込まれ、上層配線４２
ａと接続プラグ４２ｂとにより構成される第２配線４２
が形成されている。
【００７１】このように本実施形態では、第１配線４１
および第２配線４２の側面に、除去される添加物質であ
るＭＳＱを含む膜２１，２２，２３がそれぞれ形成され
ており、また、第１配線４１および第２配線の上層配線
４２ａの底面には、除去される添加物質を含まない、シ
リコン酸化膜１１，１２が形成された構造となってい
る。
【００７２】次に、第２の実施形態における半導体装置
の製造方法について、図面を参照して説明する。なお、
第２の実施形態の半導体装置は、先に説明した第１の実
施形態における半導体装置の製造方法と、ほぼ同様な工
程により形成される。
【００７３】図５（ａ）〜図５（ｄ）は第１の実施形態
における半導体装置の製造方法における各工程を示す断
面図である。なお、図５においても、第１の実施形態に
おける同一物に同じ符号が用いられている。
【００７４】まず、図５（ａ）に示すように、複数の素
子が形成された半導体基板１０上に、ＭＳＱ等の添加物
質を含まない絶縁膜である、例えばプラズマＣＶＤ法に
より形成されたシリコン酸化膜１１が約１００ｎｍ程度
形成され、その後、そのシリコン酸化膜１１上に、例え
ば、ＷＦ６との反応により除去されるＭＳＱ等の添加物
質を含む第１層間絶縁膜２１を約５００ｎｍ〜７００ｎ
ｍ程度形成する。その後、第１層間絶縁膜２１上に第１
のキャップ絶縁膜３１が約１００ｎｍ程度形成される。
【００７５】第１キャップ絶縁膜３１を形成した後、第
１のキャップ絶縁膜３１上にはホトレジストが塗布され
る。その後、そのホトレジストをマスクにしてエッチン
グを行い、第１層間絶縁膜２１にシリコン酸化膜１１に
至る複数の溝パターン７０を形成する。そして、溝パタ
ーン７０形成後、第１層間絶縁膜２１上に残存したホト
レジストを、先の第１の実施形態と同様の理由により、
低圧酸素プラズマによる酸素イオン照射を用いた異方性
アッシングにより除去する。
【００７６】このようにしてホトレジストを除去した
後、図５（ｂ）に示すように、後に各溝パターン７０内
に導電材料が埋め込まれることで形成される第１配線４
１の側面に接する部分に約１００ｎｍ〜４００ｎｍ程度
の第１多孔質体５１を設ける。
【００７７】本第２の実施形態では、第１の実施形態に
おける製造方法と同様に、各溝パターン７０を設けた
後、溝パターン７０側面の第１層間絶縁膜２１および溝
パターン７０の底面のシリコン酸化膜１１をＷＦ６に曝
すことにより、ＷＦ６と第１層間絶縁膜２１に含まれる
ＭＳＱとを反応させて除去することで、溝パターン７０
側面に選択的に約１００ｎｍ〜４００ｎｍ程度の第１多
孔質体を設けている。この際、ＭＳＱを含まないシリコ
ン酸化膜１１では多孔質化は生じない為、溝パターン７
０底面に多孔質体が設けられることはない。つまり、第
１配線４１底面には、シリコン酸化膜１１よりなる非多
孔質体が設けられる。
【００７８】この後、図５（ｃ）に示されるように、本
実施形態では、溝パターン７０内には、第１の実施形態
の場合と同様にして、第１配線４１が形成され、更に、
第１配線４１または第１層間絶縁膜２１上に、配線材料
の酸化や拡散を防止するシリコン窒化膜６０が形成され
る。
【００７９】そして、シリコン窒化膜６０上に、後の反
応により除去される添加物質、例えばＭＳＱが添加され
た第３層間絶縁膜２３と、ＭＳＱを含まないシリコン酸
化膜１２と、第３層間絶縁膜と同様にＭＳＱが添加され
た第４層間絶縁膜２４とが順次形成される。本実施形態
の半導体装置においては、これらの膜により第２層間絶
縁膜２２を構成している。更に、第２層間絶縁膜２２を
形成した後、第２層間絶縁膜２２を構成する第４層間絶
縁膜２４上には、ホトレジストとの密着性を向上させる
為のキャップ絶縁膜３２が形成される。
【００８０】次に、先の第１配線４１を形成する方法と
同様にして、第２キャップ絶縁膜３２上にホトレジスト
を塗布する。そのホトレジストをマスクとしてエッチン
グを行い、第２層間絶縁膜２２に第１配線に至る開口部
８０を形成する。
【００８１】ここで、第２層間絶縁膜２２に設けられる
開口部８０は、まず、第４層間絶縁膜２４シリコン酸化
膜１２に至る溝部が設けられ、溝部底面より第１配線４
１に達する接続孔が設けられることにより形成される。
【００８２】開口部８０を形成した後、ホトレジストを
低圧酸素プラズマによる酸素イオン照射を用いた異方性
アッシングにより除去する。
【００８３】その後、図５（ｄ）に示されるように、溝
部、接続孔とからなる開口部８０側面の第２および第３
層間絶縁膜２２，２３と、溝部底面のシリコン酸化膜１
２を、例えば、ＷＦ６ガスに曝し、開口部８０側面の各
層間絶縁膜２３，２４に含まれたＭＳＱとＷＦ６とを反
応させることで、開口部８０側面に接する第３および第
４の層間絶縁膜２３，２４付近のＭＳＱ成分を除去す
る。これにより、開口部８０側面の第３および第４層間
絶縁膜２３，２４の一部に約１００ｎｍ〜４００ｎｍ程
度の第２多孔質体５２が選択的に形成される。この際、
溝部底面のＭＳＱを含まないシリコン酸化膜１２では、
第１多孔質体５１を形成する場合と同様に、膜の多孔質
化は生じず、上層配線４２ａが形成される溝部底面に多
孔質体が設けられることはない。つまり、上層配線４２
ａ底面には、シリコン酸化膜１２よりなる非多孔質体が
設けられる。
【００８４】この後、開口パターン８０内に、第１の実
施形態の場合と同様にして、上層配線４２ａおよび接続
プラグ４２ｂが形成され、第２配線４２が設けられる。
これにより、第２の実施形態における半導体装置が製造
される。
【００８５】つまり、第２の実施形態における半導体装
置では、各配線の側面および底面のそれぞれに多孔質体
が形成される第１の実施形態の半導体装置とは異なり、
デバイス動作の遅延を引き起こす、水平方向での配線間
容量の低減に大きく寄与する配線側面の層間絶縁膜のみ
に多孔質領域を形成し、機械的強度および熱伝導性の維
持に大きく寄与する配線の底面に非多孔質体を設けてい
る。結果、第２の実施形態の半導体装置では、各配線底
面に高い熱伝導性を有する非多孔質体が設けられている
為、先程説明した第１の実施形態における半導体装置に
比べて、各配線の底面部分における熱の逃げ道が十分確
保される。特に、本第２の実施形態の半導体装置では、
デバイスが動作することで発生する配線からの熱をデバ
イス外に効率よく放出することが可能となり、例えば発
熱量の多い素子が形成されている場合に非常に有効とな
る。
【００８６】加えて、本実施形態では、更なる層間絶縁
膜の低誘電率化を図る為、シリコン酸化膜１１，１２
に、フッ素（F）を添加したシリコン酸化膜等の低誘電
率膜を用いることも可能である。
【００８７】但し、ここで、シリコン酸化膜１１，１２
に添加される添加物質は、後に行われる添加物質の除去
による多孔質体の形成工程で除去されない物質、本第2
の実施形態においては、ＷＦ６と反応しない物質でなけ
ればならない。
【００８８】ここで、図５（ａ）〜（ｂ）では、第２の
実施形態における半導体装置の一例として、半導体基板
１０および第３層間絶縁膜２３上にプラズマＣＶＤ法に
より、後に除去される添加物質を含まないシリコン酸化
膜１１，１２を予め成膜し、そのシリコン酸化膜１１，
１２上に各配線を形成していくことで、第１配線および
第２配線の上層配線の底面に多孔質化されない、非多孔
質体を設け、更に、各配線の側面に多孔質体５１，５２
を選択的に設けた半導体装置およびその製造方法を示し
た。
【００８９】しかし、本実施形態における半導体装置に
おいては、各配線底面に設けられる非多孔質体として、
必ずしもプラズマＣＶＤ法により予め形成されたシリコ
ン酸化膜１１，１２を用いる必要はなく、図６に示され
るように、ホトレジストを除去する低圧状態でのＯ２雰
囲気中の反応性イオンエッチングを行い、溝パターン７
０または開口部８０の溝部底面の各層間絶縁膜の表面を
酸化することで、設けられた各層間絶縁膜表面を緻密化
した改質膜１３，１４を非多孔質体として用いてもよ
い。
【００９０】ここで、溝パターン７０または開口部８０
の溝部底面に形成される改質膜１３，１４とは、低圧状
態でのＯ２雰囲気中の反応性イオンエッチングにより、
添加物質であるＭＳＱが除去され、緻密化された層間絶
縁膜のことである。
【００９１】改質膜１３，１４を非多孔質体として用い
る場合においては、改質膜１３，１４形成後、各層間絶
縁膜をＷＦ６ガスに曝し、ＷＦ６と各配線周囲に接する
層間絶縁膜に含まれるＭＳＱとを反応させ、ＭＳＱを除
去することで多孔質体を設けるすようにする。
【００９２】この際、各配線の底面が接する改質膜１
３，１４には、除去されるべきＭＳＱが含まれていない
為、各配線底面は多孔質化されず、各配線底面に非多孔
質体が形成される。このようにして、改質膜１３，１４
を用いた場合においても、各配線底面に接する非多孔質
体および側面に接する多孔質体が、それぞれ設けられた
第２の実施形態の半導体装置を提供することが可能とな
る。
【００９３】また、ホトレジストの除去による酸素イオ
ン照射によって形成される改質膜１３，１４を非多孔質
体として用いる場合では、ホトレジストの除去を行う酸
素イオン照射により、各配線底面に接する層間絶縁膜表
面の酸化も同時に行わなければならない。その為、図６
に示されるような半導体装置を製造する場合において
は、シリコン酸化膜１１，１２を非多孔質体として用い
る半導体装置を製造する際に用いる、ホトレジストのみ
を除去する圧力条件より高い圧力下で酸素イオンの照射
を行う必要がある。具体的な圧力条件としては、５００
ｍＴｏｒｒ程度であることが望ましい。
【００９４】つまり、ホトレジストの除去を行なう、低
圧酸素プラズマによる酸素イオン照射により、各配線が
形成されるパターン底面に多孔質化されない膜を形成す
ることが可能となるため、プラズマＣＶＤ法による形成
方法とは異なり、半導体基板１０および第３の層間絶縁
膜２３上に予めシリコン酸化膜を形成する必要がなく、
より少ない工程で各配線底面に非多孔質体、各配線側面
に多孔質体５１，５２が設けられた第２の実施形態にお
ける半導体装置を製造することが可能となる。
【００９５】また、本発明において、各配線の周囲に設
けられる多孔質体は、添加物質を含む層間絶縁膜からの
添加物質の除去により形成されるものに限られず、各層
間絶縁膜に形成した溝または開口部の側壁および底面に
設けるようにしてもよい。
【００９６】
【発明の効果】以上に説明した通り、本発明によれば、
層間絶縁膜に配線や接続プラグの側面または底面接する
層間絶縁膜に選択的に多孔質体を設け、各配線に接する
多孔質体以外は多孔質化されない非多孔質体を設けるよ
うにしたので、十分な機械的強度と熱伝導性を有する層
間絶縁膜を提供することが可能となる。また、特に本発
明では、配線や接続プラグの側面に接して多孔質体を設
けるため、各配線間の配線間容量の低減に関し、最も支
配的なパラメーターである間隔の狭い配線間の水平方向
の配線間容量を飛躍的に低減することが可能となる。結
果、高集積化された半導体装置においても高速動作を可
能とする半導体装置を提供することができる。
【００９７】加えて、本発明による半導体装置の製造法
方によれば、例えばアルキルシロキ酸ポリマー等の物質
が添加された層間絶縁膜を半導体基板上に形成し、配線
が埋め込まれる各溝や開口部を形成した後、添加された
物質と反応するガスやプラズマを曝すことで、各配線周
囲に接する層間絶縁膜に含まれる添加物質を除去して各
配線周囲により低い比誘電率を有する多孔質体を選択的
に形成することが可能となる。その為、配線間容量の低
減に関し、支配的なパラメーターである水平方向の配線
間容量、特に最も支配的なパラメーターである、間隔が
狭く配置された配線間における配線間容量の低減を図る
ことが可能となる。また、本実施形態においては、配線
間容量の低減に関して、それ程支配的とはならない、間
隔が広く配置された配線間において、十分な機械的強度
や熱伝導性を有する非多孔質体が設けられているため、
十分な配線間容量の低減を図りつつ、多層配線全体とし
ての機械的強度の低下および熱伝導性の低下を最低限に
抑制することが可能となる。
【００９８】加えて、本発明における半導体装置の製造
方法においては、層間絶縁膜に添加される添加物質の添
加量により多孔質体に含まれる空隙の数を決定すること
が可能となる。結果、層間絶縁膜に添加する添加物質の
添加量を調整することにより、最適な配線間容量、機械
的強度および熱伝導性を有する半導体装置を容易に提供
することが可能となる。
【００９９】つまり、本実施形態によると、ダマシン法
によって形成され、低誘電率絶縁材料からなる層間絶縁
膜を有する半導体装置において、層間絶縁膜における配
線間容量を低減しつつ、層間絶縁膜の機械的強度および
熱伝導性が確保された半導体装置を提供することができ
るため、高集積化が進む半導体装置においても、十分な
デバイスの高速動作を実現することが可能となる。
【図面の簡単な説明】
【図１】第１の実施形態を示す半導体装置の断面図であ
る。
【図２】第１の実施形態を示す半導体装置の製造方法に
おける各工程を示す断面図である。
【図３】メチルシロキ酸系ポリマーのＷＦ６によるエッ
チングレートを示す図である。
【図４】第２の実施形態を示す半導体装置の断面図であ
る。
【図５】第２の実施形態を示す半導体装置の製造方法に
おける各工程を示す断面図である。
【図６】第２の実施形態の異なる形態における半導体装
置を示す断面図である。
【符号の説明】
１０ 半導体基板 ２１ 第１層間絶縁膜 ２２ 第２層間絶縁膜 ３１ 第１キャップ絶縁膜 ３２ 第２キャップ絶縁膜 ４１ 第１配線 ４２ 第２配線 ４２ａ 上層配線 ４２ｂ 接続プラグ ５１，５１３〜５１５ 第１多孔質体 ５２ 第２多孔質体 ６０ シリコン窒化膜 ７０ 溝パターン ８０ 開口部 ９１〜９２ 非多孔質体
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/90 Ｖ Ｆターム(参考） 5F004 AA16 DA00 DA23 DA25 DA26 DB26 EB03 5F033 HH11 JJ01 JJ11 KK11 MM01 MM02 MM12 MM13 NN06 NN07 QQ09 QQ15 QQ18 QQ37 QQ48 QQ89 QQ92 QQ94 RR02 RR04 RR06 RR11 RR21 RR29 SS15 SS22 TT07 WW00 WW01 WW05 XX01 XX12 XX20 XX22 XX25 XX27 XX28 5F058 AA10 AD02 AD11 AF01 AF04 AG01 AG04 AG06 AH02 BD09 BF25

Claims (27)

    【特許請求の範囲】
  1. 【請求項１】 基板上の第１絶縁膜に形成された複数の
    溝と、前記溝内に埋め込まれる複数の第１配線とを有す
    る半導体装置において、 前記複数の第１配線間の前記第１絶縁膜のうち、前記複
    数の第１配線に接して設けられる第１多孔質体と、前記
    第１多孔質体間に設けられる第１非多孔質体とを有する
    ことを特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 前記第１多孔質体は複数の空隙が形成された前記第１絶
    縁膜であることを特徴とする半導体装置。
  3. 【請求項３】 基板上の第１絶縁膜に形成された複数の
    溝と、前記溝内に埋め込まれる複数の第１配線とを有す
    る半導体装置において、 前記複数の第１配線が設けられた前記第１絶縁膜のう
    ち、前記複数の第１配線の側面に接して設けられる第１
    多孔質体と、前記第１多孔質体間に設けられる第１非多
    孔質体と、前記複数の第１配線の底面に接して設けられ
    る第２非多孔質体とを有することを特徴とする半導体装
    置。
  4. 【請求項４】 請求項１記載の半導体装置において、 前記複数の第１配線は離間して設けられた第３、第４、
    第５および第６配線とを含み、 前記第３配線と前記第４配線との距離は、前記第５配線
    と前記第６配線との距離よりも短く、 前記第３配線と前記第４配線との間の前記第１絶縁膜に
    は、前記第３および前記第４配線の双方に接する前記第
    １多孔質体が設けられ、 前記第５配線と前記第６配線との間の前記第１絶縁膜に
    は、前記第５配線に接する前記第１多孔質体と、前記第
    ６配線に接する前記第１多孔質体と、前記第５および前
    記第６配線に接する前記第１多孔質体間に設けられた第
    １非多孔質体とを有することを特徴とする半導体装置。
  5. 【請求項５】 請求項４記載の半導体装置において、 前記第３配線および前記第４配線間の距離は、略８００
    nm以下であることを特徴とする半導体装置。
  6. 【請求項６】 請求項１記載の半導体装置は、更に、 前記第１絶縁膜および前記複数の第１配線上に形成され
    る第２絶縁膜と、 前記複数の第１配線上の前記第２絶縁膜に形成される開
    口部と、前記開口部内に埋め込まれ、前記複数の第１配
    線と電気的に接続される第２配線とを有し、 前記第２配線が形成される前記第２絶縁膜のうち、前記
    第２配線に接して設けられる第２多孔質体と、前記第２
    多孔質体に接して設けられる第３非多孔質体とを有する
    ことを特徴とする半導体装置。
  7. 【請求項７】 請求項６記載の半導体装置において、 前記第２多孔質体は複数の空隙を有する前記第２絶縁膜
    であることを特徴とする半導体装置。
  8. 【請求項８】 請求項６記載の半導体装置において、 前記開口部は、溝部と、前記溝部底面より前記複数の第
    １配線に達する接続孔とから構成され、 前記第２配線は、前記溝部内に埋め込まれる上層配線
    と、前記上層配線と前記複数の第１配線とを電気的に接
    続する接続プラグとからなり、 前記第２配線の側面に接して設けられる前記第２多孔質
    体と、前記第２多孔質体に接して設けられる第３非多孔
    質体と、前記上層配線の底面が接する前記第２絶縁膜に
    設けられる、第４非多孔質体とを有することを特徴とす
    る半導体装置。
  9. 【請求項９】 請求項１、請求項４または請求項６いず
    れか記載の半導体装置において、 前記配線はＣｕを含む導電材料からなることを特徴とす
    る半導体装置。
  10. 【請求項１０】 請求項１または請求項６いずれか記載
    の半導体装置において、 前記多孔質体は、全体の略７０％程度が多孔質化された
    絶縁膜であることを特徴とする半導体装置。
  11. 【請求項１１】 請求項１乃至請求項６いずれか記載の
    半導体装置において、 前記絶縁膜は添加物質が添加された絶縁膜であることを
    特徴とする半導体装置。
  12. 【請求項１２】 基板表面上に第１絶縁膜を形成し、前
    記第１絶縁膜に溝を設ける工程と、前記溝内に導電材料
    を埋め込み、第１配線を形成する工程とを有する半導体
    装置の製造方法において、 前記溝を設ける工程の後、前記第１絶縁膜のうち、前記
    第１配線に接する部分に第１多孔質体を設ける工程を有
    することを特徴とする半導体装置の製造方法。
  13. 【請求項１３】 請求項１２記載の半導体装置の製造方
    法において、 前記第１絶縁膜は、添加物質を含んでおり、 前記第１多孔質体を設ける工程は、前記溝周囲の前記第
    １絶縁膜に含まれる前記添加物質を除去することにより
    行われることを特徴とする半導体装置の製造方法。
  14. 【請求項１４】 請求項１３記載の半導体装置の製造方
    法において、 前記添加物質は、有機ポリマーであることを特徴とする
    半導体装置の製造方法。
  15. 【請求項１５】 請求項１３記載の半導体装置の製造方
    法において、 前記添加物質は、アルキルシロキ酸ポリマーであり、 前記添加物質を除去する工程は、六フッ化タングステン
    雰囲気中で前記六フッ化タングステンと前記アルキルシ
    ロキ酸ポリマーとを反応させることにより行われること
    を特徴とする半導体装置の製造方法。
  16. 【請求項１６】 請求項１５記載の半導体装置の製造方
    法において、 前記溝を設ける工程は、前記第１絶縁膜上に第１ホトレ
    ジストを形成する工程と、前記第１ホトレジストをマス
    クにして前記第１絶縁膜に前記溝を形成する工程と、前
    記第１ホトレジストを除去するとともに前記溝底面の第
    １絶縁膜を酸化することで、前記溝底面を緻密化する工
    程を含むことを特徴とする半導体装置の製造方法。
  17. 【請求項１７】 請求項１６記載の半導体装置の製造方
    法において、 前記第１ホトレジストを除去する工程は、略５００ｍＴ
    ｏｒｒ未満での酸素イオン照射により行われていること
    を特徴とする半導体装置の製造方法。
  18. 【請求項１８】 請求項１２記載の半導体装置の製造方
    法は、更に、 前記基板表面上に第３絶縁膜を形成する工程を有し、前
    記第３絶縁膜上に前記第１絶縁膜を形成することを特徴
    とする半導体装置。
  19. 【請求項１９】 請求項１２記載の半導体装置の製造方
    法は、更に、 前記第１配線を形成した後、前記第１絶縁膜および前記
    第１配線上に第２絶縁膜を形成する工程と、前記第１配
    線上の前記第２絶縁膜に開口部を設ける工程と、前記開
    口部に導電材料を埋め込み、第２配線を形成する工程と
    を有し、 前記開口部を設ける工程の後、前記第２絶縁膜のうち、
    前記第２配線に接する部分に第２多孔質体を設ける工程
    を有することを特徴とする半導体装置の製造方法。
  20. 【請求項２０】 請求項１９記載の半導体装置の製造方
    法において、 前記第２絶縁膜は、添加物質を含んでおり、 前記第２多孔質体を設ける工程は、前記開口部周囲の前
    記第２絶縁膜に含まれる前記添加物質を除去することに
    より行われることを特徴とする半導体装置の製造方法。
  21. 【請求項２１】 請求項２０記載の半導体装置の製造方
    法において、 前記添加物質は、有機ポリマーであることを特徴とする
    半導体装置の製造方法。
  22. 【請求項２２】 請求項２１記載の半導体装置の製造方
    法において、 前記添加物質は、アルキルシロキ酸ポリマーであり、 前記添加物質を除去する工程は、六フッ化タングステン
    雰囲気中で前記六フッ化タングステンと前記メチルシロ
    キ酸系ポリマーとを反応させることにより行われること
    を特徴とする半導体装置の製造方法。
  23. 【請求項２３】 請求項２２記載の半導体装置の製造方
    法において、 前記開口部は、溝部と、前記溝部底面より前記配線に達
    する接続孔とから構成されており、 前記開口部を設ける工程は、前記第２絶縁膜上に第２ホ
    トレジストを形成する工程と、前記第２ホトレジストを
    マスクにして前記第２絶縁膜に前記溝部および前記接続
    孔を形成する工程と、前記第２ホトレジストを除去する
    とともに前記溝部底面の第２絶縁膜を酸化することで、
    前記溝部底面を緻密化する工程を含むことを特徴とする
    半導体装置の製造方法。
  24. 【請求項２４】 請求項２３記載の半導体装置の製造方
    法において、 前記第２ホトレジストを除去する工程は、略５００ｍＴ
    ｏｒｒ未満での酸素イオン照射により行われていること
    を特徴とする半導体装置の製造方法。
  25. 【請求項２５】 請求項１９記載の半導体装置の製造方
    法において、 前記第２絶縁膜を形成する工程は、前記第１絶縁膜およ
    び前記第１配線上に、第４、第５および第６絶縁膜を順
    次形成する工程からなり、 前記開口部を設ける工程は、前記第６絶縁膜に前記第５
    絶縁膜に至る溝部を形成する工程と、前記第４および前
    記第５絶縁膜に前記溝部底面より前記第１配線に達する
    接続孔を形成する工程とを含み、 前記開口部を設ける工程の後、前記第２配線の側面に接
    する部分に前記第２多孔質体を設ける工程を有すること
    を特徴とする半導体装置の製造方法。
  26. 【請求項２６】 基板表面上に第１絶縁膜を形成し、前
    記第１絶縁膜にそれぞれ離間した複数の第１、第２、第
    ３および第４溝を形成する工程と、前記複数の第１、第
    ２、第３および第４溝内に導電材料を埋め込み、第１、
    第２、第３および第４配線を形成する工程とを有する半
    導体装置の製造方法において、 前記第１溝と前記第２溝は、前記第３溝と前記第４溝と
    の距離よりも短い距離離間して配置されており、 前記溝を形成する工程の後、前記第１配線と前記第2配
    線との間に前記第１配線と前記第２配線との双方に接す
    る多孔質体と、前記第３配線と前記第４配線との間の前
    記第１絶縁膜を介し前記第３配線または前記第4配線の
    いずれかに接するする多孔質体とを設ける工程を有する
    ことを特徴とする半導体装置の製造方法。
  27. 【請求項２７】 請求項２６記載の半導体装置の製造方
    法において、 前記複数の第１、第２、第３および第４溝を形成する工
    程では、前記第1溝は前記第２溝と略８００ｎｍ以内離
    間して形成されることを特徴とする半導体装置の製造方
    法。
JP2001026879A 2001-02-02 2001-02-02 半導体装置及びその製造方法 Expired - Fee Related JP3887175B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001026879A JP3887175B2 (ja) 2001-02-02 2001-02-02 半導体装置及びその製造方法
US09/956,461 US6916724B2 (en) 2001-02-02 2001-09-20 Semiconductor device and method for manufacturing the same
US11/042,033 US7224064B2 (en) 2001-02-02 2005-01-24 Semiconductor device having conductive interconnections and porous and nonporous insulating portions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001026879A JP3887175B2 (ja) 2001-02-02 2001-02-02 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002231808A true JP2002231808A (ja) 2002-08-16
JP3887175B2 JP3887175B2 (ja) 2007-02-28

Family

ID=18891623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001026879A Expired - Fee Related JP3887175B2 (ja) 2001-02-02 2001-02-02 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US6916724B2 (ja)
JP (1) JP3887175B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009295733A (ja) * 2008-06-04 2009-12-17 Sharp Corp 半導体装置及びその製造方法
WO2010064346A1 (ja) * 2008-12-01 2010-06-10 パナソニック株式会社 半導体装置及びその製造方法
JP2012178520A (ja) * 2011-02-28 2012-09-13 Elpida Memory Inc 半導体装置及びその製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3992654B2 (ja) * 2003-06-26 2007-10-17 沖電気工業株式会社 半導体装置の製造方法
US7361991B2 (en) * 2003-09-19 2008-04-22 International Business Machines Corporation Closed air gap interconnect structure
US8173036B2 (en) * 2005-03-02 2012-05-08 Tokyo Electron Limited Plasma processing method and apparatus
JP2009027048A (ja) * 2007-07-23 2009-02-05 Panasonic Corp 半導体装置の製造方法
KR101536333B1 (ko) * 2009-03-26 2015-07-14 삼성전자주식회사 배선 구조물 및 이의 형성 방법
US8298911B2 (en) * 2009-03-26 2012-10-30 Samsung Electronics Co., Ltd. Methods of forming wiring structures
US8889544B2 (en) * 2011-02-16 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric protection layer as a chemical-mechanical polishing stop layer
US9330989B2 (en) 2012-09-28 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for chemical-mechanical planarization of a metal layer
EP3680931B1 (en) * 2019-01-08 2022-11-16 Murata Manufacturing Co., Ltd. Method for forming product structure having porous regions and lateral encapsulation
US10832950B2 (en) * 2019-02-07 2020-11-10 International Business Machines Corporation Interconnect with high quality ultra-low-k dielectric

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5470801A (en) * 1993-06-28 1995-11-28 Lsi Logic Corporation Low dielectric constant insulation layer for integrated circuit structure and method of making same
US5449427A (en) * 1994-05-23 1995-09-12 General Electric Company Processing low dielectric constant materials for high speed electronics
US5785787A (en) * 1994-05-23 1998-07-28 General Electric Company Processing low dielectric constant materials for high speed electronics
US5527737A (en) 1994-05-27 1996-06-18 Texas Instruments Incorporated Selective formation of low-density, low-dielectric-constant insulators in narrow gaps for line-to-line capacitance reduction
DE69535718T2 (de) 1994-05-27 2009-03-19 Texas Instruments Inc., Dallas Verbindungsverfahren mit Benutzung eines porösen Isolators zur Reduzierung der Kapazitäten zwischen Leiterbahnen
JP3371576B2 (ja) 1994-10-27 2003-01-27 ソニー株式会社 半導体集積回路装置の製法
US6255156B1 (en) * 1997-02-07 2001-07-03 Micron Technology, Inc. Method for forming porous silicon dioxide insulators and related structures
US6143646A (en) 1997-06-03 2000-11-07 Motorola Inc. Dual in-laid integrated circuit structure with selectively positioned low-K dielectric isolation and method of formation
JPH1117007A (ja) 1997-06-23 1999-01-22 Asahi Chem Ind Co Ltd 半導体装置およびその製造方法
US20020076935A1 (en) * 1997-10-22 2002-06-20 Karen Maex Anisotropic etching of organic-containing insulating layers
US6657302B1 (en) * 1999-01-12 2003-12-02 Agere Systems Inc. Integration of low dielectric material in semiconductor circuit structures
JP3888794B2 (ja) 1999-01-27 2007-03-07 松下電器産業株式会社 多孔質膜の形成方法、配線構造体及びその形成方法
US20020005584A1 (en) * 2000-07-12 2002-01-17 Shinichi Domae Semiconductor device
US6867125B2 (en) * 2002-09-26 2005-03-15 Intel Corporation Creating air gap in multi-level metal interconnects using electron beam to remove sacrificial material
US7125793B2 (en) * 2003-12-23 2006-10-24 Intel Corporation Method for forming an opening for an interconnect structure in a dielectric layer having a photosensitive material

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009295733A (ja) * 2008-06-04 2009-12-17 Sharp Corp 半導体装置及びその製造方法
WO2010064346A1 (ja) * 2008-12-01 2010-06-10 パナソニック株式会社 半導体装置及びその製造方法
JP2012178520A (ja) * 2011-02-28 2012-09-13 Elpida Memory Inc 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20050133923A1 (en) 2005-06-23
JP3887175B2 (ja) 2007-02-28
US7224064B2 (en) 2007-05-29
US6916724B2 (en) 2005-07-12
US20020105086A1 (en) 2002-08-08

Similar Documents

Publication Publication Date Title
US7224064B2 (en) Semiconductor device having conductive interconnections and porous and nonporous insulating portions
US7304386B2 (en) Semiconductor device having a multilayer wiring structure
KR100564188B1 (ko) 반도체집적회로장치및그제조방법
US7034380B2 (en) Low-dielectric constant structure with a multilayer stack of thin films with pores
JP2007173511A (ja) 半導体装置の製造方法
KR100382376B1 (ko) 반도체 장치 및 그의 제조방법
US7009272B2 (en) PECVD air gap integration
US11876050B2 (en) Method for fabricating interconnection using graphene
JP2003324185A (ja) 半導体装置とその製造方法
JP2001223269A (ja) 半導体装置およびその製造方法
KR19990057679A (ko) 반도체 소자의 층간절연막 및 그 제조방법
JP2008010534A (ja) 半導体装置およびその製造方法
JP2000091422A (ja) 多層配線構造の製造方法
JP2003163266A (ja) 半導体装置の製造方法および半導体装置
US6774031B2 (en) Method of forming dual-damascene structure
WO2004010495A1 (ja) 半導体装置の製造方法
KR20040055596A (ko) 반도체 장치 및 그 제조 방법
US7138333B2 (en) Process for sealing plasma-damaged, porous low-k materials
JP2004023031A (ja) 半導体装置およびその製造方法
US6524944B1 (en) Low k ILD process by removable ILD
US6812113B1 (en) Process for achieving intermetallic and/or intrametallic air isolation in an integrated circuit, and integrated circuit obtained
JP2003303880A (ja) 積層層間絶縁膜構造を利用した配線構造およびその製造方法
JP2007157959A (ja) 半導体装置の製造方法および半導体装置
CN102024790B (zh) 半导体器件、其制造方法以及包含其的集成电路和电子设备
JP2003209169A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20040913

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20041006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050812

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060516

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060613

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060905

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060923

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061013

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061124

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091201

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101201

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111201

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121201

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121201

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121201

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121201

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131201

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees