JP2006165090A - Mos型半導体装置の製造方法およびmos型半導体装置 - Google Patents
Mos型半導体装置の製造方法およびmos型半導体装置 Download PDFInfo
- Publication number
- JP2006165090A JP2006165090A JP2004350934A JP2004350934A JP2006165090A JP 2006165090 A JP2006165090 A JP 2006165090A JP 2004350934 A JP2004350934 A JP 2004350934A JP 2004350934 A JP2004350934 A JP 2004350934A JP 2006165090 A JP2006165090 A JP 2006165090A
- Authority
- JP
- Japan
- Prior art keywords
- film
- nitrogen
- gate electrode
- molybdenum
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】 MOS型半導体装置の製造方法が、半導体基板に、第1および第2半導体素子形成領域を規定する工程と、半導体基板上に、ゲート絶縁膜、モリブデン膜、および窒素含有膜を順次積層する工程と、窒素含有膜からモリブデン膜に窒素を導入する工程と、窒素含有膜を選択的に除去し、第1半導体素子形成領域上に窒素含有膜を残す工程と、半導体基板上に、多結晶シリコン膜を形成する工程と、エッチングにより第1ゲート電極、第2ゲート電極を形成する工程と、第1および第2ゲート電極の側壁にサイドウォールを形成する工程と、熱処理により第2ゲート電極に含まれるモリブデン膜中の窒素を減少させて、第1ゲート電極に含まれるモリブデン膜中の窒素量との間に差異を設ける工程とを含む。
【選択図】図4
Description
R. J. P. Lander et al; Mat. Res. Soc. Symp. Proc. Vol. 716, 2002, pp.B5.11.1-B5.11.6
MOS型半導体装置100は、シリコン基板1を含む。シリコン基板1には、素子分離領域2により電気的に分離された、p型ウエル領域3とn型ウエル領域4が設けられている。
図1では省略されているが、ソース/ドレイン電極や金属配線等は、適宜形成されている。
一方、窒化チタン(TiN)膜からモリブデン(Mo)膜に拡散した窒素は、モリブデン(Mo)膜とゲート酸化膜(SiO2)との界面近傍以外に、モリブデン(Mo)膜の側壁近傍にもパイルアップされる。このようにモリブデン膜の側壁近傍にパイルアップされた窒素は、ゲート電極の仕事関数の変化に寄与しない。
バックサイドSIMS法により分析した結果、モリブデン膜6中に拡散した窒素は、ゲート酸化膜5との界面近傍で2×1021/cm3であった。
一方、窒化チタン膜7を含むゲート電極10においては、かかる外方への拡散が起きずに窒素拡散の影響が維持され、アニール条件にかかわらず、約−0.5eV程度の仕事関数の変化が認められる。
Claims (9)
- 半導体基板を準備する工程と、
該半導体基板に、第1半導体素子形成領域と第2半導体素子形成領域とを規定する工程と、
該半導体基板上に、ゲート絶縁膜、モリブデン膜、および該モリブデン膜に窒素を導入するための窒素含有膜とを順次積層する工程と、
該窒素含有膜から該モリブデン膜に窒素を導入する窒素導入工程と、
該第2半導体素子形成領域上の該窒素含有膜を選択的に除去し、該第1半導体素子形成領域上に該窒素含有膜を残す工程と、
該半導体基板上に、多結晶シリコン膜を形成する工程と、
エッチングにより、該多結晶シリコン膜、該窒素含有膜、および該モリブデン膜からなる第1ゲート電極を、該ゲート絶縁膜を介して該第1半導体素子形成領域上に形成するとともに、該多結晶シリコン膜、および該モリブデン膜からなる第2ゲート電極を、該ゲート絶縁膜を介して該第2半導体素子形成領域上に形成する工程と、
該第1ゲート電極および該第2ゲート電極の側壁に、サイドウォールを形成する工程と、
熱処理により該第2ゲート電極に含まれるモリブデン膜中の窒素を減少させて、該第1ゲート電極に含まれるモリブデン膜中の窒素量との間に差異を設ける工程とを含むことを特徴とするMOS型半導体装置の製造方法。 - 上記窒素含有膜が、窒化チタン、窒化タンタル、および窒化タングステンから選択される材料からなることを特徴とする請求項1に記載の製造方法。
- 上記窒素導入工程が、熱処理による窒素の固層拡散工程であることを特徴とする請求項1に記載の製造方法。
- 上記ゲート電極におけるモリブデン膜厚とゲート長との比(アスペクト比)が、0.1以下であることを特徴とする請求項1に記載の製造方法。
- 半導体基板と、
該半導体基板に設けられた、第1ウエル領域および第2ウエル領域と、
該第1ウエル領域上にゲート絶縁膜を介して設けられた、モリブデン膜、窒素含有膜、および多結晶シリコン膜の積層構造からなる第1ゲート電極と、
該第2ウエル領域上にゲート絶縁膜を介して設けられた、モリブデン膜、および多結晶シリコン膜からなる第2ゲート電極と、
該第1ゲート電極および該第2ゲート電極の側壁に設けられたサイドウォールとを含み、
該第2ゲート電極のモリブデン膜中に含まれる窒素量が、該第1ゲート電極のモリブデン膜に含まれる窒素量より少ないことを特徴とするMOS型半導体装置。 - 上記ゲート電極におけるモリブデン膜厚とゲート長との比(アスペクト比)が、0.1以下であることを特徴とする請求項5に記載のMOS型半導体装置。
- 上記第2ゲート電極の仕事関数と上記第1ゲート電極の仕事関数とが、異なることを特徴とする請求項5に記載のMOS型半導体装置。
- 上記窒素含有膜が、窒化チタン、窒化タンタル、および窒化タングステンから選択される材料からなることを特徴とする請求項5に記載のMOS型半導体装置。
- 上記モリブデン膜に含まれる窒素が、上記窒素含有膜から拡散させた窒素であることを特徴とする請求項5に記載のMOS型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004350934A JP3950136B2 (ja) | 2004-12-03 | 2004-12-03 | Mos型半導体装置の製造方法およびmos型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004350934A JP3950136B2 (ja) | 2004-12-03 | 2004-12-03 | Mos型半導体装置の製造方法およびmos型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006165090A true JP2006165090A (ja) | 2006-06-22 |
JP3950136B2 JP3950136B2 (ja) | 2007-07-25 |
Family
ID=36666780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004350934A Expired - Fee Related JP3950136B2 (ja) | 2004-12-03 | 2004-12-03 | Mos型半導体装置の製造方法およびmos型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3950136B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010016191A1 (ja) * | 2008-08-04 | 2010-02-11 | パナソニック株式会社 | 半導体装置及びその製造方法 |
WO2010055603A1 (ja) * | 2008-11-12 | 2010-05-20 | パナソニック株式会社 | 半導体装置及びその製造方法 |
WO2010146641A1 (ja) * | 2009-06-18 | 2010-12-23 | パナソニック株式会社 | 半導体装置及びその製造方法 |
-
2004
- 2004-12-03 JP JP2004350934A patent/JP3950136B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010016191A1 (ja) * | 2008-08-04 | 2010-02-11 | パナソニック株式会社 | 半導体装置及びその製造方法 |
JP2010040711A (ja) * | 2008-08-04 | 2010-02-18 | Panasonic Corp | 半導体装置及びその製造方法 |
US8471341B2 (en) | 2008-08-04 | 2013-06-25 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
WO2010055603A1 (ja) * | 2008-11-12 | 2010-05-20 | パナソニック株式会社 | 半導体装置及びその製造方法 |
JP2010118443A (ja) * | 2008-11-12 | 2010-05-27 | Panasonic Corp | 半導体装置及びその製造方法 |
JP4647682B2 (ja) * | 2008-11-12 | 2011-03-09 | パナソニック株式会社 | 半導体装置及びその製造方法 |
US8476714B2 (en) | 2008-11-12 | 2013-07-02 | Panasonic Corporation | Semiconductor device |
WO2010146641A1 (ja) * | 2009-06-18 | 2010-12-23 | パナソニック株式会社 | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3950136B2 (ja) | 2007-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7229873B2 (en) | Process for manufacturing dual work function metal gates in a microelectronics device | |
US6806534B2 (en) | Damascene method for improved MOS transistor | |
JP2007243105A (ja) | 半導体装置およびその製造方法 | |
JP2007027680A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2004152995A (ja) | 半導体装置の製造方法 | |
JP2005072316A (ja) | 半導体装置の製造方法 | |
JP2009135227A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2009033032A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2008053283A (ja) | 半導体装置の製造方法 | |
JP4664771B2 (ja) | 半導体装置およびその製造方法 | |
JP2002539638A (ja) | Mis電界効果型トランジスタの製造方法 | |
US7060610B2 (en) | Method for forming contact in semiconductor device | |
US20080020568A1 (en) | Semiconductor device having a silicide layer and method of fabricating the same | |
JP2008085205A (ja) | 半導体装置及びその製造方法 | |
TW201126576A (en) | Plasma doping method and method for fabricating semiconductor device using the same | |
JP3950136B2 (ja) | Mos型半導体装置の製造方法およびmos型半導体装置 | |
JP2001127288A (ja) | ゲート構造の製造方法 | |
JP2008103613A (ja) | 半導体装置及びその製造方法 | |
JP2006295123A (ja) | Mos電界効果半導体装置の製造方法及びmos電界効果半導体装置 | |
TWI511205B (zh) | 半導體積體電路的形成方法 | |
JP2008117842A (ja) | 半導体装置、およびその製造方法 | |
JP2002543609A (ja) | シャロージャンクション半導体デバイスの製造方法 | |
JP3166911B2 (ja) | 半導体装置の製造方法 | |
TW201539663A (zh) | 半導體裝置及其形成方法 | |
JP4018843B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070316 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070419 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |