WO2010055603A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
WO2010055603A1
WO2010055603A1 PCT/JP2009/004439 JP2009004439W WO2010055603A1 WO 2010055603 A1 WO2010055603 A1 WO 2010055603A1 JP 2009004439 W JP2009004439 W JP 2009004439W WO 2010055603 A1 WO2010055603 A1 WO 2010055603A1
Authority
WO
WIPO (PCT)
Prior art keywords
gate electrode
layer
tin
insulating film
orientation
Prior art date
Application number
PCT/JP2009/004439
Other languages
English (en)
French (fr)
Inventor
鈴木純
中川博
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2010055603A1 publication Critical patent/WO2010055603A1/ja
Priority to US13/005,196 priority Critical patent/US8476714B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Definitions

  • the technology disclosed in this specification relates to a semiconductor device, and more particularly, to a semiconductor device having a high dielectric gate insulating film and a manufacturing method thereof.
  • CMOS complementary MOS
  • NMOS N-channel MOS transistor
  • PMOS P-channel MOS transistor
  • a gate insulating film made of a silicon oxide film having a dielectric constant of about 3.9 has been generally used for CMOS devices.
  • a gate insulating film made of a silicon oxide film is thinned with the miniaturization of a transistor, a leakage current increases, which increases power consumption and standby power of the device. Therefore, a gate insulating film that is made of a High-k material having a dielectric constant of 4.0 or more and can reduce the effective film thickness (EOT) even if the actual film thickness is made thicker than when a silicon oxide film is used.
  • EOT effective film thickness
  • the advantage of the high-k gate insulating film is that the EOT is thin due to a phenomenon called depletion of the gate electrode. It will be lost.
  • impurities such as boron and phosphorus are ion-implanted into polysilicon and activated by heat treatment, so that boron is ion-implanted from 4.65 eV in a non-doped state.
  • the threshold voltage of NMOS and PMOS can be controlled.
  • Fermi level pinning occurs and the work function cannot be changed by ion implantation.
  • a combination with a gate electrode made of metal is essential.
  • MIPS Metal-Inserted-Poly-Si-Stack
  • the influence of the work function of the metal used for the gate electrode on the threshold becomes dominant. It is difficult to adjust the work function by ion implantation.
  • the use of nitrides of titanium, tungsten, tantalum, and molybdenum has been studied, and in particular as an electrode material for DRAM (Dynamic Random Access Memory).
  • DRAM Dynamic Random Access Memory
  • the work function of the titanium nitride film greatly depends on the film thickness.
  • the p-channel gate electrode that requires a large work function has a large TiN film thickness, and the n-channel gate electrode that requires a small work function has a TiN film thickness. It is possible to change the work function by forming a thin film.
  • the EOT film thickness increases at the same time.
  • TiN is used as a thick film, the thinning of the EOT obtained by the High-k gate insulating film is sacrificed.
  • the EOT of the gate insulating film is different between NMOS and PMOS, there may be a problem in CMOS operation.
  • the semiconductor device according to the embodiment of the present invention has a high-k gate insulating film, and can realize a high-performance CMOS transistor even when miniaturized.
  • a semiconductor device includes a semiconductor substrate having a p-type layer and an n-type layer formed thereon, and a first gate insulating film provided on the p-type layer. And a first gate electrode made of TiN and provided on the first gate insulating film, and a first upper gate electrode made of a semiconductor containing impurities and provided on the first gate electrode.
  • the second gate electrode of the P-channel MOS transistor includes at least a part of the TiN layer having a (111) orientation / (200) orientation of 1.5 or more. Even if the electrode is thickened to increase the work function, an increase in EOT can be suppressed. Therefore, the difference in EOT between the two transistors can be reduced while setting the work functions of the gate electrodes of the P-channel MOS transistor and the N-channel MOS transistor to an appropriate value. A CMOS transistor can be realized.
  • the entire second gate electrode is composed of a TiN crystal having a (111) orientation / (200) orientation of 1.5 or more, and the first gate electrode has a (111) orientation / (200 )
  • the orientation is 1.5 or more and the TiN crystal is thinner than the second gate electrode, the P-channel MOS is reduced while reducing the work function of the gate electrode of the N-channel MOS transistor. This is preferable because the work function of the transistor can be increased.
  • the film thickness of the second gate electrode is 15 nm or more because the work function of the gate electrode of the P-channel MOS transistor can be increased.
  • the first gate electrode is made of a TiN crystal having a (111) orientation / (200) orientation of 0.8 to 1.2, and the thickness of the first gate electrode is 4 nm to 10 nm. This is preferable because the EOT of the N-channel MOS transistor can be reduced.
  • the second gate electrode includes a first TiN layer made of a TiN crystal having a (111) orientation / (200) orientation of 0.8 to 1.2, and a (111) orientation / (200) orientation of 1. You may be comprised with the 2nd TiN layer which consists of a 5 or more TiN crystal
  • La or Mg is segregated inside the first gate insulating film or at the interface between the first gate insulating film and the first gate electrode, and inside the second gate insulating film or the second gate.
  • Al or Ta may be segregated at the interface between the insulating film and the second gate electrode.
  • the first gate insulating film and the second gate insulating film may be made of a high dielectric material.
  • a method of manufacturing a semiconductor device includes a step (a) of forming a p-type layer and an n-type layer on a semiconductor substrate, and a first gate insulating film on the p-type layer in order from the bottom.
  • An N-channel MOS transistor having a first gate electrode made of TiN and a first upper gate electrode made of a semiconductor containing impurities, and a second gate insulating layer on the n-type layer in order from the bottom.
  • a second gate electrode comprising at least a portion of a TiN layer made of a film, TiN crystal and having a (111) orientation / (200) orientation of 1.5 or more, and a second upper gate electrode comprising a semiconductor containing impurities (B) forming a P-channel MOS transistor having
  • the TiN layer having a (111) orientation / (200) orientation of 1.5 or more is provided on at least a part of the second gate electrode of the P-channel MOS transistor. It is possible to suppress an increase in EOT while increasing the work function by increasing the thickness. Therefore, the difference in EOT between the two transistors can be reduced while setting the work functions of the gate electrodes of the P-channel MOS transistor and the N-channel MOS transistor to an appropriate value.
  • a CMOS transistor can be realized.
  • the step (b1) of forming an insulating film on the semiconductor substrate, the gap between the gas supply port and the semiconductor substrate is set to 25 mm or more, and the source gas of Ti and N at 66.7 Pa or less.
  • a step (b2) of forming a TiN layer having a (111) orientation / (200) orientation of 1.5 or more on the insulating film by alternately supplying a source gas; and the p-type of the TiN layer A step of selectively removing a part of the portion located above the layer and making the thickness of the TiN layer above the p-type layer smaller than the thickness of the TiN layer above the n-type layer ( b3), a step (b4) of forming a semiconductor film on the TiN layer, and patterning the semiconductor layer, the TiN layer, and the insulating film to form a part of the insulating film on the p-type layer.
  • Part of the first gate insulating film and the TiN layer Forming the first gate electrode and the first upper gate electrode comprising a part of the semiconductor film, and forming the second gate insulation comprising a part of the insulating film on the n-type layer.
  • the crystal orientation of TiN can be controlled by adjusting the pressure in the chamber and the distance between the gas supply port and the semiconductor substrate. For example, a TiN layer having a (111) orientation / (200) orientation of 1.5 or more can be selectively formed by lowering the pressure in the chamber and increasing the distance between the gas supply port and the semiconductor substrate. Is possible.
  • the second gate electrode includes a lower gate electrode and an upper gate electrode provided on the lower gate electrode, and the step (b) forms an insulating film on the semiconductor substrate.
  • the step (b6) and the gap between the gas supply port and the semiconductor substrate are set to 20 mm or less, and a Ti source gas and an N source gas are alternately supplied at 400 Pa or more to form (111) orientation on the insulating film.
  • a second TiN layer having a (111) orientation / (200) orientation of 1.5 or more is formed on the first TiN layer.
  • the second gate electrode includes a lower gate electrode and an upper gate electrode provided on the lower gate electrode, and the step (b) forms an insulating film on the semiconductor substrate.
  • the semiconductor substrate are set to 20 mm or less, and a Ti source gas and an N source gas are alternately supplied at 400 Pa or more, whereby (111) orientation / (200) orientation is provided on the first segregation layer.
  • first TiN layer having a thickness of 0.8 or more and 1.2 or less (b14), and removing a portion of the first TiN layer formed above the p-type layer (b15) And after the step (b15), the insulation And a second segregation layer made of any one of La oxide, Mg oxide, La nitride, and Mg nitride is selectively formed on the first TiN layer above the p-type layer.
  • La or Mg is segregated in the portion formed above the p-type layer in the insulating film or in the upper surface of the insulating film by the heat treatment in the step (b16), and the inside of the insulating film or the insulating film
  • a step (b17) of segregating Al or Ta in a portion of the upper surface of the film formed above the n-type layer, and a distance between the gas supply port and the semiconductor substrate is set to 25 mm or more, and 66.7 Pa or less.
  • Forming a TiN layer (b18) Forming a semiconductor film on the second TiN layer (b19), the semiconductor layer, the second TiN layer, the first TiN layer, the second segregation layer, the first A second element segregation comprising a part of the first segregation layer and a part of the second segregation layer on the p-type layer by patterning the segregation layer.
  • the second gate insulating film comprising a part of the first gate electrode, the first element segregating layer comprising a part of the first segregation layer, the lower gate electrode comprising a part of the first TiN layer, the second The upper gate electrode made of a part of the TiN layer and the part of the semiconductor film Forming the second upper gate electrode (b20).
  • the EOT film increase is suppressed and the high work is achieved. Since a function can be obtained, for example, when a gate insulating film using a High-k material and a metal gate electrode made of TiN are combined, further miniaturization and higher functionality of the CMOS can be realized.
  • FIG. 1 is a cross-sectional view showing a schematic configuration of a semiconductor device according to the first embodiment of the present invention.
  • FIG. 2 is a diagram showing the relationship between the TiN film thickness and EOT.
  • FIG. 3 shows the result of XRD (X-Ray Diffraction) in which the crystallinity of a TiN thin film having a film thickness of 15 nm was examined.
  • FIG. 4 is a diagram showing a TiN film forming sequence according to an example of the present invention.
  • FIG. 5 is a diagram showing a deposition rate under the conditions for forming each of the TiN films A, B, and C shown in FIG.
  • FIG. 6 is a diagram showing a change in work function with respect to the TiN film thickness when the orientation is changed.
  • FIG. 7 shows a TEM image of the TiN film.
  • 8A to 8E are cross-sectional views illustrating a method for manufacturing a semiconductor device according to the first embodiment.
  • FIG. 9 is a diagram showing a schematic configuration of a film forming apparatus for forming a TiN film.
  • FIG. 10 is a cross-sectional view showing a schematic configuration of a semiconductor device according to the second embodiment of the present invention.
  • 11A to 11D are cross-sectional views illustrating a method for manufacturing a semiconductor device according to the second embodiment.
  • FIG. 12 shows changes in EOT when a second TiN film having a thickness of 5, 10, and 15 nm is formed on a first TiN film having the same crystal orientation (111) and (200).
  • FIG. FIG. 13 is a cross-sectional view showing a schematic configuration of a semiconductor device according to the third embodiment of the present invention.
  • 14A to 14E are cross-sectional views illustrating a method for manufacturing a semiconductor device according to the third embodiment.
  • FIG. 1 is a cross-sectional view showing a schematic configuration of a semiconductor device according to a first embodiment of the present invention. Here, NMOS 106 and PMOS 105 constituting the CMOS are shown.
  • a p-type well region 103 and an n-type well region 102 are provided on a semiconductor substrate 101 made of silicon or the like, and the p-type well region 103 and the n-type well region are provided.
  • Reference numerals 102 are surrounded by element isolation layers 104 each formed of a silicon oxide film or the like, and are electrically isolated from each other.
  • the element isolation layer 104 has, for example, an STI (Shallow Trench Isolation) shape.
  • An NMOS 106 is provided on the p-type well region 103, and a PMOS 105 is provided on the n-type well region 102.
  • the NMOS 106 is provided on the p-type well region 103, the first gate insulating film 115 made of a High-k material, and the first gate electrode made of TiN provided on the first gate insulating film 115.
  • An n-type extension layer 114 including an n-type impurity and a first gate electrode 116 and a first upper gate electrode in the p-type well region 103. 17 and an n-type impurity diffusion layer 113 provided in regions located on both sides of the first sidewall 118, in contact with the n-type extension layer 114, and containing an n-type impurity at a higher concentration than the n-type extension layer 114.
  • the n-type impurity diffusion layer 113 and the n-type extension layer 114 constitute an n-type source / drain region, and nickel silicide (NiSi) is formed on the n-type source / drain region and the first upper gate electrode 117, respectively.
  • a silicide layer made of nickel platinum silicide (NiPtSi) or the like may be provided in the n-type source / drain region.
  • the PMOS 105 is provided on the n-type well region 102, the second gate insulating film 109 made of a High-k material, and the second gate electrode made of TiN, provided on the second gate insulating film 109. 110, a second upper gate electrode 111 made of polysilicon containing an n-type impurity such as boron, a second gate insulating film 109, a second gate electrode 110, And a second sidewall 112 provided on the side surface of the second upper gate electrode 111 and made of a silicon oxide film, a silicon nitride film, or the like, and the second sidewall 112 of the n-type well region 102 immediately below the second sidewall 112.
  • the p-type impurity diffusion layer 107 and the p-type extension layer 108 constitute a p-type source / drain region, and nickel silicide (NiSi) is formed on the p-type source / drain region and the second upper gate electrode 111, respectively.
  • the first upper gate electrode 117 and the second upper gate electrode 111 may be made of a semiconductor containing impurities such as silicon germanium in addition to polysilicon.
  • the EOT of the first gate electrode 116 and the second gate electrode 110 made of TiN is not adjusted by the thickness of the TiN film, but is controlled by the crystallinity of the TiN film. Yes. That is, in the first gate electrode 116 and the second gate electrode 110, fluctuations in the equivalent oxide thickness (EOT) are suppressed by controlling the crystallinity of the TiN film. It has never been known at all to suppress the fluctuation of EOT by controlling the crystallinity of the metal gate electrode. In addition, in the case of a CMOS gate electrode, it is necessary to align the EOT of the NMOS and PMOS gate insulating films in order to stabilize the operation. Therefore, the inventors of the present application have repeatedly studied in consideration of this point and arrived at the present invention. did. The details will be described below.
  • the composition ratio N / Ti of Ti and N constituting the first gate electrode 116 and the second gate electrode 110 is set to 1.0 or more and 1.2 or less, and TiN is crystallized. Used in. Further, the inventors of the present application have found that the increase in EOT can be suppressed to a TiN film thickness of about 25 nm by strengthening the TiN crystal orientation (111) orientation ratio with respect to the (200) orientation. Applied to transistors.
  • FIG. 2 is a diagram showing the relationship between the TiN film thickness and EOT.
  • EOT monotonously increases with respect to the TiN film thickness.
  • TiN tends to be columnar crystals, and crystals of (200) orientation are dominant in TiN used for conventional gate electrodes.
  • the graph C of FIG. 2 in the TiN film used in the present embodiment, no significant EOT change is observed within the measured range (from 5 nm to 25 nm) of the TiN film thickness.
  • the ratio of the (111) orientation to the (200) orientation (hereinafter referred to as (111) orientation / (200) orientation, etc.) is larger than the conventional one.
  • Graph B shows the measurement results of TiN having the intermediate crystallinity of TiN shown in graphs A and C.
  • FIG. 3 shows the result of XRD (X-Ray Diffraction) in which the crystallinity of a TiN thin film having a thickness of 15 nm was examined.
  • the measurement method is an Out-Plane measurement called the ⁇ / 2 ⁇ method.
  • the horizontal axis represents the diffraction angle (2 ⁇ ), and the vertical axis represents the X-ray diffraction intensity.
  • An offset in the vertical axis direction is added to each spectrum so that the difference between these spectra can be easily distinguished.
  • the ratio of titanium to nitrogen (Ti / N) in the TiN film is about 1.1, but the diffraction peak on the (111) plane becomes dominant ("C" in FIG.
  • TiN film formation techniques include MOCVD (Metal Organic Chemical Vapor Deposition) method, ALD (Atomic Layer Deposition) method, PVD (Physical Vapor Deposition) method, etc.
  • MOCVD Metal Organic Chemical Vapor Deposition
  • ALD Atomic Layer Deposition
  • PVD Physical Vapor Deposition
  • atomic layer control The ALD method is most preferable.
  • a Ti source such as titanium chloride (TiCl 4 ) and a nitrogen source such as ammonia (NH 3 ) are alternately supplied to perform atomic layer deposition.
  • TiCl 4 titanium chloride
  • NH 3 nitrogen source
  • the film is formed while repeating the above.
  • the crystallinity of the TiN film does not vary greatly even when the supply time or flow rate of the Ti source or nitrogen source or the film formation temperature is changed from 350 ° C. to 600 ° C.
  • the crystallinity of TiN greatly depends on the adsorption probability on the substrate surface per ALD cycle, and it is the pressure in the chamber that has a great influence on the adsorption probability.
  • the reason why the crystallinity cannot be changed even when the pressure in the chamber is changed by MOCVD or PVD is considered to be because the gas phase reaction is dominant in the bond between Ti and nitrogen.
  • surface reaction is dominant in ALD, it is possible to modulate the crystallinity by changing the chamber pressure.
  • FIG. 5 is a diagram showing the deposition rate under the conditions for forming each of the TiN films A, B, and C shown in FIG.
  • the horizontal axis indicates the number of ALD cycles, and the vertical axis indicates the film thickness.
  • the slope of the graph represents the deposition rate. The larger the slope, the higher the deposition rate, and the smaller the slope, the lower the deposition rate.
  • the deposition rate greatly depends on the pressure in the chamber, and also depends on the distance between the shower plate (gas supply port) and the wafer (stage heater).
  • the inventor of the present application has found that the crystal orientation of TiN can be freely changed by adjusting the pressure in the chamber and the interval between the shower plate and the wafer and changing the deposition rate.
  • the deposition rate is 0.08 nm / cycle or more
  • the (200) plane is dominant
  • the deposition rate is 0.075 nm / cycle
  • the (111) plane and the (200) plane are equivalent.
  • the deposition rate is 0.06 nm / cycle or less
  • the (111) plane becomes dominant.
  • the depot rate affects the number of processed sheets per unit time called throughput, and the higher the depot rate, the larger the number of processed sheets per unit time. For this reason, film formation with a high throughput is preferred as a mass production facility, and the crystal plane orientation of the conventional TiN film when the ALD film is formed is dominated by the (200) plane.
  • FIG. 6 is a diagram showing the change in work function with respect to the TiN film thickness when the orientation is changed.
  • tantalum carbide TiC
  • TiN tantalum carbide
  • the work function of TiN is insensitive to crystal orientation, and the difference in saturation work function between TiN with (111) orientation / (200) orientation of 1.5 or more and TiN with 0.6 or less is only 20 meV. It can be seen that the influence on the work function is dominated by the film thickness of TiN.
  • an X-ray spot diameter of 100 ⁇ m ⁇ 100 ⁇ m is required at the minimum, and observing the X-ray diffraction of the gate electrode of a transistor having a gate length of 50 nm or less difficult.
  • it is possible to easily observe the crystal orientation by observing the cross section of the gate electrode portion of the transistor with a transmission electron microscope (TEM).
  • TEM transmission electron microscope
  • FIG. 7 shows a TEM image of the TiN film.
  • part (a) is an oblique crystal plane showing the (111) plane
  • part (b) is a vertical crystal plane showing the (200) plane.
  • the inventors of the present invention have been able to suppress the increase in EOT when the thickness of the TiN film is increased by examining the physical properties of the TiN film in detail and controlling the crystal orientation of the TiN.
  • the present invention has been made on the basis of this new discovery, and exhibits features and effects different from those of the prior art.
  • both the first gate electrode 116 and the second gate electrode 110 are made of TiN having a dominant (111) plane.
  • the difference in EOT between the first gate electrode 116 and the second gate electrode 110 can be reduced while setting the work function of the gate electrode to an appropriate value. Further, since the EOT can be reduced, both the PMOS and the NMOS can be appropriately operated, and a fine and highly functional CMOS transistor can be realized.
  • the thickness of the first gate electrode 116 is preferably about 4 nm to 10 nm, and the thickness of the second gate electrode 110 is preferably about 15 nm to 25 nm.
  • an n-type well region 102 and a p-type well region 103 that are insulated and separated by the element isolation layer 104 are formed on the semiconductor substrate 101 by a known method, and then the n-type well region is formed.
  • a high dielectric film 109 a and a TiN film 110 a are sequentially formed on the well region 102 and the p-type well region 103.
  • the “High-k film” refers to a material having a higher dielectric constant than silicon oxide, silicon oxynitride, and silicon nitride, which have been the mainstream materials for gate insulating films. .
  • the high dielectric film 109a is formed on, for example, a silicon oxide film having a thickness of about 1.0 nm formed by oxidizing the upper surfaces of the n-type well region 102 and the p-type well region 103 in an atmosphere of water vapor or nitric oxide.
  • Oxides mainly composed of group 4 elements such as Hf, Zr, etc., oxides of Hf or Zr and Si called silicate, or oxidation of Hf or Zr and Al called aluminate Or by depositing oxynitrides of those elements added with nitrogen by plasma nitriding or ammonia nitriding.
  • MOCVD Metal-Organic-Chemical-Vapor-Deposition
  • ALD Atomic-Layer Deposition
  • PVD Physical-Vapor-Deposition
  • the TiN film 110a is formed by ALD using a single-wafer type film forming apparatus as shown in FIG.
  • a plate having a plurality of gas supply ports 201 and 202 called a shower plate 203 is arranged in parallel to a stage heater 204 on which a semiconductor substrate is installed.
  • 202 are arranged independently of each other.
  • the gas supply port 201 is a Ti source gas supply port
  • the gas supply port 202 is a nitrogen source gas supply port.
  • the interval 206 between the stage heater 204 and the shower plate 203 is variable from 5 mm to 50 mm, and the volume in the chamber can be freely changed by this interval.
  • the supply amounts of Ti source gas and nitrogen source gas are controlled by mass flow controllers 208 and 207, respectively.
  • each source gas is controlled by a differential pressure adjustment valve that can control opening and closing at intervals of 0.01 seconds or more.
  • a differential pressure adjustment valve that can control opening and closing at intervals of 0.01 seconds or more.
  • the gas supply as shown in FIG. 4 is repeated.
  • the chamber volume is as small as possible.
  • a liquid source such as titanium chloride (TiCl 4 ), which is a Ti source
  • an inert gas such as Ar
  • the film thickness formed during one cycle is referred to as a deposition rate.
  • the deposition rate hardly changes between 400 ° C. and 600 ° C., and hardly depends on the gas supply flow rate.
  • the deposition rate greatly depends on the pressure in the chamber, and also depends on the distance between the shower plate 203 and the wafer 205 (stage heater 204).
  • ALD that can control the atomic layer allows the TiN crystal orientation to be freely changed by changing the deposition rate per cycle. Can change.
  • the TiN film 110a is provided on the entire surface of the high dielectric film 109a, has a crystallinity with an (111) / (200) orientation ratio of 1.5 or more, and is 15 nm or more and 25 nm. It is formed with the following film thickness.
  • the film forming conditions are: chamber internal pressure 66.7 Pa (0.5 Torr), distance between the shower plate 203 and the wafer 205 is 25 mm, the stage heater temperature is 550 ° C., and the gas flow rate and time for each gas type are as described above. is there.
  • the source gas used in this method is not only a combination of titanium chloride and ammonia, but an amino-based or imide-based raw material may be used as a Ti source.
  • a plasma is applied to ammonia to form an ammonia radical. Exposure is also possible.
  • a resist is applied to the entire surface of the TiN film 110a, and an NMOS formation region is opened by a photolithography technique (not shown). Further, a part of the TiN film 110a provided in the NMOS formation region is removed using a mixed solution of sulfuric acid and hydrogen peroxide solution, and the thickness of the TiN film in the NMOS formation region is 4 nm to 10 nm. And Hereinafter, the TiN film in the NMOS formation region is referred to as a TiN film 116a. Thereafter, the resist is removed. Etching of the TiN film 110a in the NMOS formation region is not limited to wet etching, but can also be performed by dry etching using a halogen-based etching gas.
  • the TiN film with hydrogen peroxide water is removed.
  • a polysilicon film having a thickness of 100 nm is formed on the TiN films 110a and 116a. If an oxide layer is present at the interface between TiN and polysilicon, the interface resistance increases, so this step (cleaning with hydrogen peroxide solution) is preferably performed.
  • the polysilicon film is formed by forming a film at 500 ° C. to 550 ° C.
  • a silicon germanium film may be formed as an electrode film by adding silane and germane (GeH 4 ).
  • a resist pattern for the gate electrode is formed by using a photolithography technique and an etching technique, and the polysilicon film and the TiN films 110a and 116a are anisotropically etched with a halogen-based etching gas.
  • Part of the polysilicon film becomes the first upper gate electrode 117 and the second upper gate electrode 111
  • part of the TiN film 110a becomes the second gate electrode 110
  • part of the TiN film 116a becomes the first gate.
  • the electrode 116 is formed.
  • an etching selectivity is provided between the high dielectric film 109a made of a high-k material, and the etching is performed on the high dielectric film 109a. Adjust to stop.
  • the high dielectric film 109a is more likely to have a sufficient etching selectivity when the TiN film is formed and subjected to a heat treatment at 1000 ° C. or higher.
  • cleaning with a hydrofluoric acid chemical agent is performed to remove a part of the high dielectric film 109 a remaining at the time of gate dry etching, and a first gate insulating film 115 provided on the p-type well region 103 is formed.
  • a second gate insulating film 109 is formed on the n-type well region 102.
  • An insulating film can be formed.
  • the first gate electrode 116 for NMOS is thin (4 to 10 nm) and the second gate electrode 110 for PMOS is thick (15 to 25 nm).
  • the work function of the gate electrode can be made larger than that of the gate electrode for NMOS.
  • a silicon nitride film is formed at a film formation temperature of 600 ° C. or lower.
  • ALD is most suitable for the formation method.
  • the film is formed with a film thickness of 5 nm to 10 nm by alternately supplying dichlorosilane (SiH 2 Cl 2 ) and ammonia (not shown).
  • anisotropic dry etching is performed with a halogen-based gas, so that side surfaces of the first gate electrode 116 and the first upper gate electrode 117, and the second gate electrode 110 and the second upper gate electrode 111 are formed.
  • a silicon nitride film offset sidewall is formed on the side surface of the substrate.
  • the n-type well region 102 is protected with a resist, and n-type impurities such as phosphorus, arsenic, and antimony are ion-implanted into the p-type well region 103.
  • the p-type well region 103 is protected with a resist.
  • boron or indium, which are p-type impurities, is ion-implanted into the n-type well region 102 and the ion species are activated by a heat treatment at 1000 ° C. or higher, so that the n-type extension layer 114 is formed on the p-type well region 103.
  • a p-type extension layer 108 is formed on the n-type well region 102, respectively.
  • a silicon oxide film having a thickness of 5 nm to 10 nm and a silicon nitride film having a thickness of 10 nm to 30 nm are continuously formed, and then anisotropic dry etching is performed.
  • the first sidewall 118 is formed on the side surfaces of the first gate electrode 116 and the first upper gate electrode 117, and the first sidewall 118 is formed on the side surfaces of the second gate electrode 110 and the second upper gate electrode 111.
  • Two sidewalls 112 are formed.
  • the first sidewall 118 and the second sidewall 112 do not necessarily have to be formed of two layers, and may be formed of one layer of silicon oxide film or one layer of silicon nitride film.
  • the n-type well region 102 is protected with a resist, and n-type impurities such as phosphorus, arsenic, and antimony are ion-implanted into the p-type well region 103 to form an n-type impurity diffusion layer 113.
  • the resist in the n-type well region is removed, and the p-type well region 103 is protected with the resist.
  • boron or indium which are p-type impurities, is ion-implanted to obtain the p-type impurity diffusion layer 107.
  • the ion type of the n-type impurity diffusion layer 113 and the p-type impurity diffusion layer 107 is 900 ° C. to 1050 ° C. Is activated to form source / drain regions.
  • the upper portions of the source / drain regions and the upper portions of the first upper gate electrode 117 and the second upper gate electrode 111 are silicided with Ni or Pt.
  • a silicon nitride film (not shown) that serves as an etching stopper when forming contact holes and a silicon oxide film that serves as an interlayer insulating film (not shown) are sequentially formed, and then a general process such as planarization is performed. Through the steps, the semiconductor device of this embodiment shown in FIG. 1 can be manufactured.
  • the crystal orientation is also controlled when the gate electrode is composed of a WN (tungsten nitride) film or a MoN (molybdenum nitride) film.
  • the work function of each gate electrode can be set to an appropriate value while reducing the difference between the EOT of PMOS and NMOS.
  • FIG. 10 is a cross-sectional view showing a schematic configuration of a semiconductor device according to the second embodiment of the present invention. In the figure, the same parts as those in FIG.
  • the semiconductor device of this embodiment is different from the semiconductor device of the first embodiment in that the gate electrode made of TiN is composed of two layers in the PMOS. That is, a lower gate electrode 301, an upper gate electrode 302, and a second upper gate electrode 111 are provided on the PMOS second gate insulating film 109 in order from the bottom.
  • the lower gate electrode 301 made of TiN has the same crystal orientation and the same film thickness as the NMOS first gate electrode 303.
  • the upper gate electrode 302 made of TiN has a crystal orientation different from that of the lower gate electrode 301.
  • the first gate electrode 303 and the lower gate electrode 301 have a (111) orientation / (200) orientation of 0.8 to 1.2 and a film thickness of 4 nm to 10 nm.
  • the (111) orientation / (200) orientation is about 1.5
  • the film thickness is, for example, about 5 nm to 20 nm
  • the total film thickness of the lower gate electrode 301 and the upper gate electrode 302 is 15 nm or more. ing.
  • 11A to 11D are cross-sectional views illustrating a method for manufacturing a semiconductor device according to the second embodiment.
  • the steps up to the step of forming the high dielectric film 109a are the same as those in the first embodiment, and the first TiN film 301a and the second TiN film 302a are formed.
  • the subsequent steps are the same as the steps shown in FIGS. 8C to 8E in the first embodiment.
  • a first TiN film having a (111) orientation / (200) orientation of 0.8 to 1.2 and a film thickness of 4 nm to 10 nm on the high dielectric film 109a. 301a is formed.
  • the EOT of the TiN film takes a minimum value when the TiN film thickness is around 5 nm, and then the TiN film Monotonically increases with increasing thickness.
  • first TiN film 301a having a (111) orientation / (200) orientation of 0.8 or more and 1.2 or less, a crystal of (111) orientation / (200) orientation of 1.5 or more and (111)
  • a second TiN film 302a having a dominant orientation is deposited.
  • the second TiN film 302a is laminated on the first TiN film 301a in this manner, thereby suppressing fluctuations in EOT. This is presumably because the discontinuity causes crystal discontinuity and suppresses the formation of the (200) plane, which is a cause of EOT fluctuation.
  • the source gas supply time and supply amount when forming the first TiN film 301a are the same as those of the method of the first embodiment shown in FIG.
  • the difference is that the pressure in the chamber is set to 400 Pa (3.0 Torr) or more, and the distance between the shower plate and the wafer is narrowed to 20 mm or less (for example, 17 mm).
  • the pressure in the chamber is set to 400 Pa (3.0 Torr) or more, and the distance between the shower plate and the wafer is narrowed to 20 mm or less (for example, 17 mm).
  • TiN having crystal orientations equivalent to (111) and (200) can be formed as shown in graph B in FIG.
  • the deposition rate is about 0.075 nm / cycle.
  • the wafer may be held in the chamber and continuously formed, or once opened in the atmosphere and then in the chamber. May be installed.
  • the method of forming the second TiN film 302a in which the (111) plane is dominant is that the pressure in the chamber is 66.7 Pa (0.5 Torr) or less, and the shower plate (gas supply port). And the distance between the wafer and the wafer is 25 mm or more.
  • the wafer stage temperature is 550 ° C., and the gas flow rate and gas purge time are as shown in FIG.
  • the n-type well region 102 is protected with a resist, and the second TiN film 302a in the NMOS formation region is etched with a mixed solution of sulfuric acid and hydrogen peroxide solution.
  • the etching time is estimated from the etching rate so that the second TiN film 302a remains in the NMOS formation region by about 4 to 10 nm.
  • the original thickness of the first TiN film 301a remains as it is in the NMOS formation region. It becomes the film thickness of the film 301a.
  • a part of the first TiN film 301a becomes the lower gate electrode 301 and a part of the second TiN film 302a becomes the upper gate electrode 302.
  • a part of the first TiN film 301 a provided on the NMOS formation region becomes a first gate electrode 303. In this way, the semiconductor device of this embodiment is manufactured.
  • FIG. 12 shows changes in EOT when a second TiN film having a thickness of 5, 10, and 15 nm is formed on a first TiN film having the same crystal orientation (111) and (200).
  • the gate electrode structure for PMOS is a TiN film in which (111) and (200) have the same crystal orientation in the lower layer, and (111) is dominant in the upper layer, that is, (111
  • a TiN film having a crystal orientation with an orientation /) / (200) orientation of 1.5 or more an increase in PMOS EOT can be suppressed to a small level. Therefore, a desired work function can be obtained by setting different gate electrode film thicknesses for NMOS and PMOS, and the difference in EOT between NMOS and PMOS can be reduced.
  • EOT itself can be made thinner than before. Therefore, according to the semiconductor device of this embodiment, a highly functional CMOS transistor structure can be realized even when miniaturized.
  • the crystallinity of the first gate electrode 303, the lower layer gate electrode 301, and the upper layer gate electrode 302 is not limited to that described above, and the lower gate electrode 301 has a (111) orientation / (200) orientation of 0.8 or more 1
  • the upper gate electrode 302 and the first gate electrode 303 are both composed of TiN having a (111) orientation / (200) orientation of 1.5 or more. May be.
  • the lower gate electrode 301 is made of TiN having a crystal orientation of (111) orientation / (200) orientation of 1.5 or more
  • the upper gate electrode 302 and the first gate electrode 303 are both (111) orientation / (200) You may comprise TiN which shows crystal orientation of 0.8 or more and 1.2 or less.
  • a gate electrode made of a TiN crystal of PMOS only needs to include a TiN layer having a (111) orientation / (200) orientation of 1.5 or more at least in part.
  • FIG. 13 is a cross-sectional view showing a schematic configuration of a semiconductor device according to the third embodiment of the present invention. In the figure, the same parts as those in FIG.
  • the first element segregation layer 402 made of La oxide or Mg oxide is provided between the first gate insulating film 115 and the first gate electrode 303
  • the second A second element segregation layer 401 made of Al oxide or Ta oxide is provided between the gate insulating film 109 and the lower gate electrode 301 made of TiN.
  • La atoms or Mg atoms are segregated on the upper part (inside) of the first gate insulating film 115 or on the upper surface of the first gate insulating film 115
  • the second gate insulating film Al atoms or Ta atoms are segregated on the upper portion (inside) 109 or the upper surface of the second gate insulating film 109.
  • a first gate electrode 303 and a first upper gate electrode 117 are sequentially formed on the first element segregation layer 402.
  • a lower layer gate electrode 301, an upper layer gate electrode 302, and a second upper gate electrode 111 are sequentially formed.
  • the element segregation layer is provided between the gate insulating film and the gate electrode of the MOS transistor so that atoms are segregated in the gate insulating film, so that the first and second embodiments are concerned.
  • the work function of the gate electrode can be increased in the PMOS 105, and the work function of the gate electrode can be decreased in the NMOS 106.
  • a high-performance CMOS device in which the threshold voltage of the NMOS 106 is lower can be realized.
  • 14A to 14E are cross-sectional views showing a method for manufacturing a semiconductor device according to this embodiment.
  • the process up to the step of forming the high dielectric film 109a is the same as that of the second embodiment shown in FIG. Note that, since the formation of the polysilicon film to be the upper gate electrode is the same as that in the first and second embodiments, the description thereof is omitted.
  • the second segregation layer 401a is formed on the high dielectric film 109a.
  • the segregated atoms are preferably Al or Ta, and the second segregation layer 401a may be composed of those oxides or nitrides.
  • ALD, PVD, or the like is used as the film forming method.
  • the film thickness of Al 2 O 3 is 0.2 to 0.5 nm. Since the film thickness is between 1 atomic layer and 3 atomic layers, it can be expressed by a dose amount without considering the film thickness dimension. In that case, from 2.0 ⁇ 10 14 (atoms / cm 2 ) to 1 It takes a value between 0 ⁇ 10 15 (atoms / cm 2 ).
  • a first TiN film 301a is formed on the entire surface of the second segregation layer 401a.
  • the thickness is 4 to 6 nm (111) / ( 200)
  • a first TiN film 301a having a crystal orientation of 0.8 to 1.2 is formed.
  • the film increase due to O 3 can be offset.
  • the first TiN film 301a and the second segregation layer 401a in the NMOS formation region are mixed with sulfuric acid and hydrogen peroxide solution in a state where the PMOS formation region is covered with a resist. Remove with the mixture.
  • the high dielectric film 109a containing Al 2 O 3 serves as an etch stopper.
  • Al contained in the second segregation layer 401 is preferably not diffused, and thermal annealing or the like for diffusing Al is not performed.
  • a first segregation layer 402a is formed on the high dielectric film 109a and the first TiN film 301a.
  • the atoms to be segregated are preferably La or Mg, and the first segregation layer 402a may be composed of these oxides or nitrides.
  • ALD, PVD, or the like is used as a film formation method.
  • the dielectric constant of La 2 O 5 is larger than that of Al 2 O 3 , even if La is segregated, the change in EOT is small and the film thickness can be formed to be about 0.5 nm to 1.0 nm. Therefore, after forming La 2 O 5 , heat treatment is performed at 500 to 1000 ° C. to diffuse La into the high dielectric film 109a. In this step, first, La is formed to a thickness of 0.5 to 1.0 nm by PVD or the like. Heat treatment is continuously performed at the above temperature without exposure to the atmosphere. At this time, La diffuses in the portion of the high dielectric film 109a provided in the NMOS formation region, but also diffuses to about 1 to 2 nm in the first TiN film in the PMOS formation region.
  • the work function decreases depending on the amount of La atoms diffused into the high dielectric film 109a in the NMOS formation region.
  • the work function can be controlled by controlling the temperature and time of the heat treatment together with the film thickness of La 2 O 5 .
  • the TiLaON layer formed on the first TiN film 301a is selectively removed with hydrochloric acid.
  • the high dielectric film 109a in the NMOS formation region La 2 O 5 hydrate that could not be diffused in the high dielectric film 109a by heat treatment exists, but this is also removed by hydrochloric acid, and the high dielectric film Only the La oxide thermally diffused in 109a is segregated in the high dielectric film 109a.
  • a second TiN film 302a that will later become the NMOS first gate electrode 303 and upper gate electrode 302 is formed.
  • TiN having a (111) orientation / (200) orientation of 1.5 or more is formed with a thickness of 5 nm or more and 15 nm or less in order to prevent an increase in EOT film thickness in the PMOS. To do.
  • the polysilicon film, the second TiN film 302a, the first TiN film 301a, the first segregation layer 402a, and the second segregation are etched by a predetermined method. Accordingly, the first gate insulating film 115, the first element segregation layer 402 made of La 2 O 5, the first gate electrode 303 made of TiN, and the polysilicon are formed on the p-type well region 103 in order from the bottom. A first upper gate electrode 117 is formed.
  • a second gate insulating film 109, a second element segregation layer 401 made of Al 2 O 3 or the like, a lower gate electrode 301 made of TiN, and an upper gate electrode made of TiN are sequentially arranged from the bottom.
  • a second upper gate electrode 111 made of polysilicon is formed.
  • the work function of the PMOS gate electrode is controlled by the thickness of the second element segregation layer 401 and the thickness of the lower gate electrode 301 and the upper gate electrode 302, and the work function of the NMOS gate electrode is La 2 O 5 . Control is possible by the amount of diffusion into the first gate insulating film 115 and the thickness of the first gate electrode 303.
  • the EOT in the PMOS is controlled by the film thickness of the second element segregation layer 401 and the film thickness of the lower gate electrode 301 having a (111) / (200) crystal orientation of about 1.0, and the EOT in the NMOS is , La 2 O 5 can be controlled by the amount of diffusion into the first gate insulating film 115.
  • the atomic segregation layer is provided between the gate insulating film and the gate electrode of the MOS transistor so that atoms are segregated in the gate insulating film.
  • the work function of the gate electrode can be increased in the PMOS, and the work function of the gate electrode can be decreased in the NMOS. Furthermore, it is possible to realize a high-performance CMOS device in which the EOT is not increased and the NMOS threshold voltage is lower.
  • the semiconductor device and the method for manufacturing the semiconductor device according to the present invention are preferably used for various electronic devices using a semiconductor integrated circuit.

Abstract

　半導体装置は、半導体基板１０１と、ｐ型層１０３上に設けられた第１のゲート絶縁膜１１５、ＴｉＮからなる第１のゲート電極１１６と、及び不純物を含む半導体からなる第１の上部ゲート電極１１７を有するＮチャネル型ＭＯＳトランジスタ１０６と、ｎ型層１０２上に設けられた第２のゲート絶縁膜１０９、ＴｉＮ結晶からなり、（１１１）配向／（２００）配向が１．５以上となるＴｉＮ層を少なくとも一部に含む第２のゲート電極１１０、及び不純物を含む半導体からなる第２の上部ゲート電極１１１を有するＰチャネル型ＭＯＳトランジスタ１０５とを備えている。

Description

半導体装置及びその製造方法
　本明細書で開示される技術は、半導体装置に関し、詳細には、高誘電体ゲート絶縁膜を有する半導体装置及びその製造方法に関する。
　半導体装置の高集積化及び動作の高速化に伴い、トランジスタの微細化が進められている。相補型ＭＯＳ（CMOS）デバイスには、Ｎチャネル型ＭＯＳトランジスタ（以下「ＮＭＯＳ」と略記する）とＰチャネル型ＭＯＳトランジスタ（以下「ＰＭＯＳ」と略記する）の２つのトランジスタが設けられている。ＮＭＯＳは電子の移動によって電流のオン、オフを制御し、ＰＭＯＳは正孔の移動によって電流を制御する。
　従来、ＣＭＯＳデバイスには誘電率が３．９程度のシリコン酸化膜からなるゲート絶縁膜が一般的に用いられてきた。しかし、シリコン酸化膜からなるゲート絶縁膜は、トランジスタの微細化に伴って薄膜化されると、リーク電流が増大し、デバイスの消費電力や待機電力を増大させてしまう。そこで、誘電率が４．０以上のＨｉｇｈ－ｋ材料で構成され、実際の膜厚をシリコン酸化膜を用いる場合より厚くしても、実効的な膜厚（EOT）を薄膜化できるゲート絶縁膜の開発が進んでいる。
　しかしながら、Ｈｉｇｈ－ｋゲート絶縁膜を従来から用いられているポリシリコンからなるゲート電極と組み合わせただけでは、ゲート電極の空乏化と呼ばれる現象により、ＥＯＴが薄いというＨｉｇｈ－ｋゲート絶縁膜の利点が失われてしまう。従来のゲート電極では、ポリシリコン中にホウ素やリンなどの不純物をイオン注入し、熱処理によって活性化することで、ポリシリコンの仕事関数をノンドープ状態の４．６５ｅＶから、ホウ素をイオン注入することで、５．１５ｅＶまで向上でき、ＮＭＯＳとＰＭＯＳのしきい値電圧の制御が可能であった。しかし、Ｈｉｇｈ－ｋゲート絶縁膜を用いると、フェルミレベルピニングを起こし、イオン注入によって仕事関数を変化させることができなくなる。よって、ゲート電極の空乏化を防ぐためには、金属で構成されたゲート電極との組み合わせが必須である。しかし、金属ゲート電極とポリシリコンゲート電極を組み合わせたＭＩＰＳ（Metal-Inserted-Poly-Si Stack）と呼ばれる構造においてはゲート電極に用いられる金属の仕事関数がしきい値に与える影響が支配的になり、イオン注入による仕事関数の調整は難しい。このＨｉｇｈ－ｋゲート絶縁膜と金属ゲート電極における仕事関数の研究においては、チタン、タングステン、タンタル、モリブデンの窒化物の使用が検討されており、特に、ＤＲＡＭ（Dynamic Random Access Memory）の電極材料として、従来から用いられてきたチタンやタングステンの窒化物が、ドライエッチングやウェットエッチングなどの加工特性を考える上で、金属ゲート電極材料としては扱いやすい。
特開２００７－１１００９１号公報
　チタン窒化膜（TiN膜）の仕事関数は、膜厚に大きく依存し、大きな仕事関数が必要なｐチャネルゲート電極はＴｉＮ膜厚を厚く、小さな仕事関数が必要なｎチャネルゲート電極ではＴｉＮ膜厚を薄く形成することで、仕事関数を変化させることが可能である。
　しかし、ＴｉＮ膜の膜厚を厚くすると、同時にＥＯＴの増膜が起こり、ＴｉＮを厚膜で使用する場合、Ｈｉｇｈ－ｋゲート絶縁膜で得たＥＯＴの薄膜化を犠牲にすることになる。また、ＮＭＯＳとＰＭＯＳでゲート絶縁膜のＥＯＴが異なるため、ＣＭＯＳ動作に不具合が生じるなどの場合もある。
　本発明の実施形態に係る半導体装置によれば、Ｈｉｇｈ－ｋゲート絶縁膜を有し、微細化した場合でも、高機能なＣＭＯＳトランジスタを実現しうる。
　上記課題を解決するために、本発明の一例に係る半導体装置は、上部にｐ型層とｎ型層が設けられた半導体基板と、前記ｐ型層上に設けられた第１のゲート絶縁膜と、前記第１のゲート絶縁膜上に設けられ、ＴｉＮからなる第１のゲート電極と、前記第１のゲート電極上に設けられ、不純物を含む半導体からなる第１の上部ゲート電極とを有するＮチャネル型ＭＯＳトランジスタと、前記ｎ型層上に設けられた第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に設けられ、ＴｉＮ結晶からなり、（１１１）配向／（２００）配向が１．５以上となるＴｉＮ層を少なくとも一部に含む第２のゲート電極と、前記第２のゲート電極上に設けられ、不純物を含む半導体からなる第２の上部ゲート電極とを有するＰチャネル型ＭＯＳトランジスタとを備えている。
　この構成によれば、Ｐチャネル型ＭＯＳトランジスタの第２のゲート電極が少なくとも一部に（１１１）配向／（２００）配向が１．５以上となるＴｉＮ層を含んでいるので、第２のゲート電極を厚くして仕事関数を大きくしてもＥＯＴの増加を抑制することができる。このため、Ｐチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタのゲート電極の仕事関数を適切な値に設定しつつ、両トランジスタ間でのＥＯＴの差を小さくできるので、微細化した場合でも高機能なＣＭＯＳトランジスタを実現することができる。
　また、前記第２のゲート電極の全体が（１１１）配向／（２００）配向が１．５以上となるＴｉＮ結晶で構成されており、前記第１のゲート電極は、（１１１）配向／（２００）配向が１．５以上で、前記第２のゲート電極よりも膜厚が薄いＴｉＮ結晶で構成されている場合、Ｎチャネル型ＭＯＳトランジスタのゲート電極の仕事関数を小さくしつつ、Ｐチャネル型ＭＯＳトランジスタの仕事関数を大きくできるので好ましい。
　前記第２のゲート電極の膜厚が１５ｎｍ以上である場合、Ｐチャネル型ＭＯＳトランジスタのゲート電極の仕事関数を大きくできるので好ましい。
　前記第１のゲート電極は（１１１）配向／（２００）配向が０．８以上１．２以下のＴｉＮ結晶で構成されており、前記第１のゲート電極の膜厚は４ｎｍ以上１０ｎｍ以下であれば、Ｎチャネル型ＭＯＳトランジスタのＥＯＴを小さくできるので好ましい。
　前記第２のゲート電極は、（１１１）配向／（２００）配向が０．８以上１．２以下のＴｉＮ結晶からなる第１のＴｉＮ層と、（１１１）配向／（２００）配向が１．５以上のＴｉＮ結晶からなる第２のＴｉＮ層とで構成されていてもよい。
　前記第１のゲート絶縁膜の内部または前記第１のゲート絶縁膜と前記第１のゲート電極との界面にＬａまたはＭｇが偏析され、前記第２のゲート絶縁膜の内部または前記第２のゲート絶縁膜と前記第２のゲート電極との界面にＡｌまたはＴａが偏析されていてもよい。
　前記第１のゲート絶縁膜及び前記第２のゲート絶縁膜は、高誘電体で構成されていてもよい。
　本発明の一例に係る半導体装置の製造方法は、半導体基板の上部にｐ型層及びｎ型層を形成する工程（ａ）と、前記ｐ型層上に、下から順に第１のゲート絶縁膜、ＴｉＮからなる第１のゲート電極、及び不純物を含む半導体からなる第１の上部ゲート電極を有するＮチャネル型ＭＯＳトランジスタを形成するとともに、前記ｎ型層上に、下から順に第２のゲート絶縁膜、ＴｉＮ結晶からなり、（１１１）配向／（２００）配向が１．５以上となるＴｉＮ層を少なくとも一部に含む第２のゲート電極、及び不純物を含む半導体からなる第２の上部ゲート電極を有するＰチャネル型ＭＯＳトランジスタを形成する工程（ｂ）とを備えている。
　この方法によれば、Ｐチャネル型ＭＯＳトランジスタの第２のゲート電極の少なくとも一部に（１１１）配向／（２００）配向が１．５以上となるＴｉＮ層を設けるので、第２のゲート電極を厚くして仕事関数を大きくしつつ、ＥＯＴの増加を抑制することが可能となる。このため、Ｐチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタのゲート電極の仕事関数を適切な値に設定しつつ、両トランジスタ間でのＥＯＴの差を小さくできるので、微細化した場合でも高機能なＣＭＯＳトランジスタを実現することができる。
　前記工程（ｂ）は、前記半導体基板上に絶縁膜を形成する工程（ｂ１）と、ガス供給口と前記半導体基板との間隔を２５ｍｍ以上にし、６６．７Ｐａ以下でＴｉの原料ガスとＮの原料ガスとを交互に供給することで前記絶縁膜上に（１１１）配向／（２００）配向が１．５以上となるＴｉＮ層を形成する工程（ｂ２）と、前記ＴｉＮ層のうち前記ｐ型層の上方に位置する部分の一部を選択的に除去し、前記ｐ型層の上方における前記ＴｉＮ層の膜厚を、前記ｎ型層の上方における前記ＴｉＮ層の膜厚より薄くする工程（ｂ３）と、前記ＴｉＮ層の上に半導体膜を形成する工程（ｂ４）と、前記半導体層、前記ＴｉＮ層、前記絶縁膜をパターニングして前記ｐ型層上に前記絶縁膜の一部からなる前記第１のゲート絶縁膜、前記ＴｉＮ層の一部からなる前記第１のゲート電極、及び前記半導体膜の一部からなる前記第１の上部ゲート電極を形成するとともに、前記ｎ型層上に前記絶縁膜の一部からなる前記第２のゲート絶縁膜、前記ＴｉＮ層の一部からなる前記第２のゲート電極、及び前記半導体膜の一部からなる前記第２の上部ゲート電極を形成する工程（ｂ５）とを含んでいてもよい。なお、チャンバー内の圧力とガス供給口と半導体基板との間隔とを調節することで、ＴｉＮの結晶配向性を制御することが可能となっている。例えば、チャンバー内の圧力を下げてガス供給口と半導体基板との間隔を大きくすることで、（１１１）配向／（２００）配向が１．５以上となるＴｉＮ層を選択的に形成することが可能である。
　また、前記第２のゲート電極は下層ゲート電極と、前記下層ゲート電極上に設けられた上層ゲート電極とを有しており、前記工程（ｂ）は、前記半導体基板上に絶縁膜を形成する工程（ｂ６）と、ガス供給口と前記半導体基板との間隔を２０ｍｍ以下にし、４００Ｐａ以上でＴｉの原料ガスとＮの原料ガスとを交互に供給することで前記絶縁膜上に（１１１）配向／（２００）配向が０．８以上１．２以下となる第１のＴｉＮ層を形成する工程（ｂ７）と、前記ガス供給口と前記半導体基板との間隔を２５ｍｍ以上にし、６６．７Ｐａ以下でＴｉの原料ガスとＮの原料ガスとを交互に供給することで前記第１のＴｉＮ層上に（１１１）配向／（２００）配向が１．５以上となる第２のＴｉＮ層を形成する工程（ｂ８）と、前記第２のＴｉＮ層のうち前記ｐ型層の上方に形成された部分を選択的に除去する工程（ｂ９）と、前記第１のＴｉＮ層及び前記第２のＴｉＮ層の上に半導体膜を形成する工程（ｂ１０）と、前記半導体層、前記第２のＴｉＮ層、前記第１のＴｉＮ層、前記絶縁膜をパターニングして前記ｐ型層上に前記絶縁膜の一部からなる前記第１のゲート絶縁膜、前記第１のＴｉＮ層の一部からなる前記第１のゲート電極、及び前記半導体膜の一部からなる前記第１の上部ゲート電極を形成するとともに、前記ｎ型層上に前記絶縁膜の一部からなる前記第２のゲート絶縁膜、前記第１のＴｉＮ層の一部からなる前記下層ゲート電極、前記第２のＴｉＮ層の一部からなる前記上層ゲート電極、及び前記半導体膜の一部からなる前記第２の上部ゲート電極を形成する工程（ｂ１１）とを含んでいてもよい。
　また、前記第２のゲート電極は下層ゲート電極と、前記下層ゲート電極上に設けられた上層ゲート電極とを有しており、前記工程（ｂ）は、前記半導体基板上に絶縁膜を形成する工程（ｂ１２）と、前記絶縁膜上にＡｌ酸化物、Ｔａ酸化物、Ａｌ窒化物、及びＴａ窒化物のうちいずれかからなる第１の偏析層を形成する工程（ｂ１３）と、ガス供給口と前記半導体基板との間隔を２０ｍｍ以下にし、４００Ｐａ以上でＴｉの原料ガスとＮの原料ガスとを交互に供給することで前記第１の偏析層の上に（１１１）配向／（２００）配向が０．８以上１．２以下となる第１のＴｉＮ層を形成する工程（ｂ１４）と、前記第１のＴｉＮ層のうち前記ｐ型層の上方に形成された部分を除去する工程（ｂ１５）と、前記工程（ｂ１５）の後、前記絶縁膜及び前記第１のＴｉＮ層の上にＬａ酸化物、Ｍｇ酸化物、Ｌａ窒化物、及びＭｇ窒化物のうちいずれかからなる第２の偏析層を前記ｐ型層の上方に選択的に形成する工程（ｂ１６）と、熱処理によって前記絶縁膜の内部、または前記絶縁膜の上面のうち前記ｐ型層の上方に形成された部分にＬａまたはＭｇを偏析させ、前記絶縁膜の内部、または前記絶縁膜の上面のうち前記ｎ型層の上方に形成された部分にＡｌまたはＴａを偏析させる工程（ｂ１７）と、前記ガス供給口と前記半導体基板との間隔を２５ｍｍ以上にし、６６．７Ｐａ以下でＴｉの原料ガスとＮの原料ガスとを交互に供給することで前記第２の偏析層及び前記第１のＴｉＮ層上に（１１１）配向／（２００）配向が１．５以上となる第２のＴｉＮ層を形成する工程（ｂ１８）と、前記第２のＴｉＮ層の上に半導体膜を形成する工程（ｂ１９）と、前記半導体層、前記第２のＴｉＮ層、前記第１のＴｉＮ層、前記第２の偏析層、前記第１の偏析層、及び前記絶縁膜をパターニングして前記ｐ型層上に前記絶縁膜の一部からなる前記第１のゲート絶縁膜、前記第２の偏析層の一部からなる第２の元素偏析層、前記第２のＴｉＮ層の一部からなる前記第１のゲート電極、及び前記半導体膜の一部からなる前記第１の上部ゲート電極を形成するとともに、前記ｎ型層上に前記絶縁膜の一部からなる前記第２のゲート絶縁膜、前記第１の偏析層の一部からなる第１の元素偏析層、前記第１のＴｉＮ層の一部からなる前記下層ゲート電極、前記第２のＴｉＮ層の一部からなる前記上層ゲート電極、及び前記半導体膜の一部からなる前記第２の上部ゲート電極を形成する工程（ｂ２０）とを含んでいてもよい。
　本発明の実施形態によれば、Ｐチャネル型ＭＯＳトランジスタ及びＮチャネル型ＭＯＳトランジスタに形成されたＴｉＮからなるゲート電極の結晶配向率を最適に設定することで、ＥＯＴ増膜を抑制しつつ高い仕事関数を得ることができるので、例えばＨｉｇｈ－ｋ材料を用いたゲート絶縁膜とＴｉＮからなる金属ゲート電極を組み合わせた場合にＣＭＯＳのさらなる微細化及び高機能化を実現することができる。
図１は、本発明の第１の実施形態に係る半導体装置の概略構成を示す断面図である。 図２は、ＴｉＮ膜厚とＥＯＴの関係を示す図である。 図３は、膜厚１５ｎｍのＴｉＮ薄膜の結晶性を調べたＸＲＤ（X-Ray Diffraction）の結果である。 図４は、本発明の一例に係るＴｉＮの成膜シーケンスを示した図である。 図５は、図３に示すＡ、Ｂ、Ｃの各ＴｉＮを成膜する条件におけるデポレート（deposition rate)を示す図である。 図６は、配向性を変化させた時のＴｉＮ膜厚に対する仕事関数の変化を示す図である。 図７は、ＴｉＮ膜のＴＥＭ像を示す図である。 図８（ａ）～（ｅ）は、第１の実施形態に係る半導体装置の製造方法を示す断面図である。 図９は、ＴｉＮ膜を形成するための成膜装置の概略構成を示す図である。 図１０は、本発明の第２の実施形態に係る半導体装置の概略構成を示す断面図である。 図１１（ａ）～（ｄ）は、第２の実施形態に係る半導体装置の製造方法を示す断面図である。 図１２は、結晶配向性が（１１１）と（２００）で同等な第１のＴｉＮ膜上に膜厚を５、１０、１５ｎｍと変化させた第２のＴｉＮ膜を形成した場合のＥＯＴの変化を示す図である。 図１３は、本発明の第３の実施形態に係る半導体装置の概略構成を示す断面図である。 図１４（ａ）～（ｅ）は、第３の実施形態に係る半導体装置の製造方法を示す断面図である。
　　（第１の実施形態）
　以下、本発明の第１の実施形態に係る半導体製造装置及び、それを用いた半導体装置の製造方法について、図面を参照しながら説明する。
　図１は、本発明の第１の実施形態に係る半導体装置の概略構成を示す断面図である。ここでは、ＣＭＯＳを構成するＮＭＯＳ１０６とＰＭＯＳ１０５とを示している。
　図１に示すように、本実施形態の半導体装置では、シリコン等からなる半導体基板１０１の上部にｐ型ウェル領域１０３及びｎ型ウェル領域１０２が設けられ、ｐ型ウェル領域１０３及びｎ型ウェル領域１０２はそれぞれシリコン酸化膜等で構成された素子分離層１０４に囲まれ、互いに電気的に分離されている。素子分離層１０４は例えばＳＴＩ(Shallow Trench Isolation)形状を有している。ｐ型ウェル領域１０３上にはＮＭＯＳ１０６が設けられ、ｎ型ウェル領域１０２上にはＰＭＯＳ１０５が設けられている。
　ＮＭＯＳ１０６は、ｐ型ウェル領域１０３上に設けられ、Ｈｉｇｈ－ｋ材料からなる第１のゲート絶縁膜１１５と、第１のゲート絶縁膜１１５上に設けられ、ＴｉＮで構成された第１のゲート電極１１６と、第１のゲート電極１１６上に設けられ、リンなどのｎ型不純物を含むポリシリコンからなる第１の上部ゲート電極１１７と、第１のゲート絶縁膜１１５、第１のゲート電極１１６、及び第１の上部ゲート電極１１７の側面上に設けられ、シリコン酸化膜やシリコン窒化膜等で構成された第１のサイドウォール１１８と、ｐ型ウェル領域１０３のうち第１のサイドウォール１１８の直下部分に設けられ、ｎ型不純物を含むｎ型エクステンション層１１４と、ｐ型ウェル領域１０３のうち第１のゲート電極１１６、第１の上部ゲート電極１１７及び第１のサイドウォール１１８の両側方に位置する領域に設けられ、ｎ型エクステンション層１１４に接し、ｎ型エクステンション層１１４よりも高濃度のｎ型不純物を含むｎ型不純物拡散層１１３とを有している。ｎ型不純物拡散層１１３及びｎ型エクステンション層１１４はｎ型ソース・ドレイン領域を構成しており、このｎ型ソース・ドレイン領域上と第１の上部ゲート電極１１７の上にはそれぞれニッケルシリサイド（ＮｉＳｉ）もしくはニッケル白金シリサイド（ＮｉＰｔＳｉ）などで構成されたシリサイド層が形成されている。ｎ型ソース・ドレイン領域に炭素（Ｃ）を１％～３％含んだカーボンドープＳｉエピタキシャル層が設けられていてもよい。
　ＰＭＯＳ１０５は、ｎ型ウェル領域１０２上に設けられ、Ｈｉｇｈ－ｋ材料からなる第２のゲート絶縁膜１０９と、第２のゲート絶縁膜１０９上に設けられ、ＴｉＮで構成された第２のゲート電極１１０と、第２のゲート電極１１０上に設けられ、ボロンなどのｎ型不純物を含むポリシリコンからなる第２の上部ゲート電極１１１と、第２のゲート絶縁膜１０９、第２のゲート電極１１０、及び第２の上部ゲート電極１１１の側面上に設けられ、シリコン酸化膜やシリコン窒化膜等で構成された第２のサイドウォール１１２と、ｎ型ウェル領域１０２のうち第２のサイドウォール１１２の直下部分に設けられ、ｐ型不純物を含むｐ型エクステンション層１０８と、ｎ型ウェル領域１０２のうち第２のゲート電極１１０、第２の上部ゲート電極１１１及び第２のサイドウォール１１２の両側方に位置する領域に設けられ、ｐ型エクステンション層１０８に接し、ｐ型エクステンション層１０８よりも高濃度のｐ型不純物を含むｐ型不純物拡散層１０７とを有している。ｐ型不純物拡散層１０７及びｐ型エクステンション層１０８はｐ型ソース・ドレイン領域を構成しており、このｐ型ソース・ドレイン領域上と第２の上部ゲート電極１１１の上にはそれぞれニッケルシリサイド（ＮｉＳｉ）もしくはニッケル白金シリサイド（ＮｉＰｔＳｉ）などで構成されたシリサイド層が形成されている。ｐ型ソース・ドレイン領域にゲルマニウム（Ｇｅ）を１０％～３０％含んだＳｉＧｅエピタキシャル層が設けられていてもよい。第１の上部ゲート電極１１７及び第２の上部ゲート電極１１１はポリシリコン以外に、シリコンゲルマニウムなど、不純物を含む半導体で構成されていてもよい。
　本実施形態の半導体装置では、ＴｉＮからなる第１のゲート電極１１６及び第２のゲート電極１１０のＥＯＴがＴｉＮ膜の膜厚で調整されているのではなく、ＴｉＮ膜の結晶性により制御されている。すなわち、第１のゲート電極１１６及び第２のゲート電極１１０では、ＴｉＮ膜の結晶性を制御することで酸化膜換算膜厚（ＥＯＴ）の変動が抑制されている。このような、金属ゲート電極の結晶性を制御することでＥＯＴの変動を抑えることは、従来全く知られていなかった。また、ＣＭＯＳのゲート電極では、動作を安定化するためにＮＭＯＳとＰＭＯＳのゲート絶縁膜のＥＯＴを揃える必要があるので、本願発明者らはこの点も考慮して検討を重ね、本願発明に想到した。以下、その詳細について説明する。
　本実施形態の半導体装置では、第１のゲート電極１１６及び第２のゲート電極１１０を構成するＴｉとＮの組成比Ｎ／Ｔｉを１．０以上１．２以下に設定し、ＴｉＮを結晶状態で用いた。さらに、本願発明者らは、ＴｉＮの結晶配向性の（１１１）配向の割合（２００）配向に対して強めることによって、ＴｉＮ膜厚が２５ｎｍ程度までＥＯＴの増加を抑制できることを見出し、これをＣＭＯＳトランジスタに適用した。
　図２は、ＴｉＮ膜厚とＥＯＴの関係を示す図である。同図のグラフＡに示すように、従来技術で用いられるＴｉＮ膜では、ＴｉＮ膜厚に対してＥＯＴが単調に増加する。この場合、仕事関数を増加させる目的でＴｉＮ膜厚を増加させると、ＥＯＴも増加し、微細化に反することとなる。ＴｉＮは柱状結晶になりやすく、従来のゲート電極に用いられるＴｉＮでは（２００）配向の結晶が支配的である。また、図２のグラフＣに示すように、本実施形態で用いられるＴｉＮ膜では、ＴｉＮ膜厚が測定した範囲内（５ｎｍ～２５ｎｍまで）で大きなＥＯＴの変化は見られない。本実施形態のゲート電極に用いられるＴｉＮ膜では（１１１）配向の（２００）配向に対する割合（以下、（１１１）配向／（２００）配向等と表記）が従来に比べて大きくなっている。また、グラフＢは、グラフＡとＣに示すＴｉＮの中間の結晶性を有しているＴｉＮの測定結果を示す。
　図３は、膜厚１５ｎｍのＴｉＮ薄膜の結晶性を調べたＸＲＤ（X-Ray Diffraction）の結果である。測定方法は、θ/2θ法と称されるＯｕｔ－Ｐｌａｎｅ測定である。横軸は回折角度(2θ)、縦軸は、Ｘ線の回折強度を示している。これらのスペクトルの差が区別しやすいように、それぞれのスペクトルに縦軸方向のオフセットを加えている。ＴｉＮ膜中のチタンと窒素の比率（Ｔｉ／Ｎ）は１．１程度であるが、（１１１）面の回折ピークが支配的になる場合（図３中の"Ｃ"）と、（２００）面の回折ピークが支配的になる場合（図３中の"Ａ"）に作りわけすることが可能である。なお、図３中のＢに示すように、（１１１）面結晶の回折ピークと（２００）面結晶の回折ピークとを同程度とすることもできる。
　以上から分かるように、ＴｉＮの結晶配向性を変化させることでＴｉＮ膜厚が増加してもＥＯＴの変動が小さくなるようにすることが可能である。これは、本願発明者が独自に見出した事項である。ＴｉＮ膜の形成技術としては、ＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition)法、ＡＬＤ（Atomic Layer Deposition）法、ＰＶＤ（Physical Vapor Deposition）法などが考えられるが、結晶制御をする目的では、原子層の制御が可能であるＡＬＤ法が最も好ましい。
　ＡＬＤ法を用いてＴｉＮ膜を形成する場合、図４に示すように、例えば塩化チタン（TiCl4）などのＴｉソースとアンモニア（NH3）などの窒素ソースを交互に供給して、原子層蒸着を繰り返しながら成膜を行う。ＴｉＮ膜の結晶性は、Ｔｉソースや窒素ソースの供給時間や流量、もしくは成膜温度を３５０℃から６００℃まで変化させても、大きな差は生じない。
　ＴｉＮの結晶性は、ＡＬＤ１サイクルあたりの基板表面上の吸着確率に大きく依存し、その吸着確率に大きな影響を及ぼすのは、チャンバー内圧力である。ＭＯＣＶＤやＰＶＤでチャンバー内圧力を変化させても結晶性が変化できないのは、Ｔｉと窒素の結合において気相反応が支配的であるためと考えられる。これに対して、ＡＬＤでは、表面反応が支配的であるため、チャンバー圧力を変化させて結晶性を変調させることが可能である。
　チャンバー内圧力が高い場合、基板に吸着しようとするＴｉ原子は密な状態で吸着、結合する。密な状態でＡＬＤサイクルを続けると、縦方向へ結合が進み、（２００）面の結晶性が支配的になる。このため、１サイクルあたりの膜厚が増え、デポレートが高くなる。これに対して、チャンバー圧力が低い場合は、Ｔｉ原子、Ｎ原子は、原子密度は疎な状態で吸着、結合する。このため、デポレートは低下する。疎な状態で結合が起こる場合、ＴｉとＮが１対の結合をするだけでなく、原子が吸着した際、例えばＴｉが２つのＮと結合する確率が高くなる。すると、斜め方向の結合が進み、（１１１）面の結晶性が支配的になる。
　図５は、図３に示すＡ、Ｂ、Ｃの各ＴｉＮを成膜する条件におけるデポレート（deposition rate)を示す図である。横軸はＡＬＤのサイクル数を示し、縦軸は膜厚を示す。グラフの傾きはデポレートを表し、傾きが大きいほどデポレートが高く、傾きが小さいほどデポレートが低いことを表す。前述のとおり、デポレートは、チャンバー内圧力に大きく依存し、シャワープレート（ガス供給口）とウェハ（ステージヒータ）との間隔にも依存する。
　ここで、本願発明者は、チャンバー内圧力、及びシャワープレート－ウェハ間の間隔を調整し、デポレートを変化させることで、ＴｉＮの結晶配向を自在に変化できることを見出した。後述する半導体装置の製造方法で、デポレートが０．０８ｎｍ／ｃｙｃｌｅ以上の場合、（２００）面が支配的になり、デポレートが０．０７５ｎｍ／ｃｙｃｌｅで（１１１）面と（２００）面が同等になる。逆に、デポレートを０．０６ｎｍ／ｃｙｃｌｅ以下にすると、（１１１）面が支配的になる。
　デポレートは、スループットと称される単位時間当たりの処理枚数に影響し、デポレートが高いほど、単位時間当たりの処理枚数が増える。このため、量産設備としては、スループットの高い状態での成膜が好まれ、ＡＬＤ成膜した際の従来のＴｉＮ膜の結晶面方位は（２００）面が支配的であった。
　図６は、配向性を変化させた時のＴｉＮ膜厚に対する仕事関数の変化を示す図である。特開２００７－１６５４１４号公報で公開されているように、炭化タンタル（TaC）は、結晶配向性を変えると仕事関数を大きく変えることができる。これに対してＴｉＮの仕事関数は結晶配向性に鈍感で、（１１１）配向／（２００）配向が１．５以上のＴｉＮと０．６以下のＴｉＮで飽和仕事関数の差を比較すると僅か２０ｍｅＶであり、仕事関数への影響はＴｉＮの膜厚が支配的であることがわかる。
　ＴｉＮの（２００）配向が支配的である場合、ＴｉＮの結晶粒界が形成されやすく、その結晶粒界に沿って、Ｈｉｇｈ－ｋ絶縁膜からＴｉＮ膜内に酸素が拡散し、チタン酸化物（TiOx）が形成されたことによってＥＯＴが増膜するものと考えられる。配向性の違いが仕事関数に与える影響は小さいが、（２００）配向が支配的である場合の方が、仕事関数の飽和量は大きくなる。これは、Ｈｉｇｈ－ｋゲート絶縁膜／ＴｉＮ界面にＴｉＯｘが形成されたことによって、電気双極子モーメントが大きくなったためと考えられる。
　逆に、ＴｉＮの（１１１）配向が支配的である場合、斜方向の結晶成長であるため、Ｈｉｇｈ－ｋゲート絶縁膜側もしくは、ポリシリコン（上部ゲート電極）側から拡散してくる酸素の拡散を防止できるため、ＴｉＮ膜厚の増加に伴うＥＯＴの増加が抑えられると考えられる。
　なお、図３のＸＲＤ測定では回折強度を向上させるために、最小でも１００μｍ×１００μｍのＸ線スポット径が必要になり、ゲート長が５０ｎｍ以下のトランジスタのゲート電極のＸ線回折を観察することは難しい。しかし、トランジスタのゲート電極部分の断面を透過電子顕微鏡（ＴＥＭ）で観察することによって、容易に結晶配向性を観察することが可能である。あるいは、電子線回折法によって（１１１）と（２００）の結晶配向率を確認することは可能である。
　図７は、ＴｉＮ膜のＴＥＭ像を示す図である。同図において部分（ａ）は、（１１１）面を示す斜結晶面であり、部分（ｂ）は、（２００）面を示す縦結晶面であることが分かる。
　このように、本願発明者らはＴｉＮ膜の物性を詳細に調べ、ＴｉＮの結晶配向性を制御することにより、ＴｉＮ膜の膜厚を増やした場合のＥＯＴの増加を抑制することができた。本発明は、この新しい発見に基づいて行われたものであり、従来技術の範疇とは異なる特徴・効果を示す。
　以上で説明したように、本実施形態の半導体装置では、第１のゲート電極１１６と第２のゲート電極１１０を共に（１１１）面が支配的なＴｉＮで構成しているので、ＰＭＯＳとＮＭＯＳでゲート電極の仕事関数を適切な値に設定しつつ、第１のゲート電極１１６と第２のゲート電極１１０とでＥＯＴの差を小さくすることができる。また、ＥＯＴを小さくすることもできるので、ＰＭＯＳとＮＭＯＳとを共に適切に動作させることができ、微細且つ高機能なＣＭＯＳトランジスタを実現することができる。
　なお、第１のゲート電極１１６の膜厚は４ｎｍ以上１０ｎｍ以下程度が好ましく、第２のゲート電極１１０の膜厚は１５以上２５ｎｍ以下程度であることが好ましい。
　次に、本実施形態の半導体装置の製造方法を、図８（ａ）～（ｅ）を参照して説明する。
　まず、図８（ａ）に示す工程で、半導体基板１０１上に、素子分離層１０４によって絶縁分離されたｎ型ウェル領域１０２及びｐ型ウェル領域１０３をそれぞれ公知の方法で形成した後、ｎ型ウェル領域１０２及びｐ型ウェル領域１０３上に高誘電体膜１０９ａ、ＴｉＮ膜１１０ａを順次形成する。ここで、「Ｈｉｇｈ－ｋ膜」とは、従来ゲート絶縁膜の材料として主流であったシリコン酸化物やシリコン酸窒化物、シリコン窒化物よりも高い誘電率を持つ材料のことを言うものとする。高誘電体膜１０９ａは、例えば、水蒸気や一酸化窒素雰囲気でｎ型ウェル領域１０２及びｐ型ウェル領域１０３の上面部を酸化することで形成された厚さ１．０ｎｍほどのシリコン酸化膜上に、Ｈｆ、Ｚｒなどの４族元素を主成分とした酸化物、または、シリケートと称されるＨｆやＺｒとＳｉとの酸化物、あるいは、アルミネートと称されるＨｆやＺｒとＡｌとの酸化物、もしくは、プラズマ窒化やアンモニア窒化によって窒素を添加したそれらの元素の酸窒化物を堆積することで形成される。このＨｉｇｈ－ｋ材料からなるゲート絶縁膜の形成には、ＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition)法、ＡＬＤ（Atomic Layer Deposition）法、ＰＶＤ（Physical Vapor Deposition）法などを用いる。また、窒化処理を加えた場合は、１０００℃以上の熱処理を加えたほうが好ましい。
　ＴｉＮ膜１１０ａは、図９に示すような枚葉式の成膜装置により、ＡＬＤ法を用いて形成する。この枚葉式成膜装置は、シャワープレート２０３と称される複数のガス供給口２０１、２０２を備えたプレートが、半導体基板が設置されるステージヒータ２０４に平行に配置されており、ガス供給口２０１、２０２は互いに独立に配置されている。ここで、ガス供給口２０１はＴｉソースガスの供給口であり、ガス供給口２０２は窒素ソースガスの供給口である。ステージヒータ２０４とシャワープレート２０３との間隔２０６は５ｍｍから５０ｍｍまで可変であり、この間隔によって、チャンバー内の容積を自在に変えることができる。Ｔｉソースガス及び窒素ソースガスの供給量はそれぞれマスフローコントローラー２０８、２０７によって制御される。
　各ソースガスの供給は、０．０１秒以上の間隔で開閉を制御できる差圧調整弁により、ガス流量・ガス供給時間が制御されており、例えば、図４に示すようなガス供給を繰り返すことによって、原子層レベルで制御された成膜を実現する。また、非常に速いガスの切り替えが必要になるため、チャンバー容積はできるだけ小さいほうが好ましく、ステージヒータとシャワープレートの間隔を変えることで、各膜種に最適な間隔を設定する。
　ガス供給は、例えば、液体ガスバブラーキャビネット２０９において、Ｔｉソースである塩化チタン（TiCl4）などの液体ソースをＡｒなどの不活性ガスでバブリングすることよって気化させた塩化チタンガスをチャンバー内にｔ１＝０．０５秒間供給し（図４参照）、Ｈｉｇｈ－ｋゲート絶縁膜上にＴｉを吸着させる。
　次に、チャンバー内に充満した塩化チタンガスを排出するために、窒素ガスを、例えば１０００ｍＬ／ｍｉｎ（ｓｃｃｍ）の流量でｔ２＝０．３秒間供給する。この後、窒素ソースガスであるアンモニアを、例えば１０００ｍＬ／ｍｉｎ（ｓｃｃｍ）でｔ３＝１秒間供給することによって、吸着しているＴｉと結合させる。
　その後、チャンバー内に充満しているアンモニアガスを取り除くために、窒素ガスを１０００ｍＬ／ｍｉｎ（ｓｃｃｍ）の流量でｔ４＝１秒間程度流す。この一連のガス供給を１サイクルとして、１サイクルの間に成膜される膜厚を、デポレート（成膜速度）と呼ぶ。ＴｉＮの場合、４００℃から６００℃の間では、デポレートはほとんど変化せず、ガス供給流量にもほとんど依存しない。前述のとおり、デポレートは、チャンバー内圧力に大きく依存し、シャワープレート２０３とウェハ２０５（ステージヒータ２０４）との間隔にも依存する。ＣＶＤやＰＶＤでは、デポレートを変化させることで、結晶性を変調させることは困難であるが、原子層の制御が可能なＡＬＤは１サイクルあたりのデポレートを変化させることで、ＴｉＮの結晶配向を自在に変化できる。
　本実施形態の場合、ＴｉＮ膜１１０ａは、高誘電体膜１０９ａ上全面に設けられ、（１１１）／（２００）の配向率が１．５以上となる結晶性を持っており、かつ１５ｎｍ以上２５ｎｍ以下の膜厚で形成される。成膜条件は、チャンバー内圧力６６．７Ｐａ（０．５Ｔｏｒｒ）、シャワープレート２０３とウェハ２０５の間隔が２５ｍｍで、ステージヒータ温度は５５０℃とし、各ガス種のガス流量・時間は上記のとおりである。この方法で用いられるソースガスは、塩化チタンとアンモニアの組み合わせだけでなく、Ｔｉソースとしてアミノ系、イミド系原料を用いてもよいし、窒素ソースについてはアンモニアにプラズマを印加して、アンモニアラジカルとして曝露することも可能である。
　続いて、図８（ｂ）に示す工程で、ＴｉＮ膜１１０ａの全面にレジストを塗布し、ＮＭＯＳ形成領域をフォトリソグラフィー技術によって開口する（図示せず）。さらに、硫酸と過酸化水素水の混合液を用いてＴｉＮ膜１１０ａのうちＮＭＯＳ形成領域内に設けられた部分の一部を除去し、ＮＭＯＳ形成領域内でのＴｉＮ膜の膜厚４ｎｍ以上１０ｎｍ以下とする。以後、ＮＭＯＳ形成領域内のＴｉＮ膜はＴｉＮ膜１１６ａと表記する。その後、レジストを除去する。ＮＭＯＳ形成領域内のＴｉＮ膜１１０ａのエッチングはウェットエッチングに限らず、ハロゲン系のエッチングガスを用いたドライエッチングによっても可能である。
　次に、図８（ｃ）に示す工程で、ＴｉＮ膜１１０ａ、１１６ａ上に形成された自然酸化膜や、レジスト塗布・除去により変質したＴｉＮ層を除去するために、過酸化水素水でＴｉＮ膜１１０ａ、１１６ａの表面を洗浄した後、ＴｉＮ膜１１０ａ、１１６ａ上に膜厚が１００ｎｍのポリシリコン膜を形成する。ＴｉＮとポリシリコンの界面に酸化層が存在すると界面抵抗が上昇するため、本工程（過酸化水素水による洗浄）を行うことが好ましい。ここで、ポリシリコン膜は、シラン（SiH4）やジシラン（Si2H6）を用いて５００℃～５５０℃で膜を形成した後、熱処理を加えて膜をポリシリコン化する方法と、６００℃～６３０℃でポリシリコンを形成する方法がある。また、シランとゲルマン（GeH4）を加えてシリコンゲルマニウム膜を電極用の膜として形成してもよい。
　次に、フォトリソグラフィー技術とエッチング技術を用いてゲート電極用のレジストパターンを形成し、ハロゲン系のエッチングガスでポリシリコン膜、ＴｉＮ膜１１０ａ、１１６ａを異方性エッチングする。ポリシリコン膜の一部が第１の上部ゲート電極１１７、第２の上部ゲート電極１１１となり、ＴｉＮ膜１１０ａの一部が第２のゲート電極１１０となり、ＴｉＮ膜１１６ａの一部が第１のゲート電極１１６となる。ＴｉＮ膜１１０ａ、１１６ａをエッチングする際、両ＴｉＮ膜の膜厚が異なるため、Ｈｉｇｈ－ｋ材料からなる高誘電体膜１０９ａとの間にエッチング選択比を持たせ、エッチングが高誘電体膜１０９ａで止まるように調整する。なお、高誘電体膜１０９ａはＴｉＮ膜の形成後、１０００℃以上の熱処理が加わっている方が、十分なエッチング選択比を確保しやすい。
　次に、フッ酸系薬剤による洗浄を行ってゲートドライエッチング時に残った高誘電体膜１０９ａの一部を除去し、ｐ型ウェル領域１０３上に設けられた第１のゲート絶縁膜１１５を形成し、ｎ型ウェル領域１０２上に第２のゲート絶縁膜１０９を形成する。
　このように、図８（ａ）～（ｃ）に示す工程によって、ＮＭＯＳ形成領域（ＮＭＯＳが形成される領域）とＰＭＯＳ形成領域（ＰＭＯＳが形成される領域）とでほぼ同じＥＯＴを持ったゲート絶縁膜を形成できる。また、ＮＭＯＳ用の第１のゲート電極１１６の膜厚は薄く（４～１０ｎｍ）、ＰＭＯＳ用の第２のゲート電極１１０の膜厚は厚く（１５～２５ｎｍ）構成されているため、ＰＭＯＳ用のゲート電極の仕事関数をＮＭＯＳ用のゲート電極よりも大きくすることができる。
　次に、図８（ｄ）に示す工程で、６００℃以下の成膜温度でシリコン窒化膜を形成する。形成方法はＡＬＤが最適であり、例えば、ジクロロシラン（SiH2Cl2）とアンモニアを交互に供給することで、５ｎｍ～１０ｎｍの膜厚で形成する（図示せず）。引き続き、ハロゲン系のガスにて異方性のドライエッチングすることで第１のゲート電極１１６及び第１の上部ゲート電極１１７の側面上と、第２のゲート電極１１０及び第２の上部ゲート電極１１１の側面上にシリコン窒化膜（オフセットサイドウォール）を形成する。
　次に、ｎ型ウェル領域１０２をレジストで保護し、ｐ型ウェル領域１０３に、ｎ型の不純物である、リンや砒素、アンチモンなどをイオン注入する。そしてｎ型ウェル領域１０２上のレジストを除去した後、ｐ型ウェル領域１０３をレジストで保護する。そしてｎ型ウェル領域１０２に、ｐ型の不純物であるボロンやインジウムをイオン注入し、１０００℃以上の熱処理によりイオン種を活性化することにより、ｐ型ウェル領域１０３の上部にｎ型エクステンション層１１４を、ｎ型ウェル領域１０２の上部にｐ型エクステンション層１０８をそれぞれ形成する。
　次に、図８（ｅ）に示す工程で、膜厚が５ｎｍ～１０ｎｍのシリコン酸化膜と、膜厚が１０ｎｍ～３０ｎｍのシリコン窒化膜とを連続的に形成した後、異方性のドライエッチングを行って第１のゲート電極１１６及び第１の上部ゲート電極１１７の側面上に第１のサイドウォール１１８を形成し、第２のゲート電極１１０及び第２の上部ゲート電極１１１の側面上に第２のサイドウォール１１２を形成する。第１のサイドウォール１１８及び第２のサイドウォール１１２は、必ずしも２層で構成されている必要はなく、１層のシリコン酸化膜もしくは、１層のシリコン窒化膜で構成されていてもよい。
　次に、ｎ型ウェル領域１０２をレジストで保護し、ｐ型ウェル領域１０３にｎ型の不純物であるリンや砒素、アンチモンをイオン注入しｎ型不純物拡散層１１３を形成する。引き続き、ｎ型ウェル領域のレジストを除去し、ｐ型ウェル領域１０３をレジストで保護する。この状態で、ｐ型の不純物であるボロンやインジウムをイオン注入してｐ型不純物拡散層１０７を得、９００℃～１０５０℃でｎ型不純物拡散層１１３及び、ｐ型不純物拡散層１０７のイオン種を活性化してソース・ドレイン領域を形成する。
　続いて、ソース・ドレイン領域の上部と第１の上部ゲート電極１１７及び第２の上部ゲート電極１１１の上部をＮｉやＰｔによってシリサイド化する。次いで、コンタクトホールを形成する際のエッチングストッパーとなるシリコン窒化膜（図示せず）と層間絶縁膜（図示せず）となるシリコン酸化膜とを順次形成した後、平坦化処理などの一般的な工程を経て、図１に示す本実施形態の半導体装置を作製できる。
　なお、以上ではＴｉＮ膜について結晶の配向性を制御する例を説明したが、ＷＮ（窒化タングステン）膜やＭｏＮ（窒化モリブデン）膜でゲート電極を構成する場合にも結晶の配向性を制御することでＰＭＯＳとＮＭＯＳのＥＯＴの差を小さくしつつ、各ゲート電極の仕事関数を適切な値にすることが可能となる。
　　（第２の実施形態）
　図１０は、本発明の第２の実施形態に係る半導体装置の概略構成を示す断面図である。同図では、図１と同一部分には同一符号を付与し、詳細説明は省略する。
　図１０に示すように、本実施形態の半導体装置が第１の実施形態の半導体装置と異なるのは、ＰＭＯＳにおいて、ＴｉＮからなるゲート電極が２層で構成されている点である。すなわち、ＰＭＯＳの第２のゲート絶縁膜１０９上には下から順に下層ゲート電極３０１、上層ゲート電極３０２、第２の上部ゲート電極１１１が設けられている。ＴｉＮで構成される下層ゲート電極３０１はＮＭＯＳの第１のゲート電極３０３と結晶配向性が同一であり、膜厚も同じである。ＴｉＮからなる上層ゲート電極３０２は下層ゲート電極３０１と異なる結晶配向性を有している。第１のゲート電極３０３及び下層ゲート電極３０１では（１１１）配向／（２００）配向が０．８以上１．２以下、膜厚が４ｎｍ以上１０ｎｍ以下となっている。上層ゲート電極３０２では（１１１）配向／（２００）配向が１．５程度、膜厚が例えば５ｎｍ以上２０ｎｍ以下程度で、下層ゲート電極３０１と上層ゲート電極３０２との合計膜厚は１５ｎｍ以上となっている。
　次に、本実施形態の半導体装置の製造方法を説明する。図１１（ａ）～（ｄ）は、第２の実施形態に係る半導体装置の製造方法を示す断面図である。
　まず、図１１（ａ）に示すように、高誘電体膜１０９ａを形成する工程までは、第１の実施形態と同一であり、第１のＴｉＮ膜３０１ａ、第２のＴｉＮ膜３０２ａを形成した後の工程は、第１の実施形態における図８（ｃ）～（ｅ）に示す工程と同一である。
　図１１（ｂ）に示す工程では、高誘電体膜１０９ａ上に、（１１１）配向／（２００）配向が０．８以上１．２以下で膜厚が４ｎｍ以上１０ｎｍ以下の第１のＴｉＮ膜３０１ａを形成する。図２で示したように、（１１１）配向の結晶と（２００）配向の結晶とが同等となる場合のＴｉＮ膜のＥＯＴは、ＴｉＮ膜厚が５ｎｍ付近で最小値をとり、その後、ＴｉＮ膜厚の増加に従って単調増加する。
　さらに、（１１１）配向／（２００）配向が０．８以上１．２以下の第１のＴｉＮ膜３０１ａ上に、（１１１）配向／（２００）配向が１．５以上と（１１１）の結晶配向性が支配的な第２のＴｉＮ膜３０２ａを堆積する。
　本実施形態の半導体装置では、このように、第２のＴｉＮ膜３０２ａを第１のＴｉＮ膜３０１ａ上に積層することで、ＥＯＴの変動を抑制している。これは、積層にすることによって、結晶不連続が生じると共に、ＥＯＴの変動の要因である（２００）面の形成が抑制されるためであると考えられる。
　本実施形態の方法において、第１のＴｉＮ膜３０１ａを形成する際のソースガス供給時間、供給量は、図４に示す第１の実施形態の方法と同一にする。異なるのは、チャンバー内圧力を４００Ｐａ（３．０Ｔｏｒｒ）以上に設定している点と、シャワープレートとウェハとの間隔を２０ｍｍ以下（例えば１７ｍｍ）に狭めている点である。このように、チャンバー内圧力とチャンバー容積と制御することによって、図３に示すグラフＢのように、結晶配向性が（１１１）と（２００）で同等になるＴｉＮを形成することができる。また、図５のグラフＢに示すように、デポレートは０．０７５ｎｍ／ｃｙｃｌｅ程度となる。
　また、（１１１）面が支配的な第２のＴｉＮ膜３０２ａを形成する時、ウェハはチャンバー内に保持し、連続成膜してもかまわないし、一度、大気中に開放してからチャンバー内に設置してもかまわない。（１１１）面が支配的な第２のＴｉＮ膜３０２ａの形成方法は、第１の実施形態で説明した通り、チャンバー内圧力を６６．７Ｐａ（０．５Ｔｏｒｒ）以下、シャワープレート（ガス供給口）とウェハとの間隔を２５ｍｍ以上にして形成する。なお、ウェハステージ温度はいずれも５５０℃で、ガス流量・ガスパージ時間は図４のとおりである。
　次に、図１１（ｃ）に示す工程では、レジストでｎ型ウェル領域１０２を保護し、ＮＭＯＳ形成領域内の第２のＴｉＮ膜３０２ａを硫酸と過酸化水素水の混合液によりエッチングする。この時、第１のＴｉＮ膜３０１ａと第２のＴｉＮ膜３０２ａとの間に自然酸化層が存在すればエッチストッパーとなるが、第１のＴｉＮ膜３０１ａと第２のＴｉＮ膜３０２ａとをチャンバー内で連続成膜した場合はエッチストップがかかりにくいため、エッチングレートからエッチング時間を見積もり、ＮＭＯＳ形成領域に第２のＴｉＮ膜３０２ａが４～１０ｎｍ程度残るようにする。第１のＴｉＮ膜３０１ａと第２のＴｉＮ膜３０２ａとの間の自然酸化層でエッチストップさせる場合は、第１のＴｉＮ膜３０１ａの元の膜厚がそのままＮＭＯＳ形成領域内での第１のＴｉＮ膜３０１ａの膜厚になる。
　その後、図１１（ｄ）に示す工程を経て、第１のＴｉＮ膜３０１ａの一部が下層ゲート電極３０１となり、第２のＴｉＮ膜３０２ａの一部が上層ゲート電極３０２となる。第１のＴｉＮ膜３０１ａのうちＮＭＯＳ形成領域上に設けられた部分の一部は第１のゲート電極３０３となる。このようにして本実施形態の半導体装置は作製される。
　図１２は、結晶配向性が（１１１）と（２００）で同等な第１のＴｉＮ膜上に膜厚を５、１０、１５ｎｍと変化させた第２のＴｉＮ膜を形成した場合のＥＯＴの変化を示す図である。同図において、縦軸はＥＯＴを示し、横軸は第１のＴｉＮ膜と第２のＴｉＮ膜の合計膜厚を示す。
　図１２から、単層のＴｉＮ膜をゲート電極として用いてＥＯＴの増膜を抑制した場合（図中の四辺形）と比較して、図１２中破線で示したＨｉｇｈ－ｋゲート絶縁膜／ポリシリコンゲート電極構造のＥＯＴ（つまり、ＴｉＮ膜厚が０ｎｍの場合のＥＯＴ）との差が２層構造のＴｉＮ膜（図中三角印）では小さいことがわかる。なお、図１２中の○印のグラフは図２に示すグラフＢと同じものである。
　以上のように、ＰＭＯＳ用のゲート電極構造を、下層においては（１１１）と（２００）が同等な結晶配向性を持つＴｉＮ膜とし、上層においては（１１１）を支配的に持つ、つまり（１１１）配向／（２００）配向が１．５以上の結晶配向性を持つＴｉＮ膜とすることで、ＰＭＯＳのＥＯＴの増加を小さく抑えることができる。このため、ＮＭＯＳとＰＭＯＳとでゲート電極の膜厚を異なる値として所望の仕事関数が得られるとともに、ＮＭＯＳとＰＭＯＳとでＥＯＴの差を小さくすることができる。また、ＥＯＴ自体を従来よりも薄くすることができる。このため、本実施形態の半導体装置によれば、微細化した場合でも高機能なＣＭＯＳトランジスタ構造を実現することができる。
　また、第１のゲート電極３０３、下層ゲート電極３０１、及び上層ゲート電極３０２の結晶性は上述したものに限らず、下層ゲート電極３０１を（１１１）配向／（２００）配向が０．８以上１．２以下の結晶配向性を示すＴｉＮで構成し、上層ゲート電極３０２及び第１のゲート電極３０３を共に（１１１）配向／（２００）配向が１．５以上の結晶配向性を示すＴｉＮで構成してもよい。また、下層ゲート電極３０１を（１１１）配向／（２００）配向が１．５以上の結晶配向性を示すＴｉＮで構成し、上層ゲート電極３０２及び第１のゲート電極３０３を共に（１１１）配向／（２００）配向が０．８以上１．２以下の結晶配向性を示すＴｉＮで構成してもよい。ＰＭＯＳのＴｉＮ結晶からなるゲート電極は、少なくともその一部に（１１１）配向／（２００）配向が１．５以上のＴｉＮ層を含んでいればよい。
　　（第３の実施形態）
　図１３は、本発明の第３の実施形態に係る半導体装置の概略構成を示す断面図である。同図では、図１０と同一部分には同一符号を付与し、詳細説明は省略する。
　本実施形態の半導体装置では、第１のゲート絶縁膜１１５と第１のゲート電極３０３との間にＬａ酸化物またはＭｇ酸化物からなる第１の元素偏析層４０２が設けられており、第２のゲート絶縁膜１０９とＴｉＮからなる下層ゲート電極３０１との間にＡｌ酸化物またはＴａ酸化物からなる第２の元素偏析層４０１が設けられている。さらに、本実施形態の半導体装置では、第１のゲート絶縁膜１１５の上部（内部）または第１のゲート絶縁膜１１５の上面にＬａ原子またはＭｇ原子を偏析させており、第２のゲート絶縁膜１０９の上部（内部）または第２のゲート絶縁膜１０９の上面にＡｌ原子またはＴａ原子が偏析している。
　第１の元素偏析層４０２の上には第１のゲート電極３０３、第１の上部ゲート電極１１７が順次形成されている。第２の元素偏析層４０１の上には下層ゲート電極３０１、上層ゲート電極３０２、第２の上部ゲート電極１１１が順次形成されている。
　本実施形態の半導体装置では、ＭＯＳトランジスタのゲート絶縁膜とゲート電極との間に元素偏析層を持たせてゲート絶縁膜中に原子を偏析させることで、第１及び第２の実施形態に係る半導体装置に比べて、ＰＭＯＳ１０５ではゲート電極の仕事関数を大きくし、ＮＭＯＳ１０６ではゲート電極の仕事関数をより小さくすることが可能となる。さらに、ＮＭＯＳ１０６のしきい値電圧がより低い、高性能なＣＭＯＳデバイスを実現することができる。
　次に、本実施形態の半導体装置の製造方法を説明する。図１４（ａ）～（ｅ）は、本実施形態に係る半導体装置の製造方法を示す断面図である。
　本実施形態の製造方法では、図１４（ａ）に示すように、高誘電体膜１０９ａを形成する工程までは、図１１（ａ）に示す第２の実施形態と同様である。なお、上部ゲート電極となるポリシリコン膜の形成以降は、第１及び第２の実施形態と同じ方法であるため説明を省略する。
　図１４（ｂ）に示す工程では、高誘電体膜１０９ａを形成した後、高誘電体膜１０９ａ上に第２の偏析層４０１ａを形成する。偏析させる原子はＡｌもしくはＴａが好ましく、第２の偏析層４０１ａはそれらの酸化物や窒化物で構成されていてもよい。成膜方法は、ＡＬＤやＰＶＤなどが用いられる。
　第２の偏析層４０１ａを酸化アルミニウム（Al2O3）で構成する場合、Ａｌ２Ｏ３の誘電率が低いため、ゲート絶縁膜のＥＯＴが増膜する傾向がある。そのため、Ａｌ２Ｏ３の膜厚は０．２～０．５ｎｍとする。膜厚が１原子層から３原子層の間となるため、膜厚のディメンジョンを考慮せず、ドーズ量で表すこともでき、その場合、２．０×１０１４（ａｔｏｍｓ／ｃｍ２）から１．０×１０１５（ａｔｏｍｓ／ｃｍ２）の間の値をとる。
　次に、第１のＴｉＮ膜３０１ａを第２の偏析層４０１ａの全面上に形成する。ここでは、後の工程で第１及び第２のゲート絶縁膜中にＡｌなどを偏析させることで予想されるＥＯＴ増膜を相殺するために、４～６ｎｍの厚さを有する（１１１）／（２００）結晶配向性が０．８以上１．２以下の第１のＴｉＮ膜３０１ａを形成する。図２に示したように、（１１１）／（２００）の結晶配向性が１．０付近の場合、膜厚が４ｎｍ以上６ｎｍ以下の範囲ではＥＯＴが他の場合よりも低下するため、Ａｌ２Ｏ３による増膜を相殺することができる。
　次に、図１４（ｃ）に示す工程では、レジストでＰＭＯＳ形成領域を覆った状態で、ＮＭＯＳ形成領域内の第１のＴｉＮ膜３０１ａと第２の偏析層４０１ａとを硫酸と過酸化水素水の混合液で除去する。この時、Ａｌ２Ｏ３を含む高誘電体膜１０９ａがエッチストッパーとなる。なお、第２の偏析層４０１に含まれるＡｌは拡散していないことが望ましく、Ａｌを拡散させるための熱アニール等は行わない。次に、レジストを除去した後、高誘電体膜１０９ａ及び第１のＴｉＮ膜３０１ａの上に第１の偏析層４０２ａを形成する。偏析させる原子はＬａもしくはＭｇが好ましく、第１の偏析層４０２ａはこれらの酸化物や窒化物で構成されていてもよい。成膜方法としては、ＡＬＤやＰＶＤなどが用いられる。
　Ｌａ２Ｏ５の誘電率はＡｌ２Ｏ３に比べて大きいため、Ｌａを偏析させてもＥＯＴの変化は小さく、膜厚が０．５ｎｍ～１．０ｎｍ程度になるように形成できるが、吸湿性を持つため、Ｌａ２Ｏ５を成膜した後、５００～１０００℃で熱処理を加え、Ｌａを高誘電体膜１０９ａに拡散させる。本工程では、まず、ＬａをＰＶＤなどにより０．５～１．０ｎｍ形成する。大気曝露せず、連続的に上記温度で熱処理を加える。この時、高誘電体膜１０９ａのうちＮＭＯＳ形成領域に設けられた部分内にＬａが拡散するが、ＰＭＯＳ形成領域内の第１のＴｉＮ膜にも１～２ｎｍ程度まで拡散する。
　ＮＭＯＳ形成領域内の高誘電体膜１０９ａに拡散したＬａ原子が偏析する量によって仕事関数が減少する。Ｌａ２Ｏ５の膜厚とともに、熱処理の温度と時間の制御によって、仕事関数を制御することができる。
　次に、第１のＴｉＮ膜３０１ａ上に形成されたＴｉＬａＯＮ層を塩酸で選択的に除去する。ＮＭＯＳ形成領域内の高誘電体膜１０９ａ上には熱処理で高誘電体膜１０９ａ中に拡散できなかったＬａ２Ｏ５の水和物が存在するが、これも塩酸によって除去され、高誘電体膜１０９ａ中に熱拡散したＬａ酸化物のみが高誘電体膜１０９ａ中に偏析する。
　次に、図１４（ｄ）に示す工程で、後にＮＭＯＳの第１のゲート電極３０３及び上層ゲート電極３０２となる第２のＴｉＮ膜３０２ａを形成する。第２のＴｉＮ膜３０２ａを形成する際には、ＰＭＯＳにおけるＥＯＴの増膜を防ぐため、（１１１）配向／（２００）配向が１．５以上となるＴｉＮを５ｎｍ以上１５ｎｍ以下の厚さで形成する。
　次に、図１４（ｅ）に示す工程で、ポリシリコン膜を形成後、当該ポリシリコン膜、第２のＴｉＮ膜３０２ａ、第１のＴｉＮ膜３０１ａ、第１の偏析層４０２ａ、第２の偏析層４０１ａ、高誘電体膜１０９ａを所定の方法でエッチングする。これにより、ｐ型ウェル領域１０３上には下から順に第１のゲート絶縁膜１１５、Ｌａ２Ｏ５等からなる第１の元素偏析層４０２、ＴｉＮからなる第１のゲート電極３０３、ポリシリコンからなる第１の上部ゲート電極１１７が形成される。また、ｎ型ウェル領域１０２上には下から順に第２のゲート絶縁膜１０９、Ａｌ２Ｏ３等からなる第２の元素偏析層４０１、ＴｉＮからなる下層ゲート電極３０１、ＴｉＮからなる上層ゲート電極３０２、ポリシリコンからなる第２の上部ゲート電極１１１が形成される。
　ＰＭＯＳのゲート電極における仕事関数は、第２の元素偏析層４０１の膜厚、下層ゲート電極３０１及び上層ゲート電極３０２の膜厚によって制御され、ＮＭＯＳのゲート電極における仕事関数は、Ｌａ２Ｏ５の第１のゲート絶縁膜１１５中への拡散量と第１のゲート電極３０３の膜厚によって制御が可能である。
　ＰＭＯＳにおけるＥＯＴは、第２の元素偏析層４０１の膜厚と、（１１１）／（２００）の結晶配向性が１．０程度の下層ゲート電極３０１の膜厚とによって制御され、ＮＭＯＳにおけるＥＯＴは、Ｌａ２Ｏ５の第１のゲート絶縁膜１１５中への拡散量によって制御が可能である。
　このように、本実施形態の半導体装置の製造方法によれば、ＭＯＳトランジスタのゲート絶縁膜とゲート電極との間に原子偏析層を持たせてゲート絶縁膜中に原子を偏析させることで、第１及び第２の実施形態に係る半導体装置に比べて、ＰＭＯＳではゲート電極の仕事関数を大きくし、ＮＭＯＳではゲート電極の仕事関数をより小さくすることが可能となる。さらに、ＥＯＴを増加させず、ＮＭＯＳのしきい値電圧がより低い、高性能なＣＭＯＳデバイスを実現することができる。
　本発明に係る半導体装置及び半導体装置の製造方法は、半導体集積回路を用いる種々の電子機器に好ましく用いられる。
１０１　　　半導体基板
１０２　　　ｎ型ウェル領域
１０３　　　ｐ型ウェル領域
１０４　　　素子分離層
１０５　　　ＰＭＯＳ
１０６　　　ＮＭＯＳ
１０７　　　ｐ型不純物拡散層
１０８　　　ｐ型エクステンション層
１０９　　　第２のゲート絶縁膜
１０９ａ　　高誘電体膜
１１０　　　第２のゲート電極
１１０ａ、１１６ａ　　　ＴｉＮ膜
１１１　　　第２の上部ゲート電極
１１２　　　第２のサイドウォール
１１３　　　ｎ型不純物拡散層
１１４　　　ｎ型エクステンション層
１１５　　　第１のゲート絶縁膜
１１６　　　第１のゲート電極
１１７　　　第１の上部ゲート電極
１１８　　　第１のサイドウォール
２０１、２０２　　ガス供給口
２０３　　　シャワープレート
２０４　　　ステージヒータ
２０５　　　ウェハ 
２０６　　　間隔 
２０８、２０７　　マスフローコントローラー
２０９　　　液体ガスバブラーキャビネット
３０１　　　下層ゲート電極
３０１ａ　　第１のＴｉＮ膜
３０２　　　上層ゲート電極
３０２ａ　　第２のＴｉＮ膜
３０３　　　第１のＴｉＮ電極
４０１　　　第２の元素偏析層
４０１ａ　　第２の偏析層
４０２　　　第１の元素偏析層
４０２ａ　　第１の偏析層

Claims (11)

  1. 　上部にｐ型層とｎ型層が設けられた半導体基板と、
    　前記ｐ型層上に設けられた第１のゲート絶縁膜と、前記第１のゲート絶縁膜上に設けられ、ＴｉＮからなる第１のゲート電極と、前記第１のゲート電極上に設けられ、不純物を含む半導体からなる第１の上部ゲート電極とを有するＮチャネル型ＭＯＳトランジスタと、
    　前記ｎ型層上に設けられた第２のゲート絶縁膜と、前記第２のゲート絶縁膜上に設けられ、ＴｉＮ結晶からなり、（１１１）配向／（２００）配向が１．５以上となるＴｉＮ層を少なくとも一部に含む第２のゲート電極と、前記第２のゲート電極上に設けられ、不純物を含む半導体からなる第２の上部ゲート電極とを有するＰチャネル型ＭＯＳトランジスタとを備えている半導体装置。
  2. 　前記第２のゲート電極の全体が（１１１）配向／（２００）配向が１．５以上となるＴｉＮ結晶で構成されており、
    　前記第１のゲート電極は、（１１１）配向／（２００）配向が１．５以上で、前記第２のゲート電極よりも膜厚が薄いＴｉＮ結晶で構成されていることを特徴とする請求項１に記載の半導体装置。
  3. 　前記第２のゲート電極の膜厚は１５ｎｍ以上であることを特徴とする請求項２に記載の半導体装置。
  4. 　前記第１のゲート電極は（１１１）配向／（２００）配向が０．８以上１．２以下のＴｉＮ結晶で構成されており、前記第１のゲート電極の膜厚は４ｎｍ以上１０ｎｍ以下であることを特徴とする請求項１に記載の半導体装置。
  5. 　前記第２のゲート電極は、（１１１）配向／（２００）配向が０．８以上１．２以下のＴｉＮ結晶からなる第１のＴｉＮ層と、（１１１）配向／（２００）配向が１．５以上のＴｉＮ結晶からなる第２のＴｉＮ層とで構成されていることを特徴とする請求項１に記載の半導体装置。
  6. 　前記第１のゲート絶縁膜の内部または前記第１のゲート絶縁膜と前記第１のゲート電極との界面にＬａまたはＭｇが偏析され、
    　前記第２のゲート絶縁膜の内部または前記第２のゲート絶縁膜と前記第２のゲート電極との界面にＡｌまたはＴａが偏析されていることを特徴とする請求項１に記載の半導体装置。
  7. 　前記第１のゲート絶縁膜及び前記第２のゲート絶縁膜は、高誘電体で構成されていることを特徴とする請求項１に記載の半導体装置。
  8. 　半導体基板の上部にｐ型層及びｎ型層を形成する工程（ａ）と、
    　前記ｐ型層上に、下から順に第１のゲート絶縁膜、ＴｉＮからなる第１のゲート電極、及び不純物を含む半導体からなる第１の上部ゲート電極を有するＮチャネル型ＭＯＳトランジスタを形成するとともに、前記ｎ型層上に、下から順に第２のゲート絶縁膜、ＴｉＮ結晶からなり、（１１１）配向／（２００）配向が１．５以上となるＴｉＮ層を少なくとも一部に含む第２のゲート電極、及び不純物を含む半導体からなる第２の上部ゲート電極を有するＰチャネル型ＭＯＳトランジスタを形成する工程（ｂ）とを備えている半導体装置の製造方法。
  9. 　前記工程（ｂ）は、
    　前記半導体基板上に絶縁膜を形成する工程（ｂ１）と、
    　ガス供給口と前記半導体基板との間隔を２５ｍｍ以上にし、６６．７Ｐａ以下でＴｉの原料ガスとＮの原料ガスとを交互に供給することで前記絶縁膜上に（１１１）配向／（２００）配向が１．５以上となるＴｉＮ層を形成する工程（ｂ２）と、
    　前記ＴｉＮ層のうち前記ｐ型層の上方に位置する部分の一部を選択的に除去し、前記ｐ型層の上方における前記ＴｉＮ層の膜厚を、前記ｎ型層の上方における前記ＴｉＮ層の膜厚より薄くする工程（ｂ３）と、
    　前記ＴｉＮ層の上に半導体膜を形成する工程（ｂ４）と、
    　前記半導体層、前記ＴｉＮ層、前記絶縁膜をパターニングして前記ｐ型層上に前記絶縁膜の一部からなる前記第１のゲート絶縁膜、前記ＴｉＮ層の一部からなる前記第１のゲート電極、及び前記半導体膜の一部からなる前記第１の上部ゲート電極を形成するとともに、前記ｎ型層上に前記絶縁膜の一部からなる前記第２のゲート絶縁膜、前記ＴｉＮ層の一部からなる前記第２のゲート電極、及び前記半導体膜の一部からなる前記第２の上部ゲート電極を形成する工程（ｂ５）とを含んでいることを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 　前記第２のゲート電極は下層ゲート電極と、前記下層ゲート電極上に設けられた上層ゲート電極とを有しており、
    　前記工程（ｂ）は、
    　前記半導体基板上に絶縁膜を形成する工程（ｂ６）と、
    　ガス供給口と前記半導体基板との間隔を２０ｍｍ以下にし、４００Ｐａ以上でＴｉの原料ガスとＮの原料ガスとを交互に供給することで前記絶縁膜上に（１１１）配向／（２００）配向が０．８以上１．２以下となる第１のＴｉＮ層を形成する工程（ｂ７）と、
    　前記ガス供給口と前記半導体基板との間隔を２５ｍｍ以上にし、６６．７Ｐａ以下でＴｉの原料ガスとＮの原料ガスとを交互に供給することで前記第１のＴｉＮ層上に（１１１）配向／（２００）配向が１．５以上となる第２のＴｉＮ層を形成する工程（ｂ８）と、
    　前記第２のＴｉＮ層のうち前記ｐ型層の上方に形成された部分を選択的に除去する工程（ｂ９）と、
    　前記第１のＴｉＮ層及び前記第２のＴｉＮ層の上に半導体膜を形成する工程（ｂ１０）と、
    　前記半導体層、前記第２のＴｉＮ層、前記第１のＴｉＮ層、前記絶縁膜をパターニングして前記ｐ型層上に前記絶縁膜の一部からなる前記第１のゲート絶縁膜、前記第１のＴｉＮ層の一部からなる前記第１のゲート電極、及び前記半導体膜の一部からなる前記第１の上部ゲート電極を形成するとともに、前記ｎ型層上に前記絶縁膜の一部からなる前記第２のゲート絶縁膜、前記第１のＴｉＮ層の一部からなる前記下層ゲート電極、前記第２のＴｉＮ層の一部からなる前記上層ゲート電極、及び前記半導体膜の一部からなる前記第２の上部ゲート電極を形成する工程（ｂ１１）とを含んでいることを特徴とする請求項８に記載の半導体装置の製造方法。
  11. 　前記第２のゲート電極は下層ゲート電極と、前記下層ゲート電極上に設けられた上層ゲート電極とを有しており、
    　前記工程（ｂ）は、
    　前記半導体基板上に絶縁膜を形成する工程（ｂ１２）と、
    　前記絶縁膜上にＡｌ酸化物、Ｔａ酸化物、Ａｌ窒化物、及びＴａ窒化物のうちいずれかからなる第１の偏析層を形成する工程（ｂ１３）と、
    　ガス供給口と前記半導体基板との間隔を２０ｍｍ以下にし、４００Ｐａ以上でＴｉの原料ガスとＮの原料ガスとを交互に供給することで前記第１の偏析層の上に（１１１）配向／（２００）配向が０．８以上１．２以下となる第１のＴｉＮ層を形成する工程（ｂ１４）と、
    　前記第１のＴｉＮ層のうち前記ｐ型層の上方に形成された部分を除去する工程（ｂ１５）と、
    　前記工程（ｂ１５）の後、前記絶縁膜及び前記第１のＴｉＮ層の上にＬａ酸化物、Ｍｇ酸化物、Ｌａ窒化物、及びＭｇ窒化物のうちいずれかからなる第２の偏析層を前記ｐ型層の上方に選択的に形成する工程（ｂ１６）と、
    　熱処理によって前記絶縁膜の内部、または前記絶縁膜の上面のうち前記ｐ型層の上方に形成された部分にＬａまたはＭｇを偏析させ、前記絶縁膜の内部、または前記絶縁膜の上面のうち前記ｎ型層の上方に形成された部分にＡｌまたはＴａを偏析させる工程（ｂ１７）と、
    　前記ガス供給口と前記半導体基板との間隔を２５ｍｍ以上にし、６６．７Ｐａ以下でＴｉの原料ガスとＮの原料ガスとを交互に供給することで前記第２の偏析層及び前記第１のＴｉＮ層上に（１１１）配向／（２００）配向が１．５以上となる第２のＴｉＮ層を形成する工程（ｂ１８）と、
    　前記第２のＴｉＮ層の上に半導体膜を形成する工程（ｂ１９）と、
    　前記半導体層、前記第２のＴｉＮ層、前記第１のＴｉＮ層、前記第２の偏析層、前記第１の偏析層、及び前記絶縁膜をパターニングして前記ｐ型層上に前記絶縁膜の一部からなる前記第１のゲート絶縁膜、前記第２の偏析層の一部からなる第２の元素偏析層、前記第２のＴｉＮ層の一部からなる前記第１のゲート電極、及び前記半導体膜の一部からなる前記第１の上部ゲート電極を形成するとともに、前記ｎ型層上に前記絶縁膜の一部からなる前記第２のゲート絶縁膜、前記第１の偏析層の一部からなる第１の元素偏析層、前記第１のＴｉＮ層の一部からなる前記下層ゲート電極、前記第２のＴｉＮ層の一部からなる前記上層ゲート電極、及び前記半導体膜の一部からなる前記第２の上部ゲート電極を形成する工程（ｂ２０）とを含んでいることを特徴とする請求項８に記載の半導体装置の製造方法。
PCT/JP2009/004439 2008-11-12 2009-09-08 半導体装置及びその製造方法 WO2010055603A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/005,196 US8476714B2 (en) 2008-11-12 2011-01-12 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008289773A JP4647682B2 (ja) 2008-11-12 2008-11-12 半導体装置及びその製造方法
JP2008-289773 2008-11-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/005,196 Continuation US8476714B2 (en) 2008-11-12 2011-01-12 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2010055603A1 true WO2010055603A1 (ja) 2010-05-20

Family

ID=42169750

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/004439 WO2010055603A1 (ja) 2008-11-12 2009-09-08 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US8476714B2 (ja)
JP (1) JP4647682B2 (ja)
WO (1) WO2010055603A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323278A (en) * 1992-09-17 1994-06-21 International Business Machines Corporation Low noise amplifier circuit for magnetoresistive sensors for fast read-write switching in low supply voltage applications
EP2461354A4 (en) * 2009-07-29 2015-11-11 Canon Anelva Corp SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
US8343839B2 (en) * 2010-05-27 2013-01-01 International Business Machines Corporation Scaled equivalent oxide thickness for field effect transistor devices
JP2013191808A (ja) * 2012-03-15 2013-09-26 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
US8659077B1 (en) 2012-09-13 2014-02-25 International Business Machines Corporation Multi-layer work function metal replacement gate
CN103855013A (zh) * 2012-11-30 2014-06-11 中国科学院微电子研究所 N型mosfet的制造方法
US20140167142A1 (en) * 2012-12-14 2014-06-19 Spansion Llc Use Disposable Gate Cap to Form Transistors, and Split Gate Charge Trapping Memory Cells
US9231206B2 (en) 2013-09-13 2016-01-05 Micron Technology, Inc. Methods of forming a ferroelectric memory cell
KR102295641B1 (ko) * 2015-03-02 2021-08-27 삼성전자주식회사 반도체 소자 및 그 제조방법
CN106571299B (zh) * 2015-10-10 2020-03-10 中芯国际集成电路制造(上海)有限公司 Pmos晶体管及其形成方法
US10804161B2 (en) * 2016-12-15 2020-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS FinFET structures including work-function materials having different proportions of crystalline orientations and methods of forming the same
US11610822B2 (en) * 2020-01-31 2023-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Structures for tuning threshold voltage
JP7101204B2 (ja) * 2020-01-31 2022-07-14 株式会社Kokusai Electric 半導体装置の製造方法、プログラム、基板処理装置及び基板処理方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003289140A (ja) * 2002-03-27 2003-10-10 Toshiba Corp 電界効果トランジスタ
JP2006093670A (ja) * 2004-08-25 2006-04-06 Nec Electronics Corp 半導体装置およびその製造方法
JP2006165090A (ja) * 2004-12-03 2006-06-22 Handotai Rikougaku Kenkyu Center:Kk Ｍｏｓ型半導体装置の製造方法およびｍｏｓ型半導体装置
JP2007110091A (ja) * 2005-09-02 2007-04-26 Infineon Technologies Ag トランジスタ、およびその製造方法
JP2007142153A (ja) * 2005-11-18 2007-06-07 Tokyo Electron Ltd 半導体装置およびその製造方法
JP2007184584A (ja) * 2005-12-30 2007-07-19 Internatl Business Mach Corp <Ibm> 金属ゲート電極及びポリゲート電極を有する高性能回路
JP2008147239A (ja) * 2006-12-06 2008-06-26 Toshiba Corp 半導体装置
JP2008166713A (ja) * 2006-10-20 2008-07-17 Interuniv Micro Electronica Centrum Vzw 複数の誘電体を備えた半導体装置の製造方法
JP2008211182A (ja) * 2007-01-10 2008-09-11 Interuniv Micro Electronica Centrum Vzw ２つの仕事関数を備えたｃｍｏｓデバイスの製造方法
JP2008219006A (ja) * 2007-02-28 2008-09-18 Samsung Electronics Co Ltd Ｃｍｏｓ半導体素子及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003264642B2 (en) * 2002-12-02 2009-08-06 Tadahiro Ohmi Semiconductor Device and Method of Manufacturing the Same
JP4143505B2 (ja) * 2003-09-03 2008-09-03 株式会社半導体理工学研究センター Ｍｏｓ型半導体装置及びその製造方法
US7084024B2 (en) * 2004-09-29 2006-08-01 International Business Machines Corporation Gate electrode forming methods using conductive hard mask
JP4557879B2 (ja) * 2005-12-09 2010-10-06 株式会社東芝 半導体装置及びその製造方法
US20070178634A1 (en) * 2006-01-31 2007-08-02 Hyung Suk Jung Cmos semiconductor devices having dual work function metal gate stacks
TWI334260B (en) * 2006-08-15 2010-12-01 Delta Electronics Inc Flyback converter with synchronous rectifier
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
US7776680B2 (en) * 2008-01-03 2010-08-17 International Business Machines Corporation Complementary metal oxide semiconductor device with an electroplated metal replacement gate

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003289140A (ja) * 2002-03-27 2003-10-10 Toshiba Corp 電界効果トランジスタ
JP2006093670A (ja) * 2004-08-25 2006-04-06 Nec Electronics Corp 半導体装置およびその製造方法
JP2006165090A (ja) * 2004-12-03 2006-06-22 Handotai Rikougaku Kenkyu Center:Kk Ｍｏｓ型半導体装置の製造方法およびｍｏｓ型半導体装置
JP2007110091A (ja) * 2005-09-02 2007-04-26 Infineon Technologies Ag トランジスタ、およびその製造方法
JP2007142153A (ja) * 2005-11-18 2007-06-07 Tokyo Electron Ltd 半導体装置およびその製造方法
JP2007184584A (ja) * 2005-12-30 2007-07-19 Internatl Business Mach Corp <Ibm> 金属ゲート電極及びポリゲート電極を有する高性能回路
JP2008166713A (ja) * 2006-10-20 2008-07-17 Interuniv Micro Electronica Centrum Vzw 複数の誘電体を備えた半導体装置の製造方法
JP2008147239A (ja) * 2006-12-06 2008-06-26 Toshiba Corp 半導体装置
JP2008211182A (ja) * 2007-01-10 2008-09-11 Interuniv Micro Electronica Centrum Vzw ２つの仕事関数を備えたｃｍｏｓデバイスの製造方法
JP2008219006A (ja) * 2007-02-28 2008-09-18 Samsung Electronics Co Ltd Ｃｍｏｓ半導体素子及びその製造方法

Also Published As

Publication number Publication date
US8476714B2 (en) 2013-07-02
JP4647682B2 (ja) 2011-03-09
US20110108924A1 (en) 2011-05-12
JP2010118443A (ja) 2010-05-27

Similar Documents

Publication Publication Date Title
JP4647682B2 (ja) 半導体装置及びその製造方法
JP5285519B2 (ja) 半導体装置及びその製造方法
TWI624060B (zh) 具有鎢閘極電極的半導體裝置及其製造方法
JP2011014689A5 (ja)
CN101523593B (zh) 半导体装置制造方法以及半导体装置
JP2012004577A (ja) 高誘電率のゲート絶縁膜を有する半導体装置及びそれの製造方法
US20150140838A1 (en) Two Step Deposition of High-k Gate Dielectric Materials
JP5456150B2 (ja) 半導体装置及びその製造方法
US9034749B2 (en) Gate electrode with stabilized metal semiconductor alloy-semiconductor stack
US20120295417A1 (en) Selective epitaxial growth by incubation time engineering
JP2012104735A (ja) 半導体装置及びその製造方法
JP2010034440A (ja) 半導体装置及びその製造方法
JP2006024894A (ja) 高誘電率のゲート絶縁膜を有する半導体装置及びそれの製造方法
WO2004107451A1 (ja) Ｍｉｓ型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法
JP2005045166A (ja) 半導体装置及びその製造方法
JP3987046B2 (ja) 半導体装置の製造方法
JP2008235397A (ja) 半導体装置の製造方法
JP5195421B2 (ja) 半導体装置
KR100755072B1 (ko) 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법
JP2009038229A (ja) 半導体装置
KR100712988B1 (ko) 탄탈륨란탄옥사이드(ＴａＬａＯ) 게이트절연막을 갖는반도체소자 및 그 제조방법
KR100721202B1 (ko) 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법
KR100745073B1 (ko) 하프늄니오븀옥사이드(ＨｆＮｂＯ) 게이트절연막을 갖는반도체소자 및 그 제조방법
KR100721203B1 (ko) 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법
KR20050067484A (ko) 하드마스크질화막을 포함하는 반도체 소자의 게이트전극및 그 형성 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09825858

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09825858

Country of ref document: EP

Kind code of ref document: A1