JP2008211182A - 2つの仕事関数を備えたcmosデバイスの製造方法 - Google Patents
2つの仕事関数を備えたcmosデバイスの製造方法 Download PDFInfo
- Publication number
- JP2008211182A JP2008211182A JP2008002367A JP2008002367A JP2008211182A JP 2008211182 A JP2008211182 A JP 2008211182A JP 2008002367 A JP2008002367 A JP 2008002367A JP 2008002367 A JP2008002367 A JP 2008002367A JP 2008211182 A JP2008211182 A JP 2008211182A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- region
- dielectric
- gate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 109
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000001039 wet etching Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000011049 filling Methods 0.000 claims description 4
- 241000894007 species Species 0.000 claims 6
- 241000027294 Fusi Species 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 230000008569 process Effects 0.000 description 53
- 229910052814 silicon oxide Inorganic materials 0.000 description 24
- 239000000463 material Substances 0.000 description 23
- 229910052751 metal Inorganic materials 0.000 description 23
- 239000002184 metal Substances 0.000 description 23
- 238000000151 deposition Methods 0.000 description 20
- 238000005468 ion implantation Methods 0.000 description 20
- 239000000243 solution Substances 0.000 description 20
- 230000008021 deposition Effects 0.000 description 18
- 230000010354 integration Effects 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 229910005883 NiSi Inorganic materials 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 10
- 239000007921 spray Substances 0.000 description 10
- 239000003989 dielectric material Substances 0.000 description 9
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 8
- 229910052681 coesite Inorganic materials 0.000 description 8
- 229910052906 cristobalite Inorganic materials 0.000 description 8
- 239000000203 mixture Substances 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 229910052682 stishovite Inorganic materials 0.000 description 8
- 229910052905 tridymite Inorganic materials 0.000 description 8
- 229910004129 HfSiO Inorganic materials 0.000 description 6
- 238000013459 approach Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- IAZDPXIOMUYVGZ-UHFFFAOYSA-N Dimethylsulphoxide Chemical compound CS(C)=O IAZDPXIOMUYVGZ-UHFFFAOYSA-N 0.000 description 4
- -1 HfSiON Inorganic materials 0.000 description 4
- WYURNTSHIVDZCO-UHFFFAOYSA-N Tetrahydrofuran Chemical compound C1CCOC1 WYURNTSHIVDZCO-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- WEVYAHXRMPXWCK-UHFFFAOYSA-N Acetonitrile Chemical compound CC#N WEVYAHXRMPXWCK-UHFFFAOYSA-N 0.000 description 3
- 229910052691 Erbium Inorganic materials 0.000 description 3
- XEKOWRVHYACXOJ-UHFFFAOYSA-N Ethyl acetate Chemical compound CCOC(C)=O XEKOWRVHYACXOJ-UHFFFAOYSA-N 0.000 description 3
- 229910052688 Gadolinium Inorganic materials 0.000 description 3
- 229910005487 Ni2Si Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052769 Ytterbium Inorganic materials 0.000 description 3
- 229910006501 ZrSiO Inorganic materials 0.000 description 3
- 239000002253 acid Substances 0.000 description 3
- 150000007513 acids Chemical class 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- BTANRVKWQNVYAZ-UHFFFAOYSA-N butan-2-ol Chemical compound CCC(C)O BTANRVKWQNVYAZ-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052747 lanthanoid Inorganic materials 0.000 description 3
- 150000002602 lanthanoids Chemical class 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229910001092 metal group alloy Inorganic materials 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- ITWBWJFEJCHKSN-UHFFFAOYSA-N 1,4,7-triazonane Chemical compound C1CNCCNCCN1 ITWBWJFEJCHKSN-UHFFFAOYSA-N 0.000 description 2
- ZFPGARUNNKGOBB-UHFFFAOYSA-N 1-Ethyl-2-pyrrolidinone Chemical compound CCN1CCCC1=O ZFPGARUNNKGOBB-UHFFFAOYSA-N 0.000 description 2
- ARXJGSRGQADJSQ-UHFFFAOYSA-N 1-methoxypropan-2-ol Chemical compound COCC(C)O ARXJGSRGQADJSQ-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 2
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 2
- 229910015659 MoON Inorganic materials 0.000 description 2
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000001089 [(2R)-oxolan-2-yl]methanol Substances 0.000 description 2
- YRKCREAYFQTBPV-UHFFFAOYSA-N acetylacetone Chemical compound CC(=O)CC(C)=O YRKCREAYFQTBPV-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- JHIVVAPYMSGYDF-UHFFFAOYSA-N cyclohexanone Chemical compound O=C1CCCCC1 JHIVVAPYMSGYDF-UHFFFAOYSA-N 0.000 description 2
- XBDQKXXYIPTUBI-UHFFFAOYSA-N dimethylselenoniopropionate Natural products CCC(O)=O XBDQKXXYIPTUBI-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- BDAGIHXWWSANSR-UHFFFAOYSA-N methanoic acid Natural products OC=O BDAGIHXWWSANSR-UHFFFAOYSA-N 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- JMANVNJQNLATNU-UHFFFAOYSA-N oxalonitrile Chemical compound N#CC#N JMANVNJQNLATNU-UHFFFAOYSA-N 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229910052706 scandium Inorganic materials 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- YLQBMQCUIZJEEH-UHFFFAOYSA-N tetrahydrofuran Natural products C=1C=COC=1 YLQBMQCUIZJEEH-UHFFFAOYSA-N 0.000 description 2
- BSYVTEYKTMYBMK-UHFFFAOYSA-N tetrahydrofurfuryl alcohol Chemical compound OCC1CCCO1 BSYVTEYKTMYBMK-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- OSWFIVFLDKOXQC-UHFFFAOYSA-N 4-(3-methoxyphenyl)aniline Chemical compound COC1=CC=CC(C=2C=CC(N)=CC=2)=C1 OSWFIVFLDKOXQC-UHFFFAOYSA-N 0.000 description 1
- 229910017109 AlON Inorganic materials 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- NTIZESTWPVYFNL-UHFFFAOYSA-N Methyl isobutyl ketone Chemical compound CC(C)CC(C)=O NTIZESTWPVYFNL-UHFFFAOYSA-N 0.000 description 1
- 229910021335 Ni31Si12 Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 235000011054 acetic acid Nutrition 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 235000019253 formic acid Nutrition 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 150000002576 ketones Chemical class 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 235000011007 phosphoric acid Nutrition 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 235000019260 propionic acid Nutrition 0.000 description 1
- IUVKMZGDUIUOCP-BTNSXGMBSA-N quinbolone Chemical compound O([C@H]1CC[C@H]2[C@H]3[C@@H]([C@]4(C=CC(=O)C=C4CC3)C)CC[C@@]21C)C1=CCCC1 IUVKMZGDUIUOCP-BTNSXGMBSA-N 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 235000011149 sulphuric acid Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】製造方法は、基板の第1領域及び第2領域上にデバイスを設けることを備える。これは、基板の第1領域及び第2領域上に誘電性層を設けること、及び第1及び第2領域の両方の誘電性層の上部にゲート電極を設けることによってなされる。第1領域上のゲート電極及び第2領域上のゲート電極の両方は仕事関数を有する。上記方法は、さらに、誘電性層とゲート電極との間で第1領域上にキャッピング層を設けることで第1領域上のゲート電極の仕事関数を変更し、及び第2領域における誘電性層とゲート電極との間の界面でスピーシーズを導入するようにスピーシーズを埋め込むことにより第2領域上のゲート電極の仕事関数を変更することを備える。
【選択図】図20
Description
−基板の第1及び第2の領域上に誘電性層を設けること、ここで、第1領域上の誘電性層は第2領域上の誘電性層に完全に堆積され、それゆえ同じ特性、例えば同じ材質、同じ厚さ等を有する、及び
−第1及び第2の両領域の誘電性層上にゲート電極を設けること、ここで、第1領域上のゲート電極は第2領域上のゲート電極に完全に堆積され、それ故、同じ特性、例えば同じ材質、同じ厚さ等を有する、
によってなされる。
誘電性層とゲート電極との間の第1領域上にキャッピング層を設けることにより第1領域上のデバイスの仕事関数を変化させること、及び
誘電性層と電極との間の界面でスピーシーズを含むことにより第2領域上のデバイスの仕事関数を変更すること、
を備える。
−基板上のゲート誘電体、及び
−ゲート誘電体上のゲート電極、を備え、
ここで、第1タイプの半導体デバイスのゲート電極は、第2タイプの半導体デバイスのゲート電極と一体的に堆積され、したがって、同じ特性、例えば同じ材料、同じ厚さなど、を有し、また、第1タイプの半導体デバイスのゲート誘電体は、同じ基材で作製されるが誘電性層と電極との間の界面で異なるスピーシーズを含んでいる第2タイプの半導体デバイスのゲート誘電体と異なる。
ホスト・ゲート誘電体(11)への埋め込み(13)は、図3及び図11におけるように、ゲート電極、例えば多結晶シリコン又は金属ゲート電極のような半導体ゲート電極を形成する前に実施可能である。
キャップ層(15)は、選択的に堆積するか、又はNMOS(I)又はPMOS(II)領域からそれぞれ選択的に取り除くことができる。適切な熱の蓄え(例えば結合スパイク又はレーザー・アニールによって供給された)の下では、キャップ層は、混合誘電体を形成するためにホスト誘電体と相互に作用することができるか、又はホスト誘電体と混ざらないことを示すことができる。キャップ層は、また、電極材料と反応することがある。
半導体ゲート電極へのイオン注入を用いることにより、またFUSIプロセス間の熱サイクル及びスノープロー効果の両方と結合されることにより、埋め込まれたスピーシーズは、これらのスピーシーズがホスト・ゲート誘電体(11)と反応するか、又はゲート電極とホスト・ゲート誘電体との間の界面を修正する部分である、ゲート電極とホスト・ゲート誘電体(11)との間の界面の方へ押される。半導体材料とシリサイド形成金属間の反応により金属合金を形成することにより完全にシリサイド化されたゲート電極を形成するとき、半導体ゲートに埋め込まれたスピーシーズは、反応しない半導体材料と比較して、形成された金属合金において低い可溶性を呈する。したがって、埋め込まれたスピーシーズは、形成された金属合金の前に移動される。この現象は、スノープロー効果として知られている。
さらに、2つの誘電体層を用いて、つまりN−MOS及びP−MOS型トランジスタ用の異なるゲート誘電性層をそれぞれ形成することによりCMOS FETを作製するため、上述の仕事関数調整方法を用いることによるいくつかの特定の完成方法を開示する。
方法1は、図1〜8に示されている。図1では、ホスト誘電体(11)層は、2つの異なる領域、つまり(I)NMOS及び(II)PMOSを備える半導体基板(10)上に堆積される。半導体基板は、例えばSi、SiGe、SOI、Ge、及びIII−V材料のいずれかであることができる。方法は、プレーナ型又はFinFETの構造のいずれかを有するトランジスタの生産に適用することができる。
方法2は、図9〜図16に示されている。図9では、ホスト誘電体(11)層は、2つの異なる領域、つまり(I)NMOS及び(II)PMOSを備える半導体基板(10)上に堆積される。半導体基板は、例えばSi、SiGe、SOI、Ge及びIII−V材料のいずれかであることができる。方法は、プレーナ型又はFinFETのいずれかの構造を有するトランジスタの生産に適用することができる。
方法1及び方法2の組み合わせである第三の方法も提供される。この方法は、方法1でのようなNMOS領域(I)用の第1の高kキャップ層を使用し、かつ方法2でのようなPMOS領域(II)用の第2の、異なった、高kキャップ層を用いる。この実施形態では、キャップ層は、NMOS(I)及びPMOS(II)領域に選択的にそれぞれ形成される。これは、第2キャップ層を堆積し、他の領域、例えばPMOS(II)における第1キャップ層からこの第2キャップ層を選択的に除去した後、例えば、第1キャップ層を堆積し、一方の領域、例えばNMOS(I)から選択的にこの第1キャップ層を取り除くことによって行うことができる。この実施形態では、埋め込みは用いられず、対象とされる仕事関数は、NMOS(I)及びPMOS(II)領域用の2つの異なるキャップ層を用いることによりそれぞれ得られる。
特別の実施形態では、CMOS完成用の単純化された方法を記載する。この方法は、高機能な応用例(低Vt)を含めて、広いVt範囲に適している。この方法は、NMOSデバイス上のホスト誘電体層の上部の高kキャップ層、及びNMOS及びPMOSデバイスの両方に同時に形成された単相のNiリッチのFUSI電極を使用する。
NiSi又はNi31Si12 FUSIゲートを備えた短いチャネルn−FETデバイスがセルフアラインCMPに基づくアプローチを使用して製造された。最適化されたMOCVD HfSiON(2.3nm)又は熱SiON(2nm)は、ホスト誘電体として堆積された。その後、極めて薄いDyOキャップ層(5Å)が550℃でDy(EDMDD)3及びO2先駆物質を用いて、AVD(登録商標)によって堆積された。SiO2表面(3〜7nm)をエッチングした傾斜を備えたMOSCAPは、5又は10ÅのDyOを有する両方のNiSi又はNi2Si FUSIのeWFを評価するために用いられた。
VfbとEOTとのプロット(図26)から、DyOキャップ層で、HfSiON上のNi FUSIの有効なWFが、DyO厚さ及びNiシリサイド相に依存して、Si伝導帯エッジの方へ調整されることが理解可能である。図27では、FUSI/DyO/HfSiONゲートスタックのXTEMは、完全なデバイス製造後、HfSiONとDyOとの間で十分に混ざることを示す。高周波キャパシタンス電圧(HFCV)測定(図28)を用いて、HfSiON又はDyO/HfSiON誘電体の厚さTinvがそれぞれ約1.72nm又は1.75nmであるとわかる。動作状態のよい短いチャネルデバイス(Lg=100nm)ドレイン電流に対するゲート電圧(Id−Vg)カーブは、NiSi FUSI電極を備えたHfSiON及びDyO/HfSiONデバイスの両方に関して約70mV/Decの良好なサブトレショールド傾斜(SS)とともに図29に実証されている。さらに、両デバイスは、それらの良好な短チャネル効果を提案する同様のドレイン誘起電位障壁低下(DIBL)値(〜65mV/V)を示す。DyOキャップを利用することは、それらのCVデータ(図28)に対応して、300mVの、NiSi FUSIデバイスの閾値電圧(Vt)低下に帰着することが観察されている。図30では、DyO/HfSiONスタックを備えたデバイスは、基準のHfSiONデバイスへ同様のVtロールオフ特性を維持する。NiSi/DyO/HfSiONスタックを備えた長いチャネルデバイス(チャネル長Lg=1μmを備えた)のVtは、0.22Vであり、低Vt要求を満たしている。
DyO/SiONのXTEM(図32)は、完全なデバイス製作の後に、新しいDySiONケイ酸塩形成を提案する。DyOキャップを用いたSiON上のNi FUSIのWFを低下させるWFの範囲は、キャップ厚さ及びシリサイド相(図32の挿入図)に依存する。nFETs(図33)のHFCVから、DyOキャップは、HfSiONの場合に対比して、約0.8ÅまでSiONの厚さTinvの低下を導くということに注目するのは興味がある。図34から、DyOキャップは、そのわずかに薄い厚さTinvにかかわらず、SiON(〜150xまで)と比較して、ゲートリークJG(@Vdd=1.1V)を著しく減少することが理解できる。図35から判るように、DyOキャップは、基準のSiON nFETsと比較して、閾値電圧(Vt)ロールオフ特性を低下させない。5ÅのDyOキャップでは、nFETのVt、NiSi/Ni31Si12 FUSIゲートを備えたlinは、それぞれ0.18V/0.38Vである(チャネル長Lg=1μm)。図32を考慮すると、1nmのDyOキャップ及びNi2Si FUSIゲートを備えたデバイスのVtは、約0.28Vになると予想される。p−FET用のAlのプレドーピング、又はN/F埋め込みチャネルのプロセスを組み合わせて、このデータは、単一相Ni2Siゲートを使用した低Vt FUSI/SiON CMOSを実現することが実行可能であることを示している。
この実施形態では、HfO、HfSiONx、HfDyOx、HfScOxのような下にあるホスト誘電体の方へDyO又はDyScO系のキャップ層を選択的に除去することができるウェットエッチング溶液が提案されている。ランタニド元素(LaOを含む)からの同様の酸化物は、提案された溶液で同様に選択的に除去可能であろう。
特定の実施形態では、HfO2、HfSiO、HfSiON、又は同様の高k層からDyO系のキャップ層(15)(図21を参照)を選択的に取り除くために、低pH溶液が使用される。図17は、酸性化された溶液において、DyO、DyScO及びLaOのエッチング速度を示す。
非常に低いpHを有するので、業界基準のSPM清浄液は、用いることができない。上述から判るように、これは、このステップで望まないDyOを除去するのに理想的である。
Claims (11)
- 2つの仕事関数半導体デバイスの製造方法において、
−基板の第1領域及び第2領域上に誘電性層を設けること、ここで第1領域上の誘電性層は第2領域上の誘電性層とともに一体に堆積され、さらに、
−第1及び第2領域の両方の誘電性層の上部にゲート電極を設けること、ここで第1領域上のゲート電極は第2領域上のゲート電極とともに一体に堆積され、かつ第1領域上のゲート電極及び第2領域上のゲート電極の両方は仕事関数を有し、
によって、基板の第1領域及び第2領域上にそれぞれデバイスを設けることを備え、
上記方法は、さらに、
誘電性層とゲート電極との間で第1領域上にキャッピング層を設け第2領域上には設けないことで第1領域上のゲート電極の仕事関数を変更し、及び
第1領域ではなく第2領域における誘電性層とゲート電極との間の界面でスピーシーズを導入するようにスピーシーズを埋め込むことにより第2領域上のゲート電極の仕事関数を変更する、
ことを備えた、2つの仕事関数半導体デバイスの製造方法。 - 第1領域上のデバイスは、N−MOSデバイスである、請求項1記載の製造方法。
- 第2領域上のデバイスは、P−MOSデバイスである、請求項1又は2記載の製造方法。
- 誘電性層とゲート電極との間の界面でのスピーシーズの埋め込みは、誘電性層の上部にゲート電極を設ける前に行われる、請求項1から3のいずれかに記載の製造方法。
- 誘電性層とゲート電極との間の界面でのスピーシーズの埋め込みは、ゲート電極形成後に行われる、請求項1から3のいずれかに記載の製造方法。
- スピーシーズの埋め込みは、誘電性層の特定位置上にレジスト層を設け、レジスト層にて覆われていない領域にイオン注入することを備える、請求項1から5のいずれかに記載の製造方法。
- キャッピング層を設けることは、DyDxキャッピング層を設けることでなされる、請求項1から6のいずれかに記載の製造方法。
- 選択的ウェットエッチングによりキャッピング層を除去することをさらに備える、請求項7記載の製造方法。
- 選択的ウェットエッチングは、5未満のpHを有する低pH溶液によりなされる、請求項8記載の製造方法。
- ゲート電極は、FUSIゲート電極である、請求項1から9のいずれかに記載の製造方法。
- 2つの仕事関数半導体デバイスであって、該デバイスは、第1タイプのデバイス及び第2タイプのデバイスを備え、各タイプのデバイスは、
−基板上のゲート誘電体と、及び
−ゲート誘電体上のゲート電極とを備え、該ゲート電極は仕事関数を有し、
ここで、第1タイプデバイスのゲート電極は、第2タイプデバイスのゲート電極とともに一体に作製され、第1タイプデバイスのゲート誘電体は、第2タイプデバイスのゲート誘電体とともに一体に作製され、及び、2つの仕事関数半導体デバイスは、さらに、第2タイプデバイスの誘電性層とゲート電極との間ではなく第1タイプデバイスの誘電性層とゲート電極との間にキャッピング層を備え、第1タイプデバイスの誘電性層とゲート電極との間の界面ではなく第2タイプデバイスの誘電性層とゲート電極との間の界面に埋め込まれたスピーシーズを備える、2つの仕事関数半導体デバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US87963507P | 2007-01-10 | 2007-01-10 | |
EP07011442A EP1944801A1 (en) | 2007-01-10 | 2007-06-12 | Methods for manufacturing a CMOS device with dual work function |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008211182A true JP2008211182A (ja) | 2008-09-11 |
Family
ID=38445826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008002367A Pending JP2008211182A (ja) | 2007-01-10 | 2008-01-09 | 2つの仕事関数を備えたcmosデバイスの製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20080191286A1 (ja) |
EP (1) | EP1944801A1 (ja) |
JP (1) | JP2008211182A (ja) |
CN (1) | CN101221922A (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100033333A (ko) * | 2008-09-19 | 2010-03-29 | 삼성전자주식회사 | 반도체 소자 및 그 형성 방법 |
JP2010103386A (ja) * | 2008-10-27 | 2010-05-06 | Renesas Technology Corp | 半導体装置およびその製造方法 |
WO2010055603A1 (ja) * | 2008-11-12 | 2010-05-20 | パナソニック株式会社 | 半導体装置及びその製造方法 |
JP2010129880A (ja) * | 2008-11-28 | 2010-06-10 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2010157641A (ja) * | 2008-12-29 | 2010-07-15 | Renesas Technology Corp | 半導体装置およびその製造方法 |
WO2010095186A1 (ja) * | 2009-02-23 | 2010-08-26 | パナソニック株式会社 | 半導体装置及びその製造方法 |
JP2010226037A (ja) * | 2009-03-25 | 2010-10-07 | Toshiba Corp | 半導体装置 |
JP2011009373A (ja) * | 2009-06-24 | 2011-01-13 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
JP2011009321A (ja) * | 2009-06-24 | 2011-01-13 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
JP2011009541A (ja) * | 2009-06-26 | 2011-01-13 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
JP2011014614A (ja) * | 2009-06-30 | 2011-01-20 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
WO2011007470A1 (ja) * | 2009-07-17 | 2011-01-20 | パナソニック株式会社 | 半導体装置およびその製造方法 |
WO2011021316A1 (ja) * | 2009-08-21 | 2011-02-24 | パナソニック株式会社 | 半導体装置及びその製造方法 |
WO2011077536A1 (ja) * | 2009-12-24 | 2011-06-30 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2013239734A (ja) * | 2013-07-24 | 2013-11-28 | Renesas Electronics Corp | 半導体装置の製造方法 |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8178902B2 (en) | 2004-06-17 | 2012-05-15 | Infineon Technologies Ag | CMOS transistor with dual high-k gate dielectric and method of manufacture thereof |
US8399934B2 (en) | 2004-12-20 | 2013-03-19 | Infineon Technologies Ag | Transistor device |
EP1944794A1 (en) * | 2007-01-10 | 2008-07-16 | Interuniversitair Microelektronica Centrum (IMEC) | A method for controlled formation of a gate dielectric stack |
ATE499704T1 (de) * | 2007-06-25 | 2011-03-15 | Imec | Halbleiterbauelement mit gate-elektroden mit unterschiedlicher austrittsarbeit und seine herstellungsmethode |
US8236475B2 (en) * | 2008-05-19 | 2012-08-07 | Advanced Micro Devices, Inc. | Methods for removing a photoresist from a metal-comprising material |
US8445947B2 (en) * | 2008-07-04 | 2013-05-21 | Stmicroelectronics (Rousset) Sas | Electronic circuit having a diode-connected MOS transistor with an improved efficiency |
US7791149B2 (en) * | 2008-07-10 | 2010-09-07 | Qimonda Ag | Integrated circuit including a dielectric layer |
US8753936B2 (en) * | 2008-08-12 | 2014-06-17 | International Business Machines Corporation | Changing effective work function using ion implantation during dual work function metal gate integration |
US8349680B2 (en) * | 2008-08-21 | 2013-01-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | High-k metal gate CMOS patterning method |
US8679962B2 (en) * | 2008-08-21 | 2014-03-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit metal gate structure and method of fabrication |
US20100102393A1 (en) * | 2008-10-29 | 2010-04-29 | Chartered Semiconductor Manufacturing, Ltd. | Metal gate transistors |
JP5592083B2 (ja) * | 2009-06-12 | 2014-09-17 | アイメック | 基板処理方法およびそれを用いた半導体装置の製造方法 |
US8766370B2 (en) * | 2009-10-22 | 2014-07-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Single metal dual dielectric CMOS device |
CN102074469B (zh) * | 2009-11-25 | 2012-04-11 | 中国科学院微电子研究所 | 一种用于pmos器件的金属栅功函数的调节方法 |
US8298927B2 (en) * | 2010-05-19 | 2012-10-30 | Institute of Microelectronics, Chinese Academy of Sciences | Method of adjusting metal gate work function of NMOS device |
JP5449026B2 (ja) * | 2010-05-24 | 2014-03-19 | パナソニック株式会社 | 半導体装置及びその製造方法 |
US8581351B2 (en) | 2011-01-14 | 2013-11-12 | International Business Machines Corporation | Replacement gate with reduced gate leakage current |
US8860143B2 (en) | 2011-05-16 | 2014-10-14 | Tsinghua University | High-K gate dielectric with work function adjustment metal layer |
CN102201435B (zh) * | 2011-05-16 | 2016-08-03 | 清华大学 | 半导体结构及其制造方法 |
CN103066019B (zh) * | 2011-10-19 | 2015-07-08 | 中芯国际集成电路制造(上海)有限公司 | Cmos晶体管及制作方法、nmos晶体管及制作方法 |
CN103066020B (zh) * | 2011-10-19 | 2015-03-11 | 中芯国际集成电路制造(上海)有限公司 | Cmos晶体管及制作方法、pmos晶体管及制作方法 |
US9087687B2 (en) * | 2011-12-23 | 2015-07-21 | International Business Machines Corporation | Thin heterostructure channel device |
US9105577B2 (en) | 2012-02-16 | 2015-08-11 | International Business Machines Corporation | MOSFET with work function adjusted metal backgate |
US8987080B2 (en) * | 2012-04-26 | 2015-03-24 | Applied Materials, Inc. | Methods for manufacturing metal gates |
US8815738B2 (en) * | 2012-07-10 | 2014-08-26 | United Microelectronics Corp. | Salicide process |
CN102796526A (zh) * | 2012-08-02 | 2012-11-28 | 中国电子科技集团公司第四十六研究所 | 一种腐蚀磷化铟单晶片的腐蚀液及腐蚀方法 |
US9064900B2 (en) * | 2013-07-08 | 2015-06-23 | Globalfoundries Inc. | FinFET method comprising high-K dielectric |
CN116779615B (zh) * | 2023-08-23 | 2023-11-07 | 合肥晶合集成电路股份有限公司 | 一种集成半导体器件及其制作方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003282875A (ja) * | 2002-03-27 | 2003-10-03 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
JP2003309188A (ja) * | 2002-04-15 | 2003-10-31 | Nec Corp | 半導体装置およびその製造方法 |
JP2004228180A (ja) * | 2003-01-21 | 2004-08-12 | Toshiba Corp | 相補型電界効果トランジスタ及びその製造方法 |
JP2005093815A (ja) * | 2003-09-18 | 2005-04-07 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
JP2005252192A (ja) * | 2004-03-08 | 2005-09-15 | Rohm Co Ltd | 相補型半導体装置の製造方法 |
WO2005122286A2 (en) * | 2004-06-04 | 2005-12-22 | International Business Machines Corporation | Selective implementation of barrier layers to achieve threshold voltage control in cmos device fabrication with high k dielectrics |
JP2006108439A (ja) * | 2004-10-06 | 2006-04-20 | Samsung Electronics Co Ltd | 半導体装置 |
JP2006222385A (ja) * | 2005-02-14 | 2006-08-24 | Toshiba Corp | Cmos半導体装置 |
JP2006344713A (ja) * | 2005-06-08 | 2006-12-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1167064A (ja) * | 1997-08-08 | 1999-03-09 | Pioneer Electron Corp | 電子放出素子及びこれを用いた表示装置 |
JP4895430B2 (ja) * | 2001-03-22 | 2012-03-14 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
JP3790242B2 (ja) * | 2003-09-26 | 2006-06-28 | 株式会社東芝 | 半導体装置及びその製造方法 |
TWI306625B (en) * | 2004-02-11 | 2009-02-21 | Sez Ag | Method for selective etching |
US20050224897A1 (en) * | 2004-03-26 | 2005-10-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | High-K gate dielectric stack with buffer layer to improve threshold voltage characteristics |
JP4058022B2 (ja) * | 2004-05-25 | 2008-03-05 | 株式会社東芝 | 半導体装置の製造方法 |
US7592678B2 (en) * | 2004-06-17 | 2009-09-22 | Infineon Technologies Ag | CMOS transistors with dual high-k gate dielectric and methods of manufacture thereof |
US7279756B2 (en) * | 2004-07-21 | 2007-10-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with high-k gate dielectric and quasi-metal gate, and method of forming thereof |
US7611943B2 (en) * | 2004-10-20 | 2009-11-03 | Texas Instruments Incorporated | Transistors, integrated circuits, systems, and processes of manufacture with improved work function modulation |
US7297588B2 (en) * | 2005-01-28 | 2007-11-20 | Freescale Semiconductor, Inc. | Electronic device comprising a gate electrode including a metal-containing layer having one or more impurities and a process for forming the same |
US7569466B2 (en) * | 2005-12-16 | 2009-08-04 | International Business Machines Corporation | Dual metal gate self-aligned integration |
JP4282691B2 (ja) * | 2006-06-07 | 2009-06-24 | 株式会社東芝 | 半導体装置 |
US20080057636A1 (en) * | 2006-08-31 | 2008-03-06 | Richard Lindsay | Strained semiconductor device and method of making same |
US7807522B2 (en) * | 2006-12-28 | 2010-10-05 | Texas Instruments Incorporated | Lanthanide series metal implant to control work function of metal gate electrodes |
-
2007
- 2007-06-12 EP EP07011442A patent/EP1944801A1/en not_active Withdrawn
-
2008
- 2008-01-09 JP JP2008002367A patent/JP2008211182A/ja active Pending
- 2008-01-10 CN CNA2008100031292A patent/CN101221922A/zh active Pending
- 2008-01-10 US US11/972,601 patent/US20080191286A1/en not_active Abandoned
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003282875A (ja) * | 2002-03-27 | 2003-10-03 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
JP2003309188A (ja) * | 2002-04-15 | 2003-10-31 | Nec Corp | 半導体装置およびその製造方法 |
JP2004228180A (ja) * | 2003-01-21 | 2004-08-12 | Toshiba Corp | 相補型電界効果トランジスタ及びその製造方法 |
JP2005093815A (ja) * | 2003-09-18 | 2005-04-07 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
JP2005252192A (ja) * | 2004-03-08 | 2005-09-15 | Rohm Co Ltd | 相補型半導体装置の製造方法 |
WO2005122286A2 (en) * | 2004-06-04 | 2005-12-22 | International Business Machines Corporation | Selective implementation of barrier layers to achieve threshold voltage control in cmos device fabrication with high k dielectrics |
JP2006108439A (ja) * | 2004-10-06 | 2006-04-20 | Samsung Electronics Co Ltd | 半導体装置 |
JP2006222385A (ja) * | 2005-02-14 | 2006-08-24 | Toshiba Corp | Cmos半導体装置 |
JP2006344713A (ja) * | 2005-06-08 | 2006-12-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100033333A (ko) * | 2008-09-19 | 2010-03-29 | 삼성전자주식회사 | 반도체 소자 및 그 형성 방법 |
KR101591944B1 (ko) * | 2008-09-19 | 2016-02-11 | 삼성전자주식회사 | 반도체 소자 및 그 형성 방법 |
JP2010103386A (ja) * | 2008-10-27 | 2010-05-06 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP4647682B2 (ja) * | 2008-11-12 | 2011-03-09 | パナソニック株式会社 | 半導体装置及びその製造方法 |
WO2010055603A1 (ja) * | 2008-11-12 | 2010-05-20 | パナソニック株式会社 | 半導体装置及びその製造方法 |
JP2010118443A (ja) * | 2008-11-12 | 2010-05-27 | Panasonic Corp | 半導体装置及びその製造方法 |
US8476714B2 (en) | 2008-11-12 | 2013-07-02 | Panasonic Corporation | Semiconductor device |
JP2010129880A (ja) * | 2008-11-28 | 2010-06-10 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2010157641A (ja) * | 2008-12-29 | 2010-07-15 | Renesas Technology Corp | 半導体装置およびその製造方法 |
WO2010095186A1 (ja) * | 2009-02-23 | 2010-08-26 | パナソニック株式会社 | 半導体装置及びその製造方法 |
JP2010226037A (ja) * | 2009-03-25 | 2010-10-07 | Toshiba Corp | 半導体装置 |
JP2011009373A (ja) * | 2009-06-24 | 2011-01-13 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
JP2011009321A (ja) * | 2009-06-24 | 2011-01-13 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
JP2011009541A (ja) * | 2009-06-26 | 2011-01-13 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
JP2011014614A (ja) * | 2009-06-30 | 2011-01-20 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
WO2011007470A1 (ja) * | 2009-07-17 | 2011-01-20 | パナソニック株式会社 | 半導体装置およびその製造方法 |
JP2011044580A (ja) * | 2009-08-21 | 2011-03-03 | Panasonic Corp | 半導体装置及びその製造方法 |
WO2011021316A1 (ja) * | 2009-08-21 | 2011-02-24 | パナソニック株式会社 | 半導体装置及びその製造方法 |
WO2011077536A1 (ja) * | 2009-12-24 | 2011-06-30 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US8552507B2 (en) | 2009-12-24 | 2013-10-08 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
JP5368584B2 (ja) * | 2009-12-24 | 2013-12-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2013239734A (ja) * | 2013-07-24 | 2013-11-28 | Renesas Electronics Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20080191286A1 (en) | 2008-08-14 |
EP1944801A1 (en) | 2008-07-16 |
CN101221922A (zh) | 2008-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008211182A (ja) | 2つの仕事関数を備えたcmosデバイスの製造方法 | |
US8993452B2 (en) | Method of patterning a metal gate of semiconductor device | |
US7977181B2 (en) | Method for gate height control in a gate last process | |
US8093116B2 (en) | Method for N/P patterning in a gate last process | |
JP4719161B2 (ja) | トランジスタの製造方法 | |
JP5592083B2 (ja) | 基板処理方法およびそれを用いた半導体装置の製造方法 | |
US7776757B2 (en) | Method of fabricating high-k metal gate devices | |
US20090134466A1 (en) | Dual work function semiconductor device and method for manufacturing the same | |
US9881921B2 (en) | Fabricating a dual gate stack of a CMOS structure | |
US20080096383A1 (en) | Method of manufacturing a semiconductor device with multiple dielectrics | |
US20060211195A1 (en) | Transistor device and methods of manufacture thereof | |
US8530302B2 (en) | Method for manufacturing CMOS FET | |
TWI416595B (zh) | 製造半導體裝置的方法 | |
JP2007243003A (ja) | 半導体装置の製造方法 | |
WO2007009846A1 (en) | Cmos transistors with dual high-k gate dielectric and methods of manufacture thereof | |
US20100112811A1 (en) | Method for patterning a metal gate | |
US20100015804A1 (en) | Methods for removing a metal-comprising material from a semiconductor substrate | |
WO2014082334A1 (zh) | 半导体器件的制造方法 | |
US7785957B2 (en) | Post metal gate VT adjust etch clean | |
CN101789367A (zh) | 半导体元件的制法 | |
JP2007036116A (ja) | 半導体装置の製造方法 | |
JP2009111355A (ja) | Mosfetデバイスおよびその製造方法 | |
US7498271B1 (en) | Nitrogen based plasma process for metal gate MOS device | |
US20110006378A1 (en) | Semiconductor Manufacturing Method Using Maskless Capping Layer Removal | |
CN108258028B (zh) | 半导体结构及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100727 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120605 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120605 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120918 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121121 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121127 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130416 |