JP2011009373A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP2011009373A JP2011009373A JP2009150113A JP2009150113A JP2011009373A JP 2011009373 A JP2011009373 A JP 2011009373A JP 2009150113 A JP2009150113 A JP 2009150113A JP 2009150113 A JP2009150113 A JP 2009150113A JP 2011009373 A JP2011009373 A JP 2011009373A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- channel mosfet
- semiconductor device
- conductivity type
- type channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
Abstract
【解決手段】半導体装置1は、半導体基板10にゲート絶縁膜を形成し、NチャネルMOSFET形成領域に形成されたゲート絶縁膜に開口部を有し、かつゲート絶縁膜を覆うマスクを形成し、NチャネルMOSFET形成領域に位置するゲート絶縁膜上、およびPチャネルMOSFET形成領域に形成されたマスク上に第1の金属層を形成し、NチャネルMOSFET形成領域に形成されたゲート絶縁膜中に第1の金属層を形成する金属を熱処理により拡散させること、により製造される。
【選択図】図1
Description
また、特許文献2には、SiO2からなるゲート絶縁膜を有するMOSFETにおいて、SiO2ゲート絶縁膜の表面からLa等の金属元素を熱拡散させる技術が開示されている。これにより、SiO2ゲート絶縁膜の表面で金属元素濃度が最も高く、ゲート絶縁膜の深さが深くなるにつれ金属元素濃度は低下し、ゲート絶縁膜の表面から一定の深さで金属元素濃度が概ねゼロとなるゲート絶縁膜構造が製造される。
10 半導体基板
12 素子分離用絶縁膜(STI)
14 Pウエル
15 Nウエル
16 界面絶縁膜
18 高誘電率膜
20 シリコン酸化膜(ハードマスク)
22 レジストマスク
24 La膜
25 ゲート絶縁膜
26 高誘電率膜
27 ゲート絶縁膜
28 金属ゲート電極
30 シリコン電極
32 ハードマスク
34 レジストマスク
36 オフセットスペーサー
38 レジストマスク
40 NMOSFETのエクステンション領域
42 レジストマスク
44 PMOSFETのエクステンション領域
46 サイドウォールスペーサー
48 レジストマスク
50 NMOFFETのDeep SD領域
52 シリコン電極
54 レジストマスク
56 PMOSFETのDeep SD領域
58 シリコン電極
60 シリサイド層
62 シリサイド層
63 ゲート電極
64 シリサイド層
66 シリサイド層
67 ゲート電極
68 コンタクトエッチングストッパー膜
70 層間膜
72 コンタクト
Claims (16)
- 半導体基板上に第1導電型チャネルMOSFETと第2導電型チャネルMOSFETを備える半導体装置の製造方法であって、
前記半導体基板の第1導電型チャネルMOSFET形成領域および第2導電型チャネルMOSFET形成領域にゲート絶縁膜を形成する工程と、
前記第1導電型チャネルMOSFET形成領域に形成された前記ゲート絶縁膜の上に開口部を有し、かつ、前記第2導電型チャネルMOSFET形成領域に形成された前記ゲート絶縁膜を覆うマスクを形成する工程と、
前記第1導電型チャネルMOSFET形成領域に位置する前記ゲート絶縁膜上、および第2導電型チャネルMOSFET形成領域に形成された前記マスク上に第1の金属層を形成する工程と、
前記第1導電型チャネルMOSFET形成領域に形成された前記ゲート絶縁膜中に、前記第1の金属層を形成する金属を熱処理により拡散させる工程と、
を含む、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記ゲート絶縁膜を形成する工程は、
第1の絶縁膜を形成する工程と、
前記第1の絶縁膜よりも誘電率の高い第2の絶縁膜を形成する工程と、
からなる半導体装置の製造方法。 - 請求項1または2に記載の半導体装置の製造方法において、
前記第1導電型チャネルMOSFET形成領域および前記第2導電型チャネルMOSFET形成領域から、余剰の前記第1の金属層を除去する工程と、
前記第2導電型チャネルMOSFET形成領域から前記マスクを除去する工程と、
をさらに含む、半導体装置の製造方法。 - 請求項3に記載の半導体装置の製造方法において、
前記半導体基板の前記第1導電型チャネルMOSFET形成領域および前記第2導電型チャネルMOSFET形成領域における前記ゲート絶縁膜上に、第1の金属層と異なる金属からなる第2の金属層を形成する工程と、
前記第2の金属層上に、シリコン層を形成する工程と、
をさらに含む、半導体装置の製造方法。 - 請求項1乃至4いずれかに記載の半導体装置の製造方法において、
前記マスクは、SiO2、シリコン窒化膜、及びアモルファスカーボンからなる群から選択される少なくとも一つである半導体装置の製造方法。 - 請求項1乃至5に記載の半導体装置の製造方法において、
前記マスクを形成する工程は、
前記第1導電型チャネルMOSFET形成領域および前記第2導電型チャネルMOSFET形成領域における前記ゲート絶縁膜上全面に、前記マスクの構成材料からなる膜を形成する工程と、
前記膜の全面を覆うレジストを形成する工程と、
前記第1導電型チャネルMOSFET形成領域における前記レジストに開口部を形成し、前記膜を露出する工程と、
前記レジストの開口部から露出した前記膜を除去し、前記第1導電型チャネルMOSFET形成領域の前記ゲート絶縁膜を露出する工程と、
前記レジストをウエット処理により除去する工程と、
を含む半導体装置の製造方法。 - 請求項1乃至6いずれかに記載の半導体装置の製造方法において、
前記ゲート絶縁膜を形成する工程の前に、
前記半導体基板の前記第1導電型チャネルMOSFET形成領域および前記第2導電型チャネルMOSFET形成領域にシリコン酸窒化膜を形成する工程を含む、半導体装置の製造方法。 - 請求項1乃至7いずれかに記載の半導体装置の製造方法において、
前記第1導電型チャネルMOSFETはNチャネルMOSFETであり、
前記第2導電型チャネルMOSFETはPチャネルMOSFETであり、
前記第1の金属膜は、La、Dy、La2O3、及びDy2O3からなる群から選択される少なくとも一つである半導体装置の製造方法。 - 請求項1乃至8いずれかに記載の半導体装置の製造方法において、
前記ゲート絶縁膜は、HfO2またはZrO2である半導体装置の製造方法。 - 請求項1乃至9いずれかに記載の半導体装置の製造方法において、
前記第2の金属層は、TiN、W、TaN、TaSiN、Ru、TiAl、及びAlからなる群から選択される少なくとも一つである半導体装置の製造方法。 - 半導体基板上に第1導電型チャネルMOSFETと第2導電型チャネルMOSFETを備える半導体装置であって、
前記第1導電型チャネルMOSFETは、
前記半導体基板の上に第1の金属を含有する第1のゲート絶縁膜と、
前記第1のゲート絶縁膜の上に設けられた第2の金属からなる金属ゲート電極と、を備え、
前記第1のゲート絶縁膜中における前記第1の金属の濃度は、前記第1のゲート絶縁膜と前記第2の金属からなる金属ゲート電極との界面から前記半導体基板に向かって減少し、かつ前記第1のゲート絶縁膜中に極大値を持つプロファイルを有し、
前記第2導電型チャネルMOSFETは、
前記半導体基板の上に形成された第2のゲート絶縁膜と、
前記ゲート絶縁膜の上に設けられた第2の金属からなる金属ゲート電極と、を備える半導体装置。 - 請求項11に記載の半導体装置において、
前記第1導電型チャネルMOSFETにおける前記第1のゲート絶縁膜は、
前記半導体基板上に設けられた第1の絶縁膜と、
前記第1の絶縁膜上に設けられ前記第1の絶縁膜よりも誘電率の高い第2の絶縁膜と、からなり、
前記第1の金属の濃度は、前記第2の絶縁膜中において、前記第2の絶縁膜と前記金属ゲート電極との界面から前記第1の絶縁膜に向かって減少し、前記第2の絶縁膜と前記第1の絶縁膜との界面において上昇して極大値を形成するプロファイルを有する、半導体装置。 - 請求項11または12に記載の半導体装置において、
前記第2導電型チャネルMOSFETにおける前記第2のゲート絶縁膜は、
前記半導体基板上に設けられた第1の絶縁膜と、
前記第1の絶縁膜上に設けられ前記第1の絶縁膜よりも誘電率の高い第2の絶縁膜と、からなり、かつ前記第1の金属を含まないことを特徴とする半導体装置。 - 請求項11乃至13いずれかに記載の半導体装置において、
前記第1導電型チャネルMOSFETはNチャネルMOSFETであり、
前記第2導電型チャネルMOSFETはPチャネルMOSFETであり、
前記第1の金属は、La、Dy、La2O3、及びDy2O3からなる群から選択される少なくとも一つである半導体装置。 - 請求項11乃至14いずれかに記載の半導体装置において、
前記第1および第2のゲート絶縁膜は、HfO2またはZrO2である半導体装置。 - 請求項11乃至15いずれかに記載の半導体装置において、
前記第2の金属は、TiN、W、TaN、TaSiN、Ru、TiAl、及びAlからなる群から選択される少なくとも一つである半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009150113A JP5372617B2 (ja) | 2009-06-24 | 2009-06-24 | 半導体装置の製造方法 |
US12/789,558 US8283223B2 (en) | 2009-06-24 | 2010-05-28 | Method of manufacturing semiconductor device and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009150113A JP5372617B2 (ja) | 2009-06-24 | 2009-06-24 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013171175A Division JP5579313B2 (ja) | 2013-08-21 | 2013-08-21 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011009373A true JP2011009373A (ja) | 2011-01-13 |
JP2011009373A5 JP2011009373A5 (ja) | 2012-06-07 |
JP5372617B2 JP5372617B2 (ja) | 2013-12-18 |
Family
ID=43379742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009150113A Expired - Fee Related JP5372617B2 (ja) | 2009-06-24 | 2009-06-24 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8283223B2 (ja) |
JP (1) | JP5372617B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012141122A1 (ja) * | 2011-04-14 | 2012-10-18 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置および半導体集積回路装置の製造方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120205727A1 (en) * | 2011-02-11 | 2012-08-16 | International Business Machines Corporation | Semiconductor device including multiple metal semiconductor alloy region and a gate structure covered by a continuous encapsulating layer |
US8574990B2 (en) * | 2011-02-24 | 2013-11-05 | United Microelectronics Corp. | Method of manufacturing semiconductor device having metal gate |
US8883586B2 (en) * | 2011-04-04 | 2014-11-11 | Globalfoundries Inc. | Mol insitu Pt rework sequence |
US8673758B2 (en) * | 2011-06-16 | 2014-03-18 | United Microelectronics Corp. | Structure of metal gate and fabrication method thereof |
US20130277766A1 (en) * | 2012-04-23 | 2013-10-24 | Globalfoundries Inc. | Multiple high-k metal gate stacks in a field effect transistor |
EP2717308A1 (en) * | 2012-10-08 | 2014-04-09 | Imec | A method for manufacturing a dual work function semiconductor device |
CN104952734B (zh) * | 2015-07-16 | 2020-01-24 | 矽力杰半导体技术(杭州)有限公司 | 半导体结构及其制造方法 |
US10181427B2 (en) | 2017-02-06 | 2019-01-15 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods for fabricating the same |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007165872A (ja) * | 2005-12-16 | 2007-06-28 | Internatl Business Mach Corp <Ibm> | 二重金属ゲートを含む半導体構造及びその製造方法(二重金属ゲートの自己整合集積化) |
JP2007329237A (ja) * | 2006-06-07 | 2007-12-20 | Toshiba Corp | 半導体装置 |
JP2008211182A (ja) * | 2007-01-10 | 2008-09-11 | Interuniv Micro Electronica Centrum Vzw | 2つの仕事関数を備えたcmosデバイスの製造方法 |
WO2009072421A1 (ja) * | 2007-12-03 | 2009-06-11 | Renesas Technology Corp. | Cmos半導体装置およびその製造方法 |
JP2009194352A (ja) * | 2008-01-17 | 2009-08-27 | Toshiba Corp | 半導体装置の製造方法 |
JP2010103130A (ja) * | 2008-10-21 | 2010-05-06 | Panasonic Corp | 半導体装置及びその製造方法 |
JP2010135735A (ja) * | 2008-07-01 | 2010-06-17 | Panasonic Corp | 半導体装置及びその製造方法 |
JP2010177265A (ja) * | 2009-01-27 | 2010-08-12 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4239015B2 (ja) | 2002-07-16 | 2009-03-18 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2008053283A (ja) | 2006-08-22 | 2008-03-06 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
US7799669B2 (en) * | 2007-04-27 | 2010-09-21 | Texas Instruments Incorporated | Method of forming a high-k gate dielectric layer |
-
2009
- 2009-06-24 JP JP2009150113A patent/JP5372617B2/ja not_active Expired - Fee Related
-
2010
- 2010-05-28 US US12/789,558 patent/US8283223B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007165872A (ja) * | 2005-12-16 | 2007-06-28 | Internatl Business Mach Corp <Ibm> | 二重金属ゲートを含む半導体構造及びその製造方法(二重金属ゲートの自己整合集積化) |
JP2007329237A (ja) * | 2006-06-07 | 2007-12-20 | Toshiba Corp | 半導体装置 |
JP2008211182A (ja) * | 2007-01-10 | 2008-09-11 | Interuniv Micro Electronica Centrum Vzw | 2つの仕事関数を備えたcmosデバイスの製造方法 |
WO2009072421A1 (ja) * | 2007-12-03 | 2009-06-11 | Renesas Technology Corp. | Cmos半導体装置およびその製造方法 |
JP2009194352A (ja) * | 2008-01-17 | 2009-08-27 | Toshiba Corp | 半導体装置の製造方法 |
JP2010135735A (ja) * | 2008-07-01 | 2010-06-17 | Panasonic Corp | 半導体装置及びその製造方法 |
JP2010103130A (ja) * | 2008-10-21 | 2010-05-06 | Panasonic Corp | 半導体装置及びその製造方法 |
JP2010177265A (ja) * | 2009-01-27 | 2010-08-12 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012141122A1 (ja) * | 2011-04-14 | 2012-10-18 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置および半導体集積回路装置の製造方法 |
JP5684371B2 (ja) * | 2011-04-14 | 2015-03-11 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
US9287259B2 (en) | 2011-04-14 | 2016-03-15 | Renesas Electronics Corporation | Semiconductor integrated circuit device and method for manufacturing semiconductor integrated circuit device |
Also Published As
Publication number | Publication date |
---|---|
US8283223B2 (en) | 2012-10-09 |
US20100327365A1 (en) | 2010-12-30 |
JP5372617B2 (ja) | 2013-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5372617B2 (ja) | 半導体装置の製造方法 | |
TWI450334B (zh) | 選擇性移除層體之方法 | |
US8525263B2 (en) | Programmable high-k/metal gate memory device | |
JP2007243003A (ja) | 半導体装置の製造方法 | |
US8390050B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2007335834A (ja) | 半導体装置およびその製造方法 | |
JP2007251030A (ja) | 半導体装置の製造方法および半導体装置 | |
JP4011024B2 (ja) | 半導体装置およびその製造方法 | |
WO2011036841A1 (ja) | 半導体装置及びその製造方法 | |
US20050285206A1 (en) | Semiconductor device and manufacturing method thereof | |
TWI818928B (zh) | 一種製作半導體元件的方法 | |
CN111211055B (zh) | 半导体结构及其形成方法 | |
JP2010129926A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5358286B2 (ja) | 半導体装置 | |
JP2005294799A (ja) | 半導体装置およびその製造方法 | |
JP5579313B2 (ja) | 半導体装置 | |
JP5194732B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2010123669A (ja) | 半導体装置およびその製造方法 | |
US20080258244A1 (en) | Semiconductor device | |
KR20050001430A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2011171737A (ja) | 半導体装置及びその製造方法 | |
JP4546054B2 (ja) | 半導体装置の製造方法 | |
JP2013008787A (ja) | 半導体装置およびその製造方法 | |
JP4145272B2 (ja) | 半導体装置の製造方法 | |
JP2010272597A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120424 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130530 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130716 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130821 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130918 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |