CN106571299B - Pmos晶体管及其形成方法 - Google Patents

Pmos晶体管及其形成方法 Download PDF

Info

Publication number
CN106571299B
CN106571299B CN201510654252.0A CN201510654252A CN106571299B CN 106571299 B CN106571299 B CN 106571299B CN 201510654252 A CN201510654252 A CN 201510654252A CN 106571299 B CN106571299 B CN 106571299B
Authority
CN
China
Prior art keywords
work function
function layer
pmos
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510654252.0A
Other languages
English (en)
Other versions
CN106571299A (zh
Inventor
徐建华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510654252.0A priority Critical patent/CN106571299B/zh
Publication of CN106571299A publication Critical patent/CN106571299A/zh
Application granted granted Critical
Publication of CN106571299B publication Critical patent/CN106571299B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种PMOS晶体管及其形成方法，本发明通过依次位于所述栅介质层上的第一PMOS功函数层和第二PMOS功函数层构成PMOS功函数，且第二PMOS功函数层的层密度大于所述第一PMOS功函数层的层密度。因此第二PMOS功函数层的阻挡能力比所述第一PMOS功函数层的阻挡能力强，所以所述第二PMOS功函数层能够有效的阻挡NMOS功函数层中金属离子的扩散，防止NMOS功函数层中金属离子影响PMOS功函数层的性能，进而改善所述形成PMOS晶体管的性能。此外，还可以通过改变所述第一PMOS功函数层和所述第二PMOS功函数层的厚度，实现对所述PMOS晶体管阈值电压的调节，降低了调节PMOS晶体管阈值电压的难度，降低了器件制造成本。

Description

PMOS晶体管及其形成方法
技术领域
本发明涉及半导体制造领域，特别涉及一种PMOS晶体管及其形成方法。
背景技术
集成电路制造工艺一直遵循着摩尔定律高速发展，CMOS器件的特征尺寸始终按照一定的比例不断的在缩小，采用高K材料的栅介质层取代传统的氧化物材料的栅介质层是集成电路发展的一个趋势。然而，在高K栅介质层上形成金属栅极时仍有许多问题亟待解决，其中一个就是功函数的匹配问题，因为功函数将直接影响器件的阈值电压(Vt)和晶体管的性能。因此功函数必须调整到CMOS器件的合适工作范围内。一般情况下，PMOS晶体管的功函数较高，而且难以调节。
现有技术中，通过在晶体管栅极结构中形成功函数层以实现所述晶体管阈值电压的调节，但是现有技术中所形成的晶体管具有性能不佳的问题。
发明内容
本发明解决的问题是提供一种PMOS晶体管及其形成方法，以改善所形成晶体管的性能。
为解决上述问题，本发明提供一种PMOS晶体管的形成方法，包括：
形成表面设置有栅介质层的基底；
形成PMOS功函数层，所述PMOS功函数层包括依次位于所述栅介质层上的第一PMOS功函数层和第二PMOS功函数层，所述第二PMOS功函数层的层密度大于所述第一PMOS功函数层的层密度；
形成覆盖所述PMOS功函数层的NMOS功函数层；
形成位于所述NMOS功函数层上的栅电极层。
可选的，形成第一PMOS功函数层的步骤中，所述第一PMOS功函数层的功函数在5eV到5.1eV范围内。
可选的，形成第一PMOS功函数层的步骤中，所述第一PMOS功函数层的厚度在3纳米到5纳米范围内。
可选的，形成第二PMOS功函数层的步骤中，所述第二PMOS功函数层的功函数在4.7eV到4.8eV范围内。
可选的，形成第二PMOS功函数层的步骤中，所述第二PMOS功函数层的厚度在1纳米到2纳米范围内。
可选的，所述在所述栅介质层上依次形成第一PMOS功函数层和第二PMOS功函数层的步骤中，所述第一PMOS功函数层的材料为氮化钛，且所述氮化钛中<200>方向占50％以上；所述第二PMOS功函数层的材料为氮化钛，且所述氮化钛中<111>方向占50％以上。
可选的，所述在所述栅介质层上依次形成第一PMOS功函数层和第二PMOS功函数层的步骤包括：采用原子层沉积的方式在所述栅介质层上依次形成第一PMOS功函数层和第二PMOS功函数层。
可选的，采用原子层沉积的方式形成所述第一PMOS功函数层的步骤包括：采用反应温度在400℃到550℃范围内的纯热原子层沉积形成所述第一PMOS功函数层。
可选的，形成所述第一PMOS功函数层的步骤中，反应腔的压强在0.5托到5托范围内，反应气体脉冲持续时间在100毫秒到200毫秒范围内。
可选的，采用原子层沉积的方式形成所述第二PMOS功函数层的步骤包括：采用反应温度在350℃到450℃范围内的原子层沉积的方式形成所述第二PMOS功函数层，反应腔的压强在5托到25托范围内，反应气体脉冲持续时间在300毫秒到600毫秒范围内。
可选的，形成所述第二PMOS功函数的步骤包括：采用等离子体增强原子层沉积的方式形成所述第二PMOS功函数层，所述等离子体功率在400瓦到800瓦范围内。
可选的，所述形成覆盖所述第二PMOS功函数层的NMOS功函数层的步骤中，所述NMOS功函数层的材料包括：钛铝合金、碳铝化钛或者碳铝化钽。
可选的，所述形成基底的步骤之后，形成第一PMOS功函数层的步骤之前，所述形成方法还包括：形成覆盖所述栅介质层的覆盖层。
可选的，形成NMOS功函数层的步骤之后，形成栅电极的步骤之前，所述形成方法还包括：形成覆盖所述NMOS功函数层的阻挡层。
相应的，本发明还提供一种PMOS晶体管，包括：
基底以及位于所述基底表面的栅极结构，所述栅极结构包括：依次位于所述基底表面的栅介质层、第一PMOS功函数层、第二PMOS功函数层、NMOS功函数层以及栅电极层，所述第二PMOS功函数层的层密度大于所述第一PMOS功函数层的层密度；
位于所述栅极结构两侧的源极和漏极。
可选的，所述第一PMOS功函数层的功函数在5eV到5.1eV范围内。
可选的，所述第一PMOS功函数层的厚度在3纳米到5纳米范围内。
可选的，所述第二PMOS功函数层的功函数在4.7eV到4.8eV范围内。
可选的，所述第二PMOS功函数层的厚度在1纳米到2纳米范围内。
可选的，所述第一PMOS功函数层的材料为氮化钛，且所述氮化钛中<200>方向占50％以上；所述第二PMOS功函数层的材料为氮化钛，且所述氮化钛中<111>方向占50％以上。
与现有技术相比，本发明的技术方案具有以下优点：
本发明通过依次位于所述栅介质层上的第一PMOS功函数层和第二PMOS功函数层构成PMOS功函数，且第二PMOS功函数层的层密度大于所述第一PMOS功函数层的层密度。因此第二PMOS功函数层的阻挡能力比所述第一PMOS功函数层的阻挡能力强，所以所述第二PMOS功函数层能够有效的阻挡NMOS功函数层中金属离子的扩散，防止NMOS功函数层中金属离子影响PMOS功函数层的性能，进而改善所述形成PMOS晶体管的性能。此外，还可以通过改变所述第一PMOS功函数层和所述第二PMOS功函数层的厚度，实现对所述PMOS晶体管阈值电压的调节，降低了调节PMOS晶体管阈值电压的难度，降低了器件制造成本。
本发明可选方案中，采用不同方向的氮化钛形成PMOS功函数和第二PMOS功函数层：采用<200>方向占50％以上的氮化钛形成所述第一PMOS功函数层，采用<111>方向占50％以上的氮化钛形成所述第二PMOS功函数层，并通过控制工艺参数控制所形成氮化钛的方向，简化了形成第一PMOS功函数层和第二PMOS功函数层的工艺流程，降低了形成第一PMOS功函数层和第二PMOS功函数层的工艺难度，降低了器件制造成本。
附图说明
图1是现有技术中一种PMOS晶体管栅极结构的结构示意图；
图2至图5是本发明所提供PMOS晶体管的形成方法一实施例各个步骤的结构示意图；
图6是本发明所提供PMOS晶体管一实施例的结构示意图。
具体实施方式
由背景技术可知，现有技术中的PMOS晶体管存在难以调节功函数的问题。现结合PMOS晶体管的结构分析其功函数难以调节的原因：
参考图1，示出了现有技术中一种PMOS晶体管栅极结构的结构示意图。
PMOS晶体管栅极结构包括依次位于衬底10表面的高K介质层20、覆盖层30、第一PMOS功函数层40、阻挡层60以及金属电极层70。其中，覆盖层30的材料可以为氮化钛(TiN)或者氮化钽(TaN)，第一PMOS功函数层40可以为氮化钛(TiN)，阻挡层60的材料可以为氮化钛(TiN)或者氮硅化钛(TiSiN)。
为了简化工艺流程，而且避免第一PMOS功函数层40在半导体工艺中受到损伤，现有技术中在形成第一PMOS功函数层40后，形成NMOS功函数层时，并不对对所述PMOS晶体管进行遮挡，因此在第一PMOS功函数层40与阻挡层60之间，PMOS晶体管栅极结构还包括NMOS功函数层50。所述NMOS功函数层50的材料包括钛铝合金(TiAl)、碳铝化钛(TiAlC)或者碳铝化钽(TaAlC)。因此NMOS功函数层50中的Al原子可能扩散至第一PMOS功函数层40内，从而影响所述第一PMOS功函数层40的性能，影响所形成PMOS晶体管的性能。
为解决所述技术问题，本发明提供一种PMOS晶体管的形成方法，包括：
形成表面设置有栅介质层的基底；形成PMOS功函数层，所述PMOS功函数层包括依次位于所述栅介质层上的第一PMOS功函数层和第二PMOS功函数层，所述第二PMOS功函数层的层密度大于所述第一PMOS功函数层的层密度；形成覆盖所述PMOS功函数层的NMOS功函数层；形成位于所述NMOS功函数层上的栅电极层。
本发明通过依次位于所述栅介质层上的第一PMOS功函数层和第二PMOS功函数层构成PMOS功函数，且第二PMOS功函数层的层密度大于所述第一PMOS功函数层的层密度。因此第二PMOS功函数层的阻挡能力比所述第一PMOS功函数层的阻挡能力强，所以所述第二PMOS功函数层能够有效的阻挡NMOS功函数层中金属离子的扩散，防止NMOS功函数层中金属离子影响PMOS功函数层的性能，进而改善所述形成PMOS晶体管的性能。此外，还可以通过改变所述第一PMOS功函数层和所述第二PMOS功函数层的厚度，实现对所述PMOS晶体管阈值电压的调节，降低了调节PMOS晶体管阈值电压调节难度，降低了器件制造成本。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参考图2至图5，示出本发明所提供PMOS晶体管的形成方法一实施例各个步骤的结构示意图。
参考图2，形成表面形成有栅介质层120的基底100。
具体的，所述基底100包括衬底110以及位于所述衬底110表面的栅介质层120。因此，形成所述基底100的步骤包括：提供衬底110；形成覆盖所述衬底110表面的栅介质层120。
所述衬底110是后续半导体工艺的工作平台。所述衬底110的材料选自单晶硅、多晶硅或者非晶硅；所述衬底110也可以选自硅、锗、砷化镓或硅锗化合物；所述衬底110还可以选自具有外延层或外延层上硅结构；所述衬底110还可以是其他半导体材料，本发明对此不做任何限制。本实施例中所述衬底110材料为硅。
所述栅介质层120的材料为高K材料，具体包括氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝等材料。
参考图3，形成PMOS功函数层300，所述PMOS功函数层300包括依次位于所述栅介质层120上的第一PMOS功函数层310和第二PMOS功函数层320，所述第二PMOS功函数层320的层密度大于所述第一PMOS功函数的层密度。
需要说明的是，为了防止第一PMOS功函数层310中的金属原子扩散至基底100内而影响栅介质层120的绝缘性和衬底110内沟道的性能，本实施例中，在形成所述基底100的步骤之后，形成第一PMOS功函数层310的步骤之前，所述形成方法还包括形成覆盖所述栅介质层的覆盖层200。
具体的，所述覆盖层200的材料包括氮化钛或者氮化钽，可以通过化学气相沉积、物理气相沉积或者原子层沉积的方式形成所述覆盖层200。
所述PMOS功函数层300用于调节所形成PMOS晶体管的功函数，以调节所形成的PMOS晶体管的阈值电压。具体的，所述PMOS功函数层300包括依次位于栅介质层120上的所述第一PMOS功函数层310和所述第二PMOS功函数层320。
本实施例中，所述第一PMOS功函数层310的功函数在5eV到5.1eV范围内；所述第二PMOS功函数层320的功函数在4.7eV到4.8eV范围内。因此可以通过调节所述第一PMOS功函数层310和所述第二PMOS功函数层320的厚度实现对所述PMOS晶体管阈值电压的调节，从而降低了所述PMOS晶体管阈值电压调节的难度，降低了形成所述PMOS晶体管的成本。
具体的，如果所述第一PMOS功函数层310的厚度过小，难以实现调剂PMOS晶体管阈值电压的功能；如果所述第一PMOS功函数层310的厚度过大，则容易出现材料浪费或者提高工艺难度，本实施例中，所述第一PMOS功函数层310的为氮化钛，厚度在3纳米到5纳米范围内。
此外，所述第二PMOS功函数层320的层密度大于所述第一PMOS功函数层310的层密度，因此第二PMOS功函数层320的阻挡能力比所述第一PMOS功函数层310的阻挡能力强，所以所述第二PMOS功函数层320能够有效的阻挡后续形成的NMOS功函数层中金属离子的扩散，防止金属离子影响PMOS功函数层的性能，进而改善所述形成PMOS晶体管的性能。
因此，如果所述第二PMOS功函数层320的厚度过小，难以实现阻挡金属离子扩散的功能；如果所述第二PMOS功函数层320的厚度过大，则容易出现材料浪费或者提高工艺难度，本实施例中，所述第二PMOS功函数层320的厚度在1纳米到2纳米范围内。
为了简化工艺步骤，降低工艺难度，本实施例中，所述第一PMOS功函数层310和所述第二PMOS功函数层320的材料均为氮化钛。氮化钛的晶体结构会显著影响氮化钛膜层的功函数大小，从而影响氮化钛膜层的功能：<200>方向的氮化钛膜层具有较高的功函数，因此<200>方向的氮化钛膜层更适宜于用作功函数层；<111>方向的氮化钛膜层具有较高的原子密度，因此具有更好的阻挡功能，更适宜于用作阻挡层。
所以，本实施例中，所述第一PMOS功函数层310的材料为氮化钛，且所述氮化钛中<200>方向占50％以上，以使所述第一PMOS功函数层310能够起到功函数调节的作用；所述第二PMOS功函数层320的材料为氮化钛，且所述氮化钛中<111>方向占50％以上，以使所述第二PMOS功函数层320具有较强的离子扩散阻挡功能，能够起到阻挡后续膜层离子扩散的功能。
为了形成不同方向的氮化钛层，也为了更好的控制不同方向氮化钛层的厚度，本实施例中，所述在所述栅介质层120上依次形成第一PMOS功函数层310和第二PMOS功函数层320的步骤包括：采用原子层沉积的方式在所述栅介质层120上依次形成第一PMOS功函数层310和第二PMOS功函数层320。
较低反应腔压强、较短反应气体脉冲持续时间的纯热原子层沉积工艺所形成的氮化钛膜层中，<200>方向的氮化钛所占的比例较大；另一方面，较高反应腔压强、较长反应气体脉冲持续时间的等离子体增强原子层沉积工艺所属形成的氮化钛膜层中，<111>方向的氮化钛所占的比例较大。
具体的，本实施例中，采用反应温度在400℃到550℃范围内的纯热原子层沉积的方式形成所述第一PMOS功函数层310。具体的，在形成所述第一PMOS功函数层310的过程中，反应腔的压强在0.5托到5托范围内，反应气体脉冲持续时间在100毫秒到200毫秒范围内，以使所形成的第一PMOS功函数层310中<200>方向的氮化钛能够达到50％以上。
相应的，本实施例中，采用反应温度在350℃到450℃范围内的原子层沉积的方式形成所述第二PMOS功函数层320。具体的，在形成所述第二PMOS功函数层320的过程中，反应腔的压强5托到25托范围内，且反应气体脉冲持续时间在300毫秒到600毫秒范围内，以使所形成的第二PMOS功函数层320中<111>方向的氮化钛能够达到50％以上。
此外，等离子体增强原子层沉积的方式也有助于<111>方向的氮化钛的形成。具体的，本实施例中，形成所述第二PMOS功函数320的步骤还包括：采用等离子体增强原子层沉积的方式形成所述第二PMOS功函数层320，所述等离子体功率在400瓦到800瓦范围内。
需要说明的是，所述第一PMOS功函数层310和所述第二PMOS功函数层320的均包括有<111>方向、<200>方向以及<220>方向的氮化钛，但是通过控制原子层沉积工艺的具体参数，能够控制不同方向的氮化钛在所述第一PMOS功函数层310和所述第二PMOS功函数层320中所占的比例，从而形成具有不同功函数值的氮化钛膜层，以实现不同的功能。
参考图4，形成覆盖所述第二PMOS功函数层320的NMOS功函数层400。
为了避免增加工艺流程，也为了避免去除工艺损伤PMOS功函数层300而影响所形成PMOS晶体管的性能，在形成其他区域内的NMOS功函数层40时，并不遮挡PMOS晶体管的区域，因此在第二PMOS功函数层320上覆盖有NMOS功函数层400。
具体的，所述NMOS功函数层400材料包括：钛铝合金(TiAl)、碳铝化钛(TiAlC)或者碳铝化钽(TaAlC)，可以通过化学气相沉积、物理气相沉积，或者离子注入的方式形成。
参考图5，形成位于所述NMOS功函数层400上的栅电极层500。
需要说明的是，本实施例中，形成所述NMOS功函数层400的步骤之后，在形成栅电极层500的步骤之前，所述形成方法还包括形成覆盖所述NMOS功函数层400的阻挡层510，以防止栅电极层500的原子扩散至PMOS功函数层300以及基底100内，而影响所形成PMOS晶体管的性能。
具体的，所述阻挡层510的材料包括氮化钛或者氮硅化钛，可以通过化学气相沉积、物理气相沉积或者原子层沉积的方式形成所述阻挡层510。
在形成阻挡层510的步骤之后，在所述阻挡层510上形成栅电极层500。具体的，所述栅电极层500的材料为金属，本实施例中，所述栅电极层500的材料为金属钨，可以通过化学气相沉积、物理气相沉积或者原子层沉积的方式在所述阻挡层510上形成。
需要说明的是，在形成所述栅电极层500的步骤之后，所述形成方法还包括：刻蚀所述栅电极层500、NMOS功函数层400、PMOS功函数层300以及栅介质层120，以形成所述PMOS晶体管的栅极结构，并露出栅极结构两侧的衬底110。之后在所述栅极两侧的衬底内形成所述PMOS晶体管的源极和漏极。此处与现有技术相同，本发明在此不再赘述。
还需要说明的是，由于栅极结构的形成工艺可以分为“前栅(Gate First)”工艺和“后栅(Gate First)”工艺，本实施例中以“前栅”工艺为例进行说明，但是并不能以此限制本发明，本发明对形成所述PMOS晶体管的栅极结构的步骤和形成所述PMOS晶体管的源极和漏极的步骤的前后顺序并不做限制。
在本发明的其他实施例中，可以采用“后栅”工艺形成所述PMOS晶体管。具体的，当采用“后栅”工艺形成所述PMOS晶体管的栅极结构时，形成基底的步骤包括：提供衬底；在所述衬底上依次形成栅介质层和伪栅层；图形化所述伪栅层和栅介质层，以形成由伪栅和栅介质层构成的伪栅结构；形成覆盖所述衬底的层间介质层，所述层间介质层的上表面与伪栅结构的上表面齐平；去除所述伪栅形成露出栅介质层的开口。
形成所述基底的步骤之后，在所述开口底部依次形成由第一PMOS功函数层和第二PMOS功函数构成的PMOS功函数、NMOS功函数层以及栅电极层，具体实施方案与前述实施例相同，本发明在此不再赘述。
相应的，本发明还提供一种PMOS晶体管，包括：
基底以及位于所述基底表面的栅极结构，所述栅极结构包括：依次位于所述基底表面的栅介质层、第一PMOS功函数层、第二PMOS功函数层、NMOS功函数层以及栅电极层，所述第二PMOS功函数层的层密度大于所述第一PMOS功函数层的层密度；位于所述栅极结构两侧的源极和漏极。
参考图6，示出了本发明提供PMOS晶体管一实施例的结构示意图。
所述PMOS晶体管包括：
基底110a以及位于所述基底110a表面的栅极结构。
所述基底110a是后续半导体工艺的工作平台。所述基底110a的材料选自单晶硅、多晶硅或者非晶硅；所述基底110a也可以选自硅、锗、砷化镓或硅锗化合物；所述基底110a还可以选自具有外延层或外延层上硅结构；所述基底110a还可以是其他半导体材料，本发明对此不做任何限制。本实施例中所述基底110a材料为硅。
所述栅极结构包括：依次位于所述基底110a表面的栅介质层120a、第一PMOS功函数层310a、第二PMOS功函数层320a、NMOS功函数层400a以及栅电极层500a，所述第二PMOS功函数层320a的层密度大于所述第一PMOS功函数层310a的层密度。
具体的，所述栅介质层120a的材料为高K材料，具体包括氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝等材料。
由第一PMOS功函数层310a和第二功函数层320a构成PMOS功函数层300a，用于调节所形成PMOS晶体管的功函数，以调节所形成的PMOS晶体管的阈值电压。所述第二PMOS功函数层320a的层密度大于所述第一PMOS功函数层310a的层密度。
需要说明的是，为了防止第一PMOS功函数层310a中的金属原子扩散至基底110a内而影响栅介质层120a的绝缘性和基底110a内沟道的性能，本实施例中，所述PMOS晶体管还包括：位于所述第一PMOS功函数层310a与所述栅介质层120之间的覆盖层200a。具体的，所述覆盖层200a的材料包括氮化钛或者氮化钽。
本实施例中，所述第一PMOS功函数层310a的功函数在5eV到5.1eV范围内；所述第二PMOS功函数层320a的功函数在4.7eV到4.8eV范围内。因此可以通过调节所述第一PMOS功函数层310a和所述第二PMOS功函数层320a的厚度实现对所述PMOS晶体管阈值电压的调节，从而降低了所述PMOS晶体管阈值电压调节的难度，降低了形成所述PMOS晶体管的成本。
具体的，如果所述第一PMOS功函数层310a的厚度过小，难以实现调剂PMOS晶体管阈值电压的功能；如果所述第一PMOS功函数层310a的厚度过大，则容易出现材料浪费或者提高工艺难度，本实施例中，所述第一PMOS功函数层310的为氮化钛，厚度在3纳米到5纳米范围内。
此外，所述第二PMOS功函数层320a的层密度大于所述第一PMOS功函数层310a的层密度，因此第二PMOS功函数层320a的阻挡能力比所述第一PMOS功函数层310a的阻挡能力强，所以所述第二PMOS功函数层320a能够有效的阻挡后续形成的NMOS功函数层中金属离子的扩散，防止金属离子影响PMOS功函数层的性能，进而改善所述形成PMOS晶体管的性能。
因此，如果所述第二PMOS功函数层320a的厚度过小，难以实现阻挡金属离子扩散的功能；如果所述第二PMOS功函数层320a的厚度过大，则容易出现材料浪费或者提高工艺难度，本实施例中，所述第二PMOS功函数层320a的厚度在1纳米到2纳米范围内。
为了简化工艺步骤，降低工艺难度，本实施例中，所述第一PMOS功函数层310a和所述第二PMOS功函数层320a的材料均为氮化钛。氮化钛的晶体结构会显著影响氮化钛膜层的功函数大小，从而影响氮化钛膜层的功能：<200>方向的氮化钛膜层具有较高的功函数，因此<200>方向的氮化钛膜层更适宜于用作功函数层；<111>方向的氮化钛膜层具有较高的原子密度，因此具有更好的阻挡功能，更适宜于用作阻挡层。
所以，本实施例中，所述第一PMOS功函数层310a的材料为氮化钛，且所述氮化钛中<200>方向占50％以上，以使所述第一PMOS功函数层310a能够起到功函数调节的作用；所述第二PMOS功函数层320a的材料为氮化钛，且所述氮化钛中<111>方向占50％以上，以使所述第二PMOS功函数层320a具有较强的离子扩散阻挡功能，能够起到阻挡后续膜层离子扩散的功能。
需要说明的是，所述第一PMOS功函数层310a和所述第二PMOS功函数层320a的均包括有<111>方向、<200>方向以及<220>方向的氮化钛，但是通过控制不同结构的氮化钛在所述第一PMOS功函数层310a和所述第二PMOS功函数层320a中所占的比例，从而形成具有不同功函数值的氮化钛膜层，以实现不同的功能。
所述PMOS晶体管还包括：覆盖所述第二PMOS功函数层320a的NMOS功函数层400a。
为了避免增加工艺流程，也为了避免去除工艺损伤PMOS功函数层300a而影响所形成PMOS晶体管的性能，在形成其他区域内的NMOS功函数层时，并不遮挡PMOS晶体管的区域，因此所述PMOS晶体管还包括：覆盖所述第二PMOS功函数层320a的NMOS功函数层400a。具体的，所述NMOS功函数层400a材料包括：钛铝合金(TiAl)、碳铝化钛(TiAlC)或者碳铝化钽(TaAlC)。
位于所述NMOS功函数层400a上的栅电极层500a。
需要说明的是，本实施例中，所述PMOS晶体管还包括：位于所述栅电极层500a和NMOS功函数层400a之间的阻挡层510a，以防止栅电极层500a的原子扩散至PMOS功函数层300a以及基底110a内，而影响所形成PMOS晶体管的性能。具体的，所述阻挡层510a的材料包括氮化钛或者氮硅化钛。
所述栅电极层500a后续用于形成栅电极。具体的，所述栅电极层500a的材料为金属，本实施例中，所述栅电极层500a的材料为金属钨。
需要是说明的是，所述PMOS晶体管还包括位于栅极结构两侧的源极和漏极120a，此处与现有技术相同，本发明在此不再赘述。
综上，本发明通过依次位于所述栅介质层上的第一PMOS功函数层和第二PMOS功函数层构成PMOS功函数，且第二PMOS功函数层的层密度大于所述第一PMOS功函数层的层密度。因此第二PMOS功函数层的阻挡能力比所述第一PMOS功函数层的阻挡能力强，所以所述第二PMOS功函数层能够有效的阻挡NMOS功函数层中金属离子的扩散，防止NMOS功函数层中金属离子影响PMOS功函数层的性能，进而改善所述形成PMOS晶体管的性能。此外，还可以通过改变所述第一PMOS功函数层和所述第二PMOS功函数层的厚度，实现对所述PMOS晶体管阈值电压的调节，降低了调节PMOS晶体管阈值电压的难度，降低了器件制造成本。进一步，本发明可选方案中，采用不同方向的氮化钛形成PMOS功函数和第二PMOS功函数层：采用<200>方向占50％以上的氮化钛形成所述第一PMOS功函数层，采用<111>方向占50％以上的氮化钛形成所述第二PMOS功函数层，并通过控制工艺参数控制所形成氮化钛的方向，简化了形成第一PMOS功函数层和第二PMOS功函数层的工艺流程，降低了形成第一PMOS功函数层和第二PMOS功函数层的工艺难度，降低了器件制造成本。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种PMOS晶体管的形成方法，其特征在于，包括：
形成表面设置有栅介质层的基底；
形成PMOS功函数层，所述PMOS功函数层包括依次位于所述栅介质层上的第一PMOS功函数层和第二PMOS功函数层；
形成覆盖所述PMOS功函数层的NMOS功函数层；
形成位于所述NMOS功函数层上的栅电极层；
所述在所述栅介质层上依次形成第一PMOS功函数层和第二PMOS功函数层的步骤中，所述第一PMOS功函数层的材料为氮化钛，且所述氮化钛中<200>方向占50％以上；所述第二PMOS功函数层的材料为氮化钛，且所述氮化钛中<111>方向占50％以上。
2.如权利要求1所述的形成方法，其特征在于，形成第一PMOS功函数层的步骤中，所述第一PMOS功函数层的功函数在5eV到5.1eV范围内。
3.如权利要求1所述的形成方法，其特征在于，形成第一PMOS功函数层的步骤中，所述第一PMOS功函数层的厚度在3纳米到5纳米范围内。
4.如权利要求1所述的形成方法，其特征在于，形成第二PMOS功函数层的步骤中，所述第二PMOS功函数层的功函数在4.7eV到4.8eV范围内。
5.如权利要求1所述的形成方法，其特征在于，形成第二PMOS功函数层的步骤中，所述第二PMOS功函数层的厚度在1纳米到2纳米范围内。
6.如权利要求1所述的形成方法，其特征在于，所述在所述栅介质层上依次形成第一PMOS功函数层和第二PMOS功函数层的步骤包括：采用原子层沉积的方式在所述栅介质层上依次形成第一PMOS功函数层和第二PMOS功函数层。
7.如权利要求6所述的形成方法，其特征在于，采用原子层沉积的方式形成所述第一PMOS功函数层的步骤包括：采用反应温度在400℃到550℃范围内的纯热原子层沉积形成所述第一PMOS功函数层。
8.如权利要求7所述的形成方法，其特征在于，形成所述第一PMOS功函数层的步骤中，反应腔的压强在0.5托到5托范围内，反应气体脉冲持续时间在100毫秒到200毫秒范围内。
9.如权利要求6所述的形成方法，其特征在于，采用原子层沉积的方式形成所述第二PMOS功函数层的步骤包括：采用反应温度在350℃到450℃范围内的原子层沉积的方式形成所述第二PMOS功函数层，反应腔的压强在5托到25托范围内，反应气体脉冲持续时间在300毫秒到600毫秒范围内。
10.如权利要求9所述的形成方法，其特征在于，形成所述第二PMOS功函数的步骤包括：采用等离子体增强原子层沉积的方式形成所述第二PMOS功函数层，所述等离子体功率在400瓦到800瓦范围内。
11.如权利要求1所述的形成方法，其特征在于，所述形成覆盖所述第二PMOS功函数层的NMOS功函数层的步骤中，所述NMOS功函数层的材料包括：钛铝合金、碳铝化钛或者碳铝化钽。
12.如权利要求1所述的形成方法，其特征在于，所述形成基底的步骤之后，形成第一PMOS功函数层的步骤之前，所述形成方法还包括：形成覆盖所述栅介质层的覆盖层。
13.如权利要求1所述的形成方法，其特征在于，形成NMOS功函数层的步骤之后，形成栅电极的步骤之前，所述形成方法还包括：形成覆盖所述NMOS功函数层的阻挡层。
14.一种PMOS晶体管，其特征在于，包括：
基底以及位于所述基底表面的栅极结构，所述栅极结构包括：依次位于所述基底表面的栅介质层、第一PMOS功函数层、第二PMOS功函数层、NMOS功函数层以及栅电极层；
位于所述栅极结构两侧的源极和漏极；
所述第一PMOS功函数层的材料为氮化钛，且所述氮化钛中<200>方向占50％以上；所述第二PMOS功函数层的材料为氮化钛，且所述氮化钛中<111>方向占50％以上。
15.如权利要求14所述的PMOS晶体管，其特征在于，所述第一PMOS功函数层的功函数在5eV到5.1eV范围内。
16.如权利要求14所述的PMOS晶体管，其特征在于，所述第一PMOS功函数层的厚度在3纳米到5纳米范围内。
17.如权利要求14所述的PMOS晶体管，其特征在于，所述第二PMOS功函数层的功函数在4.7eV到4.8eV范围内。
18.如权利要求14所述的PMOS晶体管，其特征在于，所述第二PMOS功函数层的厚度在1纳米到2纳米范围内。
CN201510654252.0A 2015-10-10 2015-10-10 Pmos晶体管及其形成方法 Active CN106571299B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510654252.0A CN106571299B (zh) 2015-10-10 2015-10-10 Pmos晶体管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510654252.0A CN106571299B (zh) 2015-10-10 2015-10-10 Pmos晶体管及其形成方法

Publications (2)

Publication Number Publication Date
CN106571299A CN106571299A (zh) 2017-04-19
CN106571299B true CN106571299B (zh) 2020-03-10

Family

ID=58507481

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510654252.0A Active CN106571299B (zh) 2015-10-10 2015-10-10 Pmos晶体管及其形成方法

Country Status (1)

Country Link
CN (1) CN106571299B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6696345B2 (en) * 2002-01-07 2004-02-24 Intel Corporation Metal-gate electrode for CMOS transistor applications
JP4647682B2 (ja) * 2008-11-12 2011-03-09 パナソニック株式会社 半導体装置及びその製造方法
KR101178166B1 (ko) * 2009-04-28 2012-08-30 캐논 아네르바 가부시키가이샤 반도체 장치 및 그 제조 방법
CN104916590B (zh) * 2014-03-13 2018-10-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
CN106571299A (zh) 2017-04-19

Similar Documents

Publication Publication Date Title
CN103107091B (zh) 一种半导体结构及其制造方法
US8524588B2 (en) Method of forming a single metal that performs N work function and P work function in a high-k/metal gate process
US8343837B2 (en) Work function adjustment in a high-k gate electrode structure after transistor fabrication by using lanthanum
CN102299156B (zh) 一种半导体器件及其制造方法
US7291527B2 (en) Work function control of metals
WO2011044776A1 (zh) 半导体器件的形成方法
TWI663656B (zh) 具有金屬閘極之半導體元件及其製作方法
US9245968B2 (en) Field effect transistor and method of fabrication
US20150295067A1 (en) Method for manufacturing p-type mosfet
CN106409677A (zh) 半导体器件及其形成方法
KR101423752B1 (ko) 게이트 스택 형성 동안 고-유전상수 게이트 유전층에서의 포인트 결함을 패시베이팅하는 방법
CN108122851B (zh) 多阈值电压晶体管及其形成方法
US10109492B2 (en) Method of forming a high quality interfacial layer for a semiconductor device by performing a low temperature ALD process
CN107293488A (zh) 半导体结构及其制造方法
CN107039271B (zh) 晶体管及其形成方法
CN109216192B (zh) 半导体器件及其形成方法
CN106571299B (zh) Pmos晶体管及其形成方法
US20180294342A1 (en) Transistor having a gate with a variable work function and method for manufacturing the same
CN106816368B (zh) 半导体结构和cmos晶体管的形成方法
CN106328529B (zh) Mos晶体管及其形成方法
US9653283B2 (en) Method of manufacturing a semiconductor device
CN108022879B (zh) 多阈值电压晶体管及其形成方法
US20140015062A1 (en) Method for Forming Gate Structure, Method for Forming Semiconductor Device, and Semiconductor Device
CN106601739B (zh) 具有薄化介电材料的结构
CN106935550B (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant