JP4330113B2 - 集積回路の製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、積層超格子材料薄膜を使用する集積回路の製造に関する。さらに詳細には、積層超格子材料薄膜の微細構造を改善するプロセスに関する。
【０００２】
【従来の技術】
積層超格子材料薄膜は、高密度の強誘電体ランダムアクセスメモリ（ＦｅＲＡＭ）の最有力な候補である。しかしながら、積層超格子材料薄膜については、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３（ＰＺＴ）薄膜と比較して、低い残留分極（Ｐｒ）、高い結晶化温度、表面粗さなどの問題点が指摘されている。特に、積層超格子材料薄膜の表面粗さ、すなわち、積層超格子材料薄膜の多孔性は、積層超格子材料薄膜のパターン形成プロセス中にダメージを生じさせ、強誘電体メモリの信頼性を低下させる。
【０００３】
積層超格子材料薄膜は、通常は、電気炉の中で最終結晶化アニールを施した後にパターニングされる。従来技術では、これは不可欠のことと考えられている。また、化学溶液堆積（ｃｈｅｍｉｃａｌ ｓｏｌｕｔｉｏｎ ｄｅｐｏｓｉｔｉｏｎ：ＣＳＤ）プロセスにおいては、積層超格子材料の電気的特性や、表面モフォロジー、結晶方位など、材料の結晶特性がベーク工程によって影響を受けることが知られている。、コーティングされた湿潤薄膜のベーク（乾燥）工程は，通常，ホットプレート上で行われ、湿潤薄膜の有機金属化合物は部分的または完全に分解される。従来技術においては、これらのプロセスパラメータの調節による表面粗さの改善は、強誘電性にとって重要な特性である分極を犠牲にすることにより達成されてきた。したがって、集積回路における積層超格子材料薄膜の良好な微細構造と高い分極率は相反する項目であり，どちらかの選択をしなければならなかった。
【０００４】
紫外線（ＵＶ）照射は薄膜形成の化学反応を促進するために効果的であることが知られている。たとえば、亀井（Ｋａｍｅｉ）による日本国特許出願第６１−１８３９２１号、日本国特許出願公開第６０−１２８２６４号（日本電気株式会社）、タシロ（Ｔａｓｈｉｒｏ）らの米国特許第４，８１１，６８４号、エグチ（Ｅｇｕｃｈｉ）らの米国特許第４，６８３，１４７号、日本国特許出願公開第６２−２２４２０号、Ａ．Ｙａｍａｄａ、Ｙ．Ｊｉａ、Ｍ．ＫｏｎａｇａｉおよびＫ．Ｔａｋａｈａｓｈｉの「Ｓｉ／Ｓｉ_１−ｘＧｅ_ｘ変形積層超格子の２５０℃での光化学蒸着」、Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ、２７巻、１１号、１９８８年１１月、Ｌ２１７４−Ｌ２１７６頁を参照されたい。しかし、ＵＶは前駆体の分解を促進し、ある種の結晶化因子を改善することが分かっているが、強誘電体においては分極も低下させることが知られている。ここに、積層超格子材料薄膜の微細構造を改善しつつ、かつ、良好な分極特性を維持するような、新しいＵＶ照射プロセスを提示する必要性がある。
【０００５】
発明の要約
本発明は、集積回路プロセス中の製造工程を変更することにより、集積回路の製造における積層超格子材料薄膜の多孔性表面モフォロジーおよび結晶方位の問題を解決する。第一の形態では、本発明は最終結晶化ファーネスアニールの前に強誘電体薄膜をパターニングすることによって表面モフォロジーまたは表面平滑性を改善する。強誘電体薄膜の結晶成長は主として最終結晶化ファーネスアニール中に起こるため、このアニールの前に強誘電体薄膜をパターニングすることによって、大きな粒径を有する薄膜のパターニングプロセス中に発生するショートの問題が少なくなる。これは、粗大結晶粒を有する薄膜のパターニングに関連する問題を解決することになる。好ましくは、積層超格子材料はタンタル酸ストロンチウムビス、タンタルニオブ酸ストロンチウムビスマス、またはニオブ酸ストロンチウムビスマスである。
【０００６】
別の態様では、本発明は積層超格子材料薄膜の製造における多孔性表面モフォロジーおよび結晶方位の問題を、第２高速熱アニール（ＲＴＡ）を、好ましくは上部電極、強誘電体薄膜材料、および好ましくは下部電極のパターニング後であって、最終結晶化ファーネスアニールの前に組み込むことによって解決する。この第２高速熱アニールによって、リーク電流の大幅な低減と残留分極の増加を効果的に達成することができる。パターニング後の第２ＲＴＡは特に効果的であることが判明している。
【０００７】
さらに、本発明は集積回路の製造における積層超格子材料薄膜の多孔性表面モフォロジーおよび結晶方位の問題点を、従来の方法で製造された第１の積層超格子材料薄膜上に第２の積層超格子材料薄膜を成膜することによって解決する。この第２の積層超格子材料層は、第１の積層超格子材料薄膜の表面粗さを改善する。第２の積層超格子材料層は、好ましくはゾルゲル溶液を使用することによって成膜する。好ましい実施形態においては、積層超格子材料薄膜の単一層をキャパシタの下部電極の上方に好ましくはＭＯＤ（Ｍｅｔａｌｏｒｇａｎｉｃ Ｄｅｃｏｍｐｏｓｉｔｉｏｎ）溶液を用いて成膜し、次いで好ましくは第１および第２のベーク工程によってベークする。これらの工程は積層超格子材料薄膜の設計厚さが得られるまで繰り返される。次に、ベークした積層超格子材料薄膜に対して必要に応じて酸素中で７００℃でのファーネスアニールを行い、次に基板上に第２の積層超格子材料ゾルゲル溶液を成膜し、好ましくは第１および第２のベーク工程によってベークし、次にファーネスアニールを行う。
【０００８】
さらに別の態様において、本発明は積層超格子材料薄膜の製造のベーク工程中に適量の紫外線（ＵＶ）を照射することによって、集積回路の製造における積層超格子材料薄膜の多孔性表面モフォロジーおよび結晶方位の問題点を解決する。ベーク中にＵＶ源によって発生するＵＶ光子エネルギーは、有機金属化合物を効果的に分解する。積層超格子原材料溶液中の有機金属の化学結合は、それぞれの化学結合に応じて種々の特定の結合エネルギーを有する。これらの結合エネルギーを考慮に入れ、照射ＵＶの波長、ＵＶ照射の出力密度、ＵＶ照射時間を選択して、より平滑な積層超格子材料の微細構造物を製造する。本発明に従って処理された積層超格子材料は、±３．０Ｖの方形波パルス電圧印加で１０^１０サイクルまで全く疲労を示さなかった。この改善されたＵＶ照射ベーク工程を採用することによって、破壊電圧（ＶＢＤ）は１２〜１３Ｖまで改善され、破壊電界（ＥＢＤ）は１．１ＭＶ／ｃｍ以上に改善された。
【０００９】
本発明は、基板と、加熱時に積層超格子材料を自発的に形成するための適量の金属分を含有する前駆体とを準備する工程と、前記前駆体を前記基板に塗布してコーティング膜を形成する工程と、前記コーティング膜をパターニングする工程と、前記コーティング膜を有する前記基板を処理することによって前記積層超格子材料の薄膜を前記基板上に結晶化させる工程と、集積回路の活性成分中に前記積層超格子材料の少なくとも一部が含まれるように前記集積回路の製造を完結する工程とを含む集積回路の製造方法を提供する。好ましくは、前記前駆体を前記基板に塗布する工程は、２つの前駆体を前記基板に塗布することを含む。好ましくは、この塗布工程は第１のベーク工程および第２のベーク工程を含む。好ましくは、前記第１のベーク工程は、３００℃以下の温度で６０分以内の時間前記基板をベークすることを含む。前記第１のベーク工程は、好ましくは空気中で行われる。好ましくは、前記第２のベーク工程は、３００℃以下の温度で６０分以内の時間前記基板をベークすることを含む。前記第２のベーク工程は、好ましくは空気中で行われる。好ましくは、前記第１のベーク工程の温度は１５０℃から１７０℃であり、時間は１分間である。好ましくは、前記第２ベーク工程の温度は２５０℃から２７０℃であり、時間は４分間である。
【００１０】
好ましくは、前記基板を処理する工程は高速熱アニールを含む。好ましくは、前記高速熱アニールは８００℃以下の温度で６００秒以内の時間行われる。好ましくは、前記高速熱アニールは６９０℃から７１０℃の間の温度で、３０秒間から３００秒間行われる。好ましくは、前記高速熱アニールは酸素中で実施される。好ましくは、前記積層超格子材料はＡサイト元素、Ｂサイト元素、超格子生成元素、およびアニオンを含む。好ましくは、前記Ａサイト元素は、ストロンチウム、カルシウム、バリウム、ビスマス、カドミウム、および鉛からなる群から選ばれる１種以上の元素を含む。好ましくは、前記Ｂサイト元素は、チタン、タンタル、ハフニウム、タングステン、ニオブ、およびジルコニウムからなる群から選ばれる１種以上の元素を含む。好ましくは、前記超格子生成元素は、ビスマス、スカンジウム、イットリウム、ランタン、アンチモン、クロム、およびタリウムからなる群から選ばれる１種以上の元素を含む。好ましくは、前記アニオンは、酸素、塩素、フッ素、それらの混成物からなる群から選ばれる元素を含む。
【００１１】
好ましくは、前記積層超格子材料は２種以上の前記積層超格子材料の固溶体を含む。好ましくは、前記積層超格子材料はタンタル酸ストロンチウムビスマスを含む。好ましくは、前記積層超格子材料は、化学量論式Ｓｒ_ａＢｉ_ｂ（Ｔａ_１−ｘＮｂ_ｘ）Ｏ_{［９＋（ａ−１）＋（ｂ−２）（１．５）＋（ｃ−２）（２．５）］}に相当するモル比で金属原子を含む。ただし、０．８＜ａ＜１、２＜ｂ＜２．６、０＜ｘ＜０．３、および１．９＜ｃ＜２．３である。好ましくは、ａ＝０．９、ｂ＝２．２、ｘ＝０、およびｃ＝２．０である。好ましくは、前記基板を処理する工程は、上部電極を前記積層超格子材料上に成膜する工程をさらに含む。好ましくは、前記上部電極は白金を含む。好ましくは、前記パターニング工程は、前記処理工程の前に前記上部電極をパターニングする工程をさらに含む。好ましくは、前記基板は下部電極を含み、前記パターニング工程は前記処理工程の前に、前記コーティング膜および前記下部電極をパターニングする工程をさらに含む。
【００１２】
好ましくは、前記処理工程は結晶化ファーネスアニールを含む。好ましくは、前記結晶化ファーネスアニールは６９０℃から７１０℃の温度で４０分間から８０分間行われる。好ましくは、前記結晶化ファーネスアニールは酸素中で行われる。
【００１３】
別の態様では、本発明は、基板と、加熱時に第１薄膜積層超格子材料を自発的に形成するための適量の金属分を含有する第１前駆体と、加熱時に第２薄膜積層超格子材料を自発的に形成するための適量の金属分を含有する第２前駆体とを準備する工程であって、前記第１前駆体と前記第２前駆体とは異なるものである工程と、前記第１前駆体を前記基板に塗布して第１のコーティング膜を形成し、その後前記第２前駆体を前記基板に塗布して第２のコーティング膜を形成する工程と、前記基板上のコーティング膜を処理して前記基板上に第１の厚みを有する前記積層超格子材料の前記第１の薄膜と、第２の厚みを有する前記積層超格子材料の前記第２の薄膜とを、前記第１の厚みに対する前記第２の厚みの割合が５％から３５％の範囲になるように形成する工程と、集積回路に前記積層超格子材料の前記第１および第２の薄膜の少なくとも一部が含まれるように前記集積回路の製造を完結する工程と、を含む集積回路の製造方法を提供する。
【００１４】
好ましくは、前記第１前駆体はカルボン酸塩およびアルコキシカルボン酸塩からなる群から選ばれる化合物を含み、前記第２前駆体はアルコキシドを含む。好ましくは、前記第１前駆体はＭＯＤ前駆体を含み、前記第２前駆体はゾルゲル前駆体を含む。好ましくは、前記第１積層超格子材料および前記第２積層超格子材料は本質的に同一の積層超格子材料を含む。好ましくは、その割合は１０％から３０％の範囲である。好ましくは、前記第１積層超格子材料および前記第２積層超格子材料はタンタル酸ストロンチウムビスマスまたはタンタルニオブ酸ストロンチウムビスマスを含む。好ましくは、前記第２積層超格子材料は前記第１積層超格子材料よりも低い温度で結晶化する。好ましくは、前記第２積層超格子材料は前記第１積層超格子材料より高い誘電率を有する。好ましくは、前記第２積層超格子材料はビスマスタンタル酸塩を含む。好ましくは、その割合は１０％から２０％の範囲である。好ましくは、その割合は１０％から３０％の範囲である。好ましくは、前記処理は第１ベーク工程および第２ベーク工程をさらに含む。好ましくは、前記第１ベーク工程および前記第２ベーク工程は、第２薄膜積層超格子材料を塗布する前に第１薄膜積層超格子材料に対して行われる。好ましくは、前記第１ベーク工程および前記第２ベーク工程は第２薄膜積層超格子材料に対して行われる。好ましくは、前記第１ベーク工程は３００℃以下の温度で６０分以内の時間基板をベークすることを含む。好ましくは、前記第１ベーク工程の温度は１６０℃で時間は１分間である。好ましくは、前記第２ベーク工程は３００℃以下の温度で６０分以内の時間基板をベークすることを含む。好ましくは、前記第２ベーク工程の温度は２６０℃で時間は４分間である。
【００１５】
好ましくは、前記基板を処理する工程は高速熱アニールを含む。好ましくは、前記高速熱アニールは８００℃以下の温度で６００秒以内の時間行われる。好ましくは、前記高速熱アニールは６７５℃から７００℃の温度で３０秒間行われる。好ましくは、前記第１および前記第２積層超格子材料はＡサイト元素、Ｂサイト元素、超格子生成元素、およびアニオンを含む。好ましくは、前記Ａサイト元素は、ストロンチウム、カルシウム、バリウム、ビスマス、カドミウム、および鉛からなる群から選ばれる１種以上の元素を含む。好ましくは、前記Ｂサイト元素は、チタン、タンタル、ハフニウム、タングステン、ニオブ、およびジルコニウムからなる群から選ばれる１種以上の元素を含む。好ましくは、前記超格子生成元素は、ビスマス、スカンジウム、イットリウム、ランタン、アンチモン、クロミウム、およびタリウムからなる群から選ばれる１種以上の元素を含む。好ましくは、前記アニオンは、酸素、塩素、フッ素、およびそれらの混成物でからなる群から選ばれる元素を含む。好ましくは、前記第１および第２積層超格子材料は２種以上の積層超格子材料の固溶体を含む。好ましくは、前記第１および第２積層超格子材料はタンタル酸ストロンチウムビスマスを含む。
【００１６】
好ましくは、本発明の方法は、第２コーティング膜を塗布した後に電極を形成し、前記電極と前記第１および第２コーティング膜とをパターニングする工程をさらに含み、前記処理工程は、前記電極および前記積層超格子材料のパターニング後に、前記基板を結晶化ファーネスアニールすることをさらに含む。好ましくは、前記処理工程は、前記第１前駆体のコーティング後であって前記第２前駆体のコーティング前に第１結晶化ファーネスアニールを含み、前記第２前駆体のコーティング後に第２結晶化ファーネスアニールを含む。
【００１７】
さらなる態様において、本発明は、基板と、加熱時に積層超格子材料を自発的に形成するための適量の金属分を含有する前駆体とを準備する工程と、前記前駆体を前記基板に塗布してコーティング膜を形成する工程と、前記コーティング膜に第１高速熱アニールを実施して前記基板上に固体薄膜を形成する工程と、前記固体薄膜上に電極を形成する工程と、前記電極および前記固体薄膜をパターニングする工程と、パターニングした前記電極および前記固体薄膜に第２高速熱アニールを実施して前記積層超格子材料を形成する工程と、集積回路の活性成分中に前記積層超格子材料の少なくとも一部が含まれるように前記集積回路の製造を完結する工程と、を含む集積回路の製造方法を提供する。好ましくは、前記第１および第２高速熱アニールは８００℃以下の温度で６００秒以内の時間行われる。好ましくは、前記第１高速熱アニールは６７５℃から７２５℃の間の温度で、６０秒以下の時間実施する。好ましくは、前記第２高速熱アニールは６７５℃から７２５℃の間の温度で３００秒以下の時間行われる。好ましくは、前記第１および第２高速熱アニールは７００℃以下の温度で行われる。好ましくは、前記第１および第２高速熱アニールは酸素中で行われる。
【００１８】
好ましくは、本発明の方法は、前記第２高速熱アニールの後に前記積層超格子材料を結晶化ファーネスアニールすることをさらに含む。好ましくは、前記結晶化ファーネスアニールは７００℃で６０分間行われる。好ましくは、前記結晶化ファーネスアニールは酸素中で行われる。好ましくは、前記方法は、前記第１高速熱アニールの前に、第１ベーク工程および第２ベーク工程をさらに含む。好ましくは、前記第１ベーク工程は３００℃以下の温度で６０分以内の時間行われる。好ましくは、前記第１ベーク工程は１６０℃の温度で１分間ベークすることを含む。好ましくは、前記第２ベーク工程は３００℃以下の温度で６０分以内の時間ベークすることを含む。好ましくは、前記第２ベーク工程は２６０℃の温度で４分間ベークすることを含む。
【００１９】
また、本発明は、基板と、加熱時に積層超格子材料を自発的に形成するための適量の金属分を含有する前駆体とを準備する工程と、前記前駆体を前記基板に塗布してコーティング膜を形成し、前記コーティング膜を処理する工程であって、前記処理は、コーティング膜を有する前記基板に出力密度０．１ｍＷ／ｃｍ^２から１０ｍＷ／ｃｍ^２の紫外線照射源を１分間から５分間暴露しながら、コーティングされた前記基板に対して３００℃以下の温度で６０分間第１ベークを実施する工程と、前記コーティング膜に対して３００℃以下の温度で６０分以内の時間第２ベークを実施する工程と、コーティングされた前記基板に上部電極を成膜する工程と、前記コーティング膜および前記上部電極を処理する工程と、集積回路の活性成分中に前記積層超格子材料の少なくとも一部が含まれるように前記集積回路の製造を完結する工程と、を含む集積回路の製造方法を提供する。
【００２０】
好ましくは、コーティングされた前記基板は前記第２ベーク中に０．１ｍＷ／ｃｍ^２から１０ｍＷ／ｃｍ^２の出力密度の紫外線照射源に１分間から５分間暴露される。好ましくは、前記紫外線照射源の出力密度は１ｍＷ／ｃｍ^２である。好ましくは、前記紫外線照射源の波長は２００ｎｍから３００ｎｍの間である。好ましくは、前記紫外線照射源の波長は２６０ｎｍである。好ましくは、前記温度は１５０℃から１７０℃の範囲で時間は４分間である。好ましくは、前記第１ベークおよび前記第２ベークは空気中または窒素中で行われる。好ましくは、コーティングされた前記基板の処理工程は高速熱アニールを含む。好ましくは、高速熱アニールは６９０℃から７１０℃の間の温度で３０秒間から３００秒間行われる。好ましくは、前記高速熱アニールは酸素中で行われる。好ましくは、前記積層超格子材料はタンタル酸ストロンチウムビスマスを含む。
【００２１】
さらに別の形態において、本発明は、基板と、加熱時に積層超格子材料を自発的に形成するための適量の金属分を含有する前駆体とを準備する工程と、前記前駆体を前記基板に塗布してコーティング膜を形成する工程と、前記コーティング膜に処理を施して固体膜を形成する工程であって、前記処理が、前記コーティング膜または前記固体膜に、２００ｎｍから３００ｎｍの間の波長の紫外線を、１分間から５分間にわたって０．１ｍＷ／ｃｍ^２から１０ｍＷ／ｃｍ^２の間の出力密度で照射することを含む工程と、を含む集積回路の製造方法を提供する。好ましくは、前記波長は２６０ｎｍである。好ましくは、前記時間は４分間である。好ましくは、前記出力密度は０．１ｍＷ／ｃｍ^２である。
【００２２】
本発明のその他の特徴、目的、および利点は、添付の図面を参照しながら以下の説明を読むことによって明らかになるであろう。
【００２３】
【発明の実施の形態】
１． 概観
図１は、集積回路４０の断面図を示す。集積回路４０は、半導体基板３０を含むウエハ２８上に形成されたトランジスタ４２およびキャパシタ４４を含む。半導体基板３０はシリコン、ガリウム砒素、シリコンゲルマニウムまたはその他の半導体を含んでいてもよく、ルビー、ガラス、炭化マグネシウムなどのその他の基板物質を含んでいてもよい。好ましい実施形態においては、半導体基板３０はシリコンである。フィールド酸化物領域７８が半導体基板３０の表面に形成される。半導体基板３０は、高度にドープされたソース領域５４と高度にドープされたドレイン領域５６とを含み、これらはドープされたチャネル領域４３の周囲に形成される。ドープされたソース領域５４、ドレイン領域５６、およびチャネル領域４３は、好ましくはｎ型ドープ領域である。高誘電率絶縁体からなる薄膜を含むゲート絶縁体６０が、半導体基板３０のチャネル領域４３の上方に配置される。ゲート絶縁体６０は、１ｎｍから５０ｎｍの範囲、好ましくは５ｎｍから２０ｎｍの範囲の厚みを有する。ソース領域５４、ドレイン領域５６、チャネル領域４３、ゲート絶縁体６０、およびゲート電極５８がＭＯＳＦＥＴ４２を構成する。
【００２４】
好ましくはホウ素をドープしたホスホ珪酸塩ガラス（ＢＰＳＧ）からなる第１層間絶縁層（ＩＬＤ）７６が、半導体基板３０およびフィールド酸化物領域７８の上に配置される。ＩＬＤ７６は、ソース領域５４およびドレイン領域５６それぞれにビア７０、６４を形成するようにパターニングされる。プラグ６８、６２は導電性であり、通常は多結晶性シリコンまたはタングステンを含む。本発明に係る導電性バッファ／拡散バリア層４６は、ＩＬＤ７６上でプラグ６２と電気的に接続されるように配置される。拡散バリア層４６は、たとえばＩｒＯ_２からなり、通常は１ｎｍから３０ｎｍ、好ましくは１ｎｍから５ｎｍの厚みを有する。
【００２５】
図１に示すように、下部電極層４８が拡散バリア層４６上に配置される。下部電極は、白金、パラジウム、銀、および金などの酸化されない貴金属を含むことが好ましい。前記貴金属に加えて、アルミニウム、アルミニウム合金、アルミニウムシリコン、アルミニウムニッケル、ニッケル合金、銅合金、およびアルミニウム銅を、誘電体メモリまたは強誘電体メモリの電極として使用することができる。好ましい実施形態においては、第１電極４８は白金からなり、２００ｎｍの厚みを有する。好ましくは、第１電極４８はチタンなどの少なくとも１つの密着層（図示なし）を含み、この回路において隣接する下層または上層に対する前記電極の接着性を強化する。本発明に係る高誘電率絶縁体からなる薄膜を含む積層超格子材料層５０は下部電極層４８上に配置される。積層超格子材料層５０は、５ｎｍから５００ｎｍ、好ましくは３０ｎｍから１００ｎｍの厚みを有する。白金からなり、２００ｎｍの厚みを有する上部電極層５２は、積層超格子材料層５０上に形成される。第１電極層４８、積層超格子材料層５０、および上部電極層５２がメモリキャパシタ４４を構成する。拡散バリア層４６は、積層超格子材料層５０および下部電極４８から金属原子と酸素が半導体基板３０へと拡散するのを防止する。ドープされていない珪酸塩ガラス（ＮＳＧ）からなる第２層間絶縁層（ＩＬＤ）８０が、ＩＬＤ７６、バッファ／拡散層４６、および誘電メモリキャパシタ４４を覆うために成膜される。ＰＳＧ膜またはＢＰＳＧ膜をＩＬＤ８０として使用することもできる。ＩＬＤ７６およびＩＬＤ８０は、本発明に係る積層超格子材料で形成することもできる。ＩＬＤ８０は、プラグ６８へのビア７２を形成するようにパターニングされる。金属配線膜がＩＬＤ８０を覆い、ビア７２を埋めるように成膜され、次いでソース電極配線７４および上部電極配線６６を形成するようにパターニングされる。配線７４、６６は、好ましくはＡｌ−Ｓｉ−Ｃｕ標準配線金属を含み、約２００ｎｍから３００ｎｍの厚みを有する。
【００２６】
「基板」という用語は、集積回路の分野ではしばしば曖昧に使用されることに留意しなければならない。「基板」という用語は、集積回路がその上に形成される図１の３０のようなシリコン、ガリウム砒素またはその他のウエハを指すのにしばしば使用されている。「基板」という用語は、特定の層が形成される集積回路の不完全な部分を指すのに使用されることもある。たとえば、この意味では、図１のキャパシタ４４が形成される「基板」は、一般的な用語としては層７６を通る不完全キャパシタである。また別の場合には、「基板」という用語は上に材料が形成される直近の層を意味するために使用される。この意味においては、層７６はその上にキャパシタ４４が形成される直近の基板である。本明細書においては、「基板」という用語はその上に別の層が形成されるあらゆる層を意味するように広く使用される。特に、図１の４４のようなキャパシタの場合には、直近の「基板」は層７６であり、さらに広い意味では層７６とその下の層である。図１の積層超格子材料層５０などの活性層の場合には、「基板」は通常は第１電極４８およびその下の不完全な集積回路のすべての層である。
【００２７】
図２は、本発明の一実施形態に係る積層超格子材料層５０を含む集積回路キャパシタ１００の断面図を示す。集積回路キャパシタ１００は、好ましくはウエハ９０上に形成され、このウエハ１００は、シリコン、ガリウム砒素、ルビーまたはその他の半導体、あるいはガラスまたは酸化マグネシウム（ＭｇＯ）などの絶縁体からなることができる。ここで説明される好ましい実施形態においては、ウエハ９０は直径約１５〜２０センチメートルのＰ型シリコンウエハである。好ましくは、ウエハ９０は単結晶である。約５００ｎｍの二酸化シリコンからなる層９２は従来法によってシリコンウエハ９０上に形成され、次いでチタンからなる密着層９６が二酸化シリコン層９２の上方に成膜される。チタンからなる密着層９６は、白金成分が酸化物層から剥離されるのを防ぐための接着金属として機能する。タンタル、イリジウム、および酸化インジウムも接着金属として有用である。このチタンまたはその他の接着金属は、通常は１０ｎｍから２０ｎｍの範囲の厚みにスパッタされ、次いで１００ｎｍから２００ｎｍの白金をスパッタリングすることによって、第１電極４８が密着層９６の上方に形成される。このデバイスは、次に酸素炉中で好ましくは６５０℃で３０分間アニールされる。酸素中でのアニールは、チタン層９６中のチタンを安定化させるなどの働きをする。層９６および層４８はいずれも、好ましくはＤＣマグネトロンスパッタリングまたは無線周波スパッタリングなどの従来の原子スパッタリング法によって形成される。
【００２８】
積層超格子材料層５０は、好ましくは誘電体特性および／または強誘電体特性を有する材料で形成される。積層超格子材料層５０は以下に詳述するように形成され、好ましくは約４００ｎｍ、最も好ましくは約２００ｎｍの厚みに形成される。層５０は、バリウムストロンチウムチタン酸塩またはストロンチウムチタン酸塩などのペロブスカイトとすることができる。層５０は、さらに好ましくは積層超格子材料であり、最も好ましくはタンタル酸ストロンチウムビスマスである。
【００２９】
すべてのタイプの積層超格子材料は、一般に下記の平均実験式で表される。
（１） Ａ１_ｗ１ ^＋ａ１Ａ２_ｗ２ ^＋ａ２．．．Ａｊ_ｗｊ ^＋ａｊＳ１_ｘ１ ^＋ｓ１Ｓ２_ｘ２ ^＋ｓ２．．．Ｓｋ_ｘｋ ^＋ｓｋＢ１_ｙ１ ^＋ｂ１Ｂ２_ｙ２ ^＋ｂ２．．．Ｂｌ_ｙｌ ^＋ｂｌＱ_ｚ ^−２
式（１）は、当量的にバランスのとれた超格子形成成分のリストを表す。式（１）は単位格子構造を表すものではなく、それぞれの層に成分を配分するものでもない。式（１）において、Ａ１、Ａ２．．．Ａｊは、好ましくはペロブスカイト状八面体構造のＡサイト元素を表し、このＡサイト元素には、ストロンチウム、カルシウム、バリウム、ビスマス、鉛、およびそれらの混合物、ならびに類似のイオン半径のその他の金属も含まれる。Ｓ１、Ｓ２．．．Ｓｋは超格子生成元素を表し、この超格子生成元素には、好ましくはビスマスだけが含まれるが、イットリウム、スカンジウム、ランタン、アンチモン、クロム、およびタリウムなどの三価元素を含めることもできる。Ｂ１、Ｂ２．．．Ｂｌは、好ましくはペロブスカイト状構造のＢサイト元素を表し、このＢサイト元素は、チタン、タンタル、ハフニウム、タングステン、ニオブ、バナジウム、ジルコニウム、および他の元素であってもよい。Ｑはアニオンを表し、このアニオンは好ましくは酸素であるが、フッ素、塩素、および酸化フッ素化合物や塩素酸化物などこれらの原子の混成物とすることもできる。式（１）の上付き文字は、それぞれの元素の原子価を示す。下付き文字は、実験式化合物中の特定の元素の原子数を表す。単位格子においては、下付き文字は単位格子中の元素の原子数の平均値を示す。下付き文字は、整数または小数である。すなわち、式（１）は単位格子が材料全体で変わるケース、たとえばＳｒ_．７５Ｂａ_．２５Ｂｉ_２Ｔａ_２Ｏ_９の平均で、時間Ｓｒの７５％がＡサイト原子、時間Ｂａの２５％がＡサイト原子であるケースも含む。化合物中のＡサイト元素が１種類のみである場合には「Ａ１」元素と表され、ｗ２．．．ｗｊはすべてゼロである。化合物中のＢサイト元素が１種類のみである場合には「Ｂ１」元素と表され、ｙ２．．．ｙｌはすべてゼロであり、超格子生成元素に関しても同様である。通常のケースは１種または２種のＢサイト元素があるが、本発明はＡサイトおよびＢサイトならびに超格子生成元素が複数の種類の元素を含むケースを含めるようにするために、式（１）はより一般的な形で記載されている。ｚの値は下記の等式で求められる。
（２） （ａ１ｗ１＋ａ２ｗ２．．．＋ａｊｗｊ）＋（ｓ１ｘ１＋ｓ２ｘ２．．．＋ｓｋｘｋ）＋（ｂ１ｙ１＋ｂ２ｙ２．．．＋ｂｊｙｊ）＝２ｚ
積層超格子材料は式（１）を満たす全ての物質を含むのではなく、結晶化の過程において自発的に独立した結晶層を形成する成分だけを含む。この自発結晶化は、通常は前記成分混合体を熱処理またはアニールすることによって促進される。高温によって、超格子形成部分をペロブスカイト状八面体構造など熱力学的に好ましい構造体に整列させるのが容易になる。
【００３０】
ここで、「積層超格子材料」という用語は、ドープされた積層超格子材料も含む。すなわち、式（１）に含まれるすべての物質は、シリコン、ゲルマニウム、ウラン、ジルコニウム、錫、クロム、ジスプロシウム、またはハフニウムなど各種の物質でドープすることができる。
【００３１】
式（１）は、少なくとも３種類すべてのスモレンスキー型強誘電体積層超格子材料、すなわち下記の各実験式を有する物質を含む。
（３）Ａ_ｍ−１Ｓ_２Ｂ_ｍＯ_３ｍ＋３
（４）Ａ_ｍ＋１Ｂ_ｍＯ_３ｍ＋１
（５）Ａ_ｍＢ_ｍＯ_３ｍ＋ｚ
ここで、Ａはペロブスカイト状超格子中のＡサイト金属であり、Ｂはペロブスカイト状超格子中のＢサイト金属であり、Ｓはビスマスまたはタリウムなどの三価の超格子生成金属であり、ｍは式全体の電荷のバランスをとるために十分な数である。ｍが小数の場合、全体的な平均実験式は、複数の異なるペロブスカイト状層または複数の混合されたペロブスカイト状層のために供される。式（５）が最も好ましい。積層超格子材料は、１９９６年５月２１日にカルロス・エー・パ・デ・アロージョ（Ｃａｒｌｏｓ Ａ． Ｐａｚ ｄｅ Ａｒａｕｊｏ）らに付与された米国特許第５，５１９，２３４号に詳細が記述されており、その内容はこの参照によって開示に明確に含まれる。混合積層超格子材料は、これも一般的用語としての「積層超格子材料」に含まれるが、１９９９年９月２１日にアズマ（Ａｚｕｍａ）らに付与された米国特許第５，９５５，７５４号に記述されており、その内容もこの参照によって開示に含まれる。
【００３２】
図３は、多くのキャパシタ１０２、１０６、１５０などを含むウエハ１２０を示している。図３はウエハ１２０の平面図であり、ウエハ１２０の上にある、本発明に係るプロセスによって製作された薄膜キャパシタ１０２、１０６、１５０などが拡大して示されている。図４は、図３の４−４線でキャパシタ１５０を分割した断面の一部である。図４は本発明の別の実施形態を示しており、第１積層超格子材料層５０上に成膜された第２層１３２が示されている。この実施形態においては、第２層１３２までのすべての構造は図２を参照して説明した前記実施形態と同様であり、これらの構造を示す参照番号に変更はない。図２の前記実施形態で述べたように、集積回路キャパシタ１５０は、好ましくはウエハ９０上に形成される。層９２（二酸化シリコン）は従来の方法によってシリコンウエハ９０上に形成され、チタンからなる密着層９６は酸化物層からの白金成分の剥離を防止するための接着金属として機能し、第１電極４８は密着層９６の上方に白金を１００ｎｍから２００ｎｍの厚さにスパッタリングして形成される。この不完全デバイスは、次に酸素炉中で、好ましくは６５０℃で３０分間アニールされる。層９６および層４８はいずれも、好ましくはＤＣマグネトロンスパッタリングまたは無線周波スパッタリングなどの従来の原子スパッタリング法で形成される。次いで、好ましくは誘電体特性および／または強誘電体特性を有する積層超格子材料からなる第１薄膜積層超格子材料層５０が基板上に形成される。第１積層超格子材料層５０は、ＭＯＤプロセスによって基板上にコーティングされる。ＭＯＤプロセスは、前駆体としてカルボン酸塩またはアルコキシカルボン酸塩を含み、アルコキシドを含むこともある。典型的には、ＭＯＤプロセスでは、第１金属、アルコール、およびカルボン酸を反応させて金属アルコキシカルボン酸塩を形成し、次にこの金属アルコキシカルボン酸塩をアルコキシドおよび／または前駆体としての第２金属のカルボン酸塩と反応させる。上述のＭＯＤプロセスは、１９９６年５月７日にマクミラン（ＭｃＭｉｌｌａｎ）らに付与された米国特許第５，５１４，８２２号に記述されており、その内容はこの参照によって開示に含まれる。ＭＯＤプロセスでは、日本の高純度化学研究所（Ｋｏｊｕｎｄｏ Ｃｏｒｐｏｒａｔｉｏｎ）により製造され、米国で入手可能な市販のＭＯＤ前駆体またはその相当品を使用する。
【００３３】
層５０は、バリウムストロンチウムチタン酸塩またはストロンチウムチタン酸塩などのペロブスカイトであってもよい。層５０はさらに好ましくは積層超格子材料であり、最も好ましくはタンタル酸ストロンチウムビスマスである。層５０は、次に空気中または乾燥窒素中で、好ましくは約１２０℃から５００℃の温度で、液状薄膜から実質的にすべての有機性物質を除去して固体積層超格子材料薄膜５０を形成するために十分な時間にわたってベークされる。次に、さらに高温でのベーク工程が行われる。層５０は、次に６７５℃から７００℃の温度で、好ましくは最長で約４０秒間にわたって高速熱アニールに供される。得られた乾燥薄膜が望ましい厚さを有していない場合には、望ましい厚さが得られるまで成膜、ベーク、および高速熱アニール工程を繰り返すことができる。
【００３４】
次いで、第２積層超格子材料層１３２を、ゾルゲルプロセスによって第１超格子材料層５０の上に成膜する。ゾルゲルプロセスは常にアルコキシド前駆体のみを含む。ゾルゲルプロセスは、日本の東京応化工業により製造され、米国で入手可能な市販のアルコキシド前駆体またはその相当品を使用する。層１３２は後述するようにベークおよびアニールされ、次に、好ましくは約１０００オングストロームから２０００オングストロームの厚さを有する白金からなる第２電極５２が、従来の原子スパッタリング法によって層１３２上に形成される。
【００３５】
２． 製造工程の詳細な説明
図５は、図２に示すような集積回路の製造に使用されるプロセス概略図を示す。前駆体溶液の中身は、製造プロセスでの蒸発や昇華による損失を計算に入れて、化学量論結晶式に相当する量のポリオキシアルキル化金属の相対モル比率を反映したものでなければならない。工程１７０は、好ましくはウエハ９０、ＳｉＯ_２層９２、チタン密着層９６、および第１電極４８を含む基板を準備することを含む。これらの成分は本発明に不可欠のものではなく、工程１７０は一般的には積層超格子材料層５０が塗布される時点までに基板を準備することを含むことは当業者には理解されるだろう。層９２、９６、および電極４８の形成には、ＳｉＯ_２の熱酸化や金属層のスパッタリングなどの従来技術が適用される。好ましくは、層９６は６５０℃の炉の中で大気酸素中で３０分間熱酸化される。好ましくは、第１電極は酸化層９６上にＤＣスパッタリングによって２００ｎｍの厚さに成膜される。工程１７０は、最も好ましくは、電極４８を含む金属化された基板を、以下に述べるように基板上で実施されるその後の工程の温度以上でプレベークすることを含む。工程１７０のこの任意の部分には、基板を酸素雰囲気中、好ましくは拡散炉中で約５００℃から１０００℃の温度で、コーティング工程１７２の前にプレベークすることを含む。このプレベーク工程によって、基板の表面から水および有機不純物が除去される。さらに重要なことは、このプレベークは、プレベークのアニール効果と、密着層９６金属の部分酸化および相互拡散とによって、白金層４８の内部応力を、減少させることである。層９２、層９６、および層４８の間の相互作用は、層９６および層４８の剥離が発生する可能性を最小限にする。さらに、密着層９６が遷移金属である場合には、部分酸化によって金属が化学的に安定化する。したがって、白金層４８を介して薄膜積層超格子材料層５０の中に浸透する移動原子の数が減少し、薄膜積層超格子材料層５０はよりスムーズに、すなわち、拡散イオンによる欠陥なしに結晶化する。基板が金属化されない場合には、シリコンまたはその他のウエハは、好ましくは低温で脱水される。工程１７２は、液体前駆体溶液を調製することを含み、この液体前駆体溶液は、積層超格子材料層５０を強誘電体物質として形成することができる。この液体前駆体溶液は、有機溶剤中に種々のポリオキシアルキル化金属部分を含む。この液体前駆体溶液については、図２の説明の中で詳細に記述した。さらに、反応生成物は溶液１リットル当たり０．０１モルから０．５モルの望ましい積層超格子材料化合物を生成するモル濃度に希釈される。最も好ましくは、前記反応生成物の濃度は０．１０モル／リットルである。工程１７２の積層超格子材料は、ＭＯＤプロセスによって工程１７０で得られた基板に塗布される。基板を約１０００ｒｐｍから約３０００ｒｐｍ、最も好ましくは２５００ｒｐｍで回転させ、前記前駆体を室温で約２０から６０秒間、最も好ましくは３０秒間基板上に流しながら前記溶液を塗布することが望ましい。しかしながら、これらのパラメータは前記前駆体の粘度および膜の望ましい厚さによって異なる。このＭＯＤ法は、前駆体溶液からなる均一な液体薄膜で基板の表面をコーティングするのに役立つ。
【００３６】
工程１７４は、工程１７２で得られた液体前駆体膜を乾燥することを含む。前駆体溶液の液体薄膜は、空気中で約１５０℃から約５００℃、最も好ましくは１６０℃で、例えば３０秒間から３０分間、最も好ましくは１分間ベークすることによって乾燥される。必要な時間は、前記前駆体化合物のすべての揮発性有機成分を実質的に除去するために十分なものでなければならない。ただし、ある程度の残留炭素はベークおよび／またはその後のアニール工程中に残留有機性置換物の焼成によって生じることが予想される。複数の乾燥工程は、過度に急速な温度上昇による過度の体積収縮によって発生することがある薄膜のクラッキングやバブリングを防止するのに有用である。工程１７６では第２ベーク工程が行われ、薄膜は約２５０℃から約５００℃、最も好ましくは２６０℃の温度で、例えば３０秒間から３０分間、最も好ましくは４分間空気中でベークすることによって乾燥される。乾燥工程１７２および１７４は、空気中または窒素中、好ましくは約４０％以下の低い湿度で行われる。工程１７７は、乾燥された積層超格子材料の高速熱アニールである。たとえば、タンタル酸ストロンチウムビスマスの場合では、工程１７４および工程１７６と、工程１８０および工程１８２との２段階の乾燥工程の後に、１００℃／秒の昇温速度と７２５℃の最高温度で３０秒間にわたって高速熱アニールが行われる。最も好ましくは、高速熱アニールは酸素雰囲気中で６７５℃から７００℃の間の温度で３０秒間行われる。ハロゲンランプ、赤外線ランプまたは紫外線ランプからの照射が、高速熱アニールベーク工程の熱源を供給する。高速熱アニール工程１７７は、好ましくは２０％から１００％の間の酸素雰囲気中で、５００℃から８００℃の間の温度で、１℃／秒から２００℃／秒の間の昇温速度で、５秒間から３００秒間の保持時間で行われる。実質的には、すべての残留有機物質は高速熱アニール工程中に燃焼および／または蒸発するが、結合した有機物質分の焼成によって少量の残留炭素が検出されることがある。同時に、高速熱アニールの急速な昇温によって核化が促進される。すなわち、層５０に多くの小結晶粒が生成する。これらの粒子はさらなる結晶化を引き起こす核として作用する。ベーク工程中の酸素の存在は、これらの粒子を形成するために必要不可欠なものである。工程１７２、工程１７４、工程１７６、および工程１７７は、積層超格子材料が望ましい厚さになるまで繰り返される。工程１７８は、工程１７２で説明したのと同じプロセス条件で行われる。前述したように、工程１８０は工程１７４と同じプロセス条件で行われ、工程１８２は工程１７６と同じプロセス条件で行われる。さらに、乾燥工程１８０，１８２に続いて高速熱アニール工程１８４が行われる。工程１８４のプロセス条件は工程１７７と同じである。
【００３７】
工程１８６は、ＤＣマグネトロンスパッタリングまたは無線周波スパッタリングなど従来技術による第２電極５２のスパッタリングを含む。工程１８８は、集積回路の独立した回路成分を形成する必要がある場合には、デバイスを従来法でパターニングすることを含む。より具体的には、当業者には明らかであるように、工程１８８は、好ましくはポジ型またはネガ型のフォトレジストを塗布し、次に反応性イオンエッチングによってデバイスをパターニングし、残ったフォトレジストを溶剤によって溶解することを含む。工程１９０は、積層超格子材料５０および第１電極４８のパターニングを含む。本発明の新規な実施形態は、最終結晶化アニール／修復アニール工程１９２が、パターニング工程１８８，１９０の後に行われることである。従来技術においては、最終結晶化アニールはパターニング工程の前に行われる。従来技術においては、最終結晶化アニールが結晶成長を促進し、それによって多孔性および粗度を増大させ、集積回路内のショートの問題を引き起こすことなく集積回路のパターニングをすることを困難にしていた。
【００３８】
工程１９２では、工程１７４および工程１７６と、工程１８０および工程１８２とで得られた積層超格子材料５０の乾燥された層中に結晶粒を形成させる目的で、パターニングされた集積回路に対して最終結晶化アニールと修復アニールを行う。最終結晶化アニールは、典型的には約５００℃から約１１００℃の範囲の温度で、３０分間から２時間の範囲の時間行われる。最初のアニールは、好ましくは酸素中で、約７００℃から約８５０℃の範囲の温度で８０分間行われる。最も好ましくは、最終結晶化アニールは酸素中で７００℃で３０分間行われる。修復アニールは、酸素中で７００℃で３０分間行われる。
【００３９】
本明細書における方位の用語として、「上向き（ｕｐｗａｒｄ）」、「下向き（ｄｏｗｎｗａｒｄ）」、「上方に（ａｂｏｖｅ）」、「上部（ｔｏｐ）」、「上に（ｕｐｐｅｒ）」、「下方に（ｂｅｌｏｗ）」、「下部（ｂｏｔｔｏｍ）」および「下に（ｌｏｗｅｒ）」などは、半導体基板３０に対してのものである。つまり、第２要素が第１要素の「上方（ａｂｏｖｅ）」にあるという場合、第２要素が基板から離れていることを意味し、第２要素が別の要素の「下方に（ｂｅｌｏｗ）」という場合、第２要素が別の要素よりも半導体基板３０に近いことを示す。物質の傾斜が上向き（ｕｐｗａｒｄ）にマイナスであるということは、横方向の領域または半導体基板３０から遠くにある領域にその物質が少ないことを意味する。「上方に（ａｂｏｖｅ）」および「下方に（ｂｅｌｏｗ）」などの用語は、それ自体では１つの層がその下方の層と直接接触することを意味しない。
【００４０】
半導体基板３０の長さの単位は、ここでは「水平（ｈｏｒｉｚｏｎｔａｌ）」面と考えられる平面を規定し、この面に対して垂直な方向は「垂直（ｖｅｒｔｉｃａｌ）」面と見なされる。「横方向の（ｌａｔｅｒａｌ）」または「横方向に（ｌａｔｅｒａｌｌｙ）」という用語は、薄膜の平面の方向、つまり水平方向に平行な方向を指す。
【００４１】
図６は、本発明の別の実施形態に係る集積回路の製造に用いられる別のプロセス概略図を示す。工程２１０において、基板が図５の工程１７０で説明したように用意される。工程２１２において、第１前駆体が図５の工程１７２で説明したように塗布される。工程２１４において、積層超格子材料層５０は、図５の工程１７４で説明したようにベークされる。工程２１６において、積層超格子材料層５０は、図５の工程１７６で説明したように再びベークされる。工程２１８において、積層超格子材料層５０は、図５の工程１７７で説明したように高速熱アニールされる。工程２１８の後、工程２１２、工程２１４、工程２１６、および工程２１８がさらに２回繰り返される。任意の工程２２０では、積層超格子材料層５０の乾燥された層中に結晶粒を形成するために基板に対してファーネスアニールが行われる。任意の工程２２０は、図５の工程１９２で説明したようなアニールである。より好ましくは、このファーネスアニールは酸素雰囲気中で７００℃で６０分間行われる。工程２２２は、タンタル酸ストロンチウムビスマスからなる超薄膜第２層１３２をゾルゲルプロセスによって積層超格子材料５０上に成膜するという本発明の新規な実施形態に関わる。工程２２４において、第２層１３２を有する基板が、図５の工程１７４で説明したようにベークされる。工程２２６において、第２層１３２を有する基板は、図５の工程１７６で説明したように２回目のベークに供される。工程２２８において、図５の工程１７７で説明したように高速熱アニールを基板に対して行う。工程２３０は任意のファーネスアニールであり、このファーネスアニールは図５の工程１９２で説明したように基板に対して行うことができる。工程２３２において、第２電極５２が図５の工程１８６で説明したように基板上に成膜される。工程２３４において、図５の工程１８８および１９０で説明したように、第２電極５２および積層超格子材料層５０、１３２がパターニングされる。より詳細には、当業者には明らかであるように、好ましくは、工程２３４は第２電極５２上にフォトレジストを塗布し、次いで上部電極５２と積層超格子材料層５０、１３２をイオンミリングプロセスを用いてパターニングすることを含む。工程２３６において、フォトレジスト被覆を除去するために基板に対してフォトレジスト灰化プロセスが行われる。工程２３８において、図５の工程１９２で説明したように、基板に対して酸素中で７００℃の温度で３０分間修復アニールを行う。
【００４２】
図７は、本発明の別の実施形態に係る集積回路の製造に使用される別のプロセス概略図を示す。工程２５０において、図５の工程１７０で説明したように基板を準備する。工程２５２において、図５の工程１７２で説明したように前駆体を基板に塗布する。工程２５４は、積層超格子材料層５０を紫外線照射の存在下でベークするという点で、本発明の新規な実施形態に関わる。より詳細には、タンタル酸ストロンチウムビスマスを含む積層超格子材料層５０を、前記前駆体溶液の金属有機結合またはその他の有機化合物を破壊するベーク工程を促進するために十分な紫外線（ＵＶ）照射の存在下でベークする。有機金属タンタル酸ストロンチウムビスマス前駆体溶液中の化学結合は、それぞれの化学結合に応じて種々の特定の結合エネルギーを有する。したがって、これらの結合エネルギーを十分考慮に入れて、採用するＵＶ照射は注意深く選択しなければならない。タンタル酸ストロンチウムビスマスの積層超格子材料層５０に適用するために最も有効なＵＶ照射を選択する場合に関係するパラメータは、ＵＶ波長、ＵＶ出力密度、ＵＶ曝露時間、および工程の順序である。これらのパラメータは、タンタル酸ストロンチウムビスマスの積層超格子材料層５０のベーク工程中に、積層超格子材料層５０の残留分極を犠牲にすることなくスムーズなモフォロジーを生み出すために最適化される。この最適化ならびにＵＶパラメータと各パラメータを与えるための費用とのバランスによって、ＵＶの照射配分が作り出される。
【００４３】
工程２５４において、図５の工程１７４で説明したように基板に対して第１ベークが行われる。より詳細には、ベーク工程１７４の間にＵＶ照射源が基板に対して適用される。このＵＶ照射源は２００ｎｍから３００ｎｍのＵＶ波長を有し、ＵＶ曝露時間は１分間から５分間、出力密度は０．１ｍＷ／ｃｍ^２から１０ｍＷ／ｃｍ^２である。最も好ましくは、ＵＶ照射源の波長は２６０ｎｍであり、ＵＶ曝露時間は４分間、およびＵＶ出力密度は１ｍＷ／ｃｍ^２である。
【００４４】
工程２５６において、図５の工程１７６で説明したように第２ベークが基板に対して行われる。より詳細には、ベーク工程２５６の間にＵＶ照射源が基板に適用される。好ましくは、このＵＶ照射源は図７の工程２５４で説明したＵＶ照射源と同じようなものである。工程２５８において、図５の工程１７７で説明したように、基板に対して高速熱アニールが行われる。工程２５２、工程２５４、工程２５６、および工程２５８は、積層超格子材料層５０が望ましい厚さになるまで１回以上繰り返すことができる。工程２６０において、図５の工程１９２で説明したように、基板に対してファーネスアニールが行われる。工程２６２において、図５の工程１８６で説明したように、第２電極５２が積層超格子材料層５０上に成膜される。工程２６４において、図６の工程２３４で説明したように、第２電極５２がパターニングされる。工程２６６において、図６の工程２３６で説明したように、基板に対して灰化プロセスが行われる。工程２６８において、図５の工程１９２で説明したように、基板に対して修復アニールが行われる。
【００４５】
図８は、本発明の別の実施形態に係る集積回路の製造に使用される別のプロセス概略図を示す。工程３００において、図５の工程１７０で説明したように基板を準備する。工程３０２において、図５の工程１７２で説明したように前駆体を基板に塗布する。工程３０４において、図５の工程１７４で説明したように積層超格子材料層５０をベークする。工程３０２、３０４は、望ましい厚さの積層超格子材料層５０が得られるまで繰り返される。工程３０６において、図５の工程１７６で説明したように基板を再びベークする。工程３０８において、図５の工程１７７で説明したように基板に対して高速熱アニールを行う。工程３１０において、図５の工程１８６で説明したように第２電極５２を基板に成膜する。工程３１２において、図５の工程１８８で説明したように第２電極５２および積層超格子材料層５０をパターニングする。工程３１４において、基板に対してフォトレジストの灰化プロセスが行われ、フォトレジストを除去する。工程３１６は、工程３１２、３１４の後で基板に対して第２高速熱アニールのプロセスを行うという点で、本発明の新規な実施形態に関わる。好ましくは、高速熱アニール工程３１４は酸素雰囲気中で７００℃の温度で３０秒間から３００秒間行われる。工程３１８において、図５の工程１９２で説明したように基板に対してファーネスアニールを行う。
【００４６】
３． 製造プロセスと特性依存の実施例
以下に、本発明に係る製造プロセスを図１に示すウエハ２８に適用する実施例を説明する。各実施例の後に、図に示す電気的特性および電子的特性について述べる。これらの図には、図８、図１３、図１４、図１５、および図１６などのヒステリシス曲線が含まれる。これらの図には、図９および図１７のように、集積回路の印加電圧に対する残留分極（２Ｐｒ）をプロットしたグラフも含まれる。また、これらの図には、図１０のように、印加電圧に対するリーク電流をプロットしたグラフも含まれる。さらに、これらの図には、図１１のように、第２高速熱処理時間（ＲＴＡ）に対する残留分極（２Ｐｒ）をプロットしたグラフも含まれる。最後に、これらの図には、図１２のように、第２ＲＴＡに対するリーク電流をプロットしたグラフも含まれる。ヒステリシス曲線は、印加電圧（ボルト）と分極電荷（マイクロクーロン／ｃｍ^２）のいずれかで示される。一般的には、ヒステリシスは異なる１０個の電圧値、すなわち、±１ボルト、±２ボルト、±３ボルト、±４ボルト、および±５ボルトについて示される。周知の通り、良好な強誘電体特性を示すヒステリシス曲線は、薄い直線的なものではなく、比較的矩形でかつ分極方向に長い傾向を示す。ヒステリシスの測定は、特に言及しない限り非補償Ｓａｗｙｅｒ−Ｔｏｗｅｒ回路で測定する。分極電荷２Ｐｒは、４４のようなキャパシタを１方向（たとえば上向き垂直方向）に完全に分極した状態から、完全に逆の分極状態（たとえば下向きの垂直方向）にスイッチすることにより生じる電荷である。ここで、「完全に分極した」とは、強誘電体物質が完全に分極し、電界が取り除かれた状態を意味する。ヒステリシス曲線では、図８に示されているように、２ＰｒはＰｒ＋（ヒステリシス曲線が正の分極軸（ｙ軸）と交差する点）とＰｒ−（ヒステリシス曲線が負の分極軸（ｙ軸）と交差する点）との差である。特に言及しない限り、２Ｐｒの値は最大の電圧値におけるヒステリシス測定値から取られる。２Ｐｒの値が高いほど、強誘電体メモリおよびその他の用途における物質の性能が良い。１サイクルは、４４などのキャパシタが１平方パルスの間にスイッチされるものと定義される。この分極２Ｐｒは、残留分極Ｐｒのほぼ２倍である。図および議論で使用されるその他のパラメータおよび用語は内容から明らかであろう。
【００４７】
実施例１
パターニング後の第２高速熱アニール
キャパシタ４４を含み、積層超格子材料層５０が積層超格子材料、より具体的にはタンタル酸ストロンチウムビスマス（Ｓｒ_０．９Ｂｉ_２．２Ｔａ_２Ｏ_９）である基板２８を製作した。前駆体溶液のモル濃度は約０．１０モル／リットルとした。単結晶シリコン層９０、厚さ５０００オングストロームの二酸化シリコン層９２、厚さ２００オングストロームのチタン層９６、および厚さ２０００オングストロームの白金層４８を含む基板２８を、拡散炉中で８００℃にて酸素流６リットル／分で３０分間プレベークした。前記前駆体溶液をＭＯＤによって基板２８上に成膜した。基板２８は２５００ｒｐｍで３０秒間回転させた。次いで基板２８をホットプレート上に置き、空気中で１６０℃にて１分間ベークした。この前駆体成膜工程およびベーク工程をさらに２回繰り返した。次に基板２８をホットプレート上に置き、空気中で２６０℃にて４分間ベークした。次いで基板２８を高速熱アニール装置に移し、酸素中で７００℃にて、昇温速度１００℃／秒および保持時間３０秒間の条件でこの基板２８に対して高速熱アニールを行った。次に２０００オングストロームの第２電極５２をスパッタリングし、レジストを塗布し、標準的なフォトマスクプロセスおよびイオンミルエッチングを施した。パターニングに続いて灰化プロセスを行い、次いで基板２８に対して７００℃で３０秒間第２高速熱アニール行った。高速熱アニールは酸素雰囲気中で実施し、次いで基板２８を拡散炉へ移し、酸素雰囲気中で７００℃で６０分間基板２８に対してファーネスアニールを行った。タンタル酸ストロンチウムビスマス層の最終的な厚さは２０００オングストロームであった。追加サンプルを同じ条件で製作した。これらの追加のサンプルに対して、第２高速熱アニールプロセスを以下の時間実施した。すなわち、１つのサンプルに対しては第２高速熱アニールを０秒間行い、別のサンプルに対しては第２高速熱アニールを９０秒間行い、さらに別のサンプルに対しては第２高速熱アニールを３００秒間行った。
【００４８】
図９は、実施例１で製作されたＳｒ_０．９Ｂｉ_２．２Ｔａ_２Ｏ_９サンプルの初期のヒステリシス曲線を示す。図９のヒステリシス曲線は、ｙ軸の分極をマイクロクーロン／ｃｍ^２でプロットしたものである。図９は、実施例１で製作したＳｒ_０．９Ｂｉ_２．２Ｔａ_２Ｏ_９サンプルについて、電圧サイクルがそれぞれ±０．５ボルト、±１ボルト、±１．５ボルト、±２ボルト、±２．５ボルト、±３ボルト、±３．５ボルト、±４ボルト、±４．５ボルト、および±５ボルトの際に測定された分極測定値を示す。図１０は、実施例１で製作されたＳｒ_０．９Ｂｉ_２．２Ｔａ_２Ｏ_９サンプルについて、印加電圧に対する２Ｐｒ値をプロットしたものである。図１０は、実施例１で製作したＳｒ_０．９Ｂｉ_２．２Ｔａ_２Ｏ_９サンプルを、３００秒間第２高速熱アニール処理したものが最大の２Ｐｒ（約１５マイクロクーロン／ｃｍ^２）を有していたことを示している。
【００４９】
図１１は、印加電圧に対するリーク電流（アンペア／ｃｍ^２）をプロットしたものである。このプロットは、第２高速熱アニールの曝露時間の増加がリーク電流を減少させる効果を有することを示している。第２高速熱アニールに３００秒間曝露したサンプルは、第２高速熱アニールに０秒間曝露したサンプルよりも低いリーク電流を有する。図１２は、第２高速熱アニール時間に対する２Ｐｒをプロットしたものである。このプロットは、第２高速熱アニール時間が０秒間のサンプルと比較して、第２高速熱アニール時間が３０秒間、９０秒間、および３００秒間のサンプルの２Ｐｒが改善されたことを示している。図１３は、第２高速熱アニール時間に対するリーク電流（アンペア／ｃｍ^２）をプロットしたものである。このプロットの電圧は３ボルトである。ここでも、サンプルの第２高速熱アニール時間の増加に伴ってリーク電流が減少することが明らかである。
【００５０】
実施例２
タンタル酸ストロンチウムビスマス第２層の形成
キャパシタ４４を含み、積層超格子材料層５０が積層超格子材料、より具体的にはタンタル酸ストロンチウムビスマス（Ｓｒ_０．９Ｂｉ_２．２Ｔａ_２Ｏ_９）である基板２８を製作した。前駆体溶液のモル濃度は約０．１０モル／リットルとした。単結晶シリコン層９０、厚さ５０００オングストロームの二酸化シリコン層９２、厚さ２００オングストロームのチタン層９６、および厚さ２０００オングストロームの白金層４８を含む基板２８を、拡散炉中で８００℃にて酸素流６リットル／分で３０分間プレベークした。前記前駆体溶液をＭＯＤによって基板２８上に成膜した。基板２８は２５００ｒｐｍで３０秒間回転させた。次いで基板２８をホットプレート上に置き、空気中で１６０℃にて１分間ベークした。次に基板２８を空気中で２６０℃にて４分間ベークした。次いで基板２８を高速熱アニール装置に移し、酸素中で７００℃にて、昇温速度１００℃／秒および保持時間３０秒間の条件でこの基板２８に対して高速熱アニールを行った。成膜工程から高速熱アニール工程をさらに２回繰り返し、次に基板２８を成膜チャンバに移し、ゾルゲルプロセスによってタンタル酸ストロンチウムビスマスからなる第２層を基板２８上に成膜した。次にサンプルをホットプレート上に移し、空気中で１６０℃にて１分間前記基板にベークを施した。次に、空気中で２６０℃にて４分間第２ベークを行った。次いで基板２８を高速熱アニール装置に移し、酸素中で７００℃にて、昇温速度１００℃／秒および保持時間３０秒間の条件で高速熱アニールを行った。高速熱アニールプロセスの後に任意のファーネスアニールプロセスを行なうことができ、次いで基板２８を拡散炉に移し、この基板２８に対して、酸素中で７００℃にて６０秒間ファーネスアニールを行った。次に基板２８を成膜チャンバに移し、第２電極５２をスパッタし、レジストを塗布し、標準的なフォトマスクプロセスおよびイオンミルエッチングを行った。パターニングに続いて灰化プロセスを行った。次いで基板２８を拡散炉へ移し、酸素雰囲気中で７００℃の温度で６０分間ファーネスアニールを行った。最後に、標準的な修復アニールを基板２８に施した。タンタル酸ストロンチウムビスマス層の最終的な厚みは１２００オングストロームであった。
【００５１】
図１４は、実施例２で製作された、タンタル酸ストロンチウムビスマス第２層を用いたＳｒ_０．９Ｂｉ_２．２Ｔａ_２Ｏ_９サンプルの初期のヒステリシス曲線を示す。このサンプルは、ＳＢＴ第２層１３２の成膜後にファーネスアニール工程を施したものである。図１４のヒステリシス曲線はｙ軸の分極をマイクロクーロン／ｃｍ^２でプロットしたものである。図１４は、実施例２で製作された、タンタル酸ストロンチウムビスマス第２層１３２を有するＳｒ_０．９Ｂｉ_２．２Ｔａ_２Ｏ_９サンプルについて、電圧サイクルがそれぞれ±０．５ボルト、±１ボルト、±１．５ボルト、±２ボルト、±２．５ボルト、±３ボルト、±３．５ボルト、±４ボルト、±４．５ボルト、および±５ボルトの際に測定された分極測定値を示す。図１５は、実施例１で製作され、パターニングの後にファーネスアニール工程を施した、タンタル酸ストロンチウムビスマス第２層を有するＳｒ_０．９Ｂｉ_２．２Ｔａ_２Ｏ_９サンプルの初期のヒステリシス曲線を示す。図１５は、実施例２で製作されたタンタル酸ストロンチウムビスマス第２層１３２を有するＳｒ_０．９Ｂｉ_２．２Ｔａ_２Ｏ_９サンプルで、電圧サイクルがそれぞれ±０．５ボルト、±１ボルト、±１．５ボルト、±２ボルト、±２．５ボルト、±３ボルト、±３．５ボルト、±４ボルト、±４．５ボルト、および±５ボルトの際に測定された分極測定値を示す。図１６は、実施例２で製作され、ＳＢＴ層５０およびＳＢＴ第２層１３２の両方の成膜後にファーネスアニール工程を施した、タンタル酸ストロンチウムビスマス第２層を有するＳｒ_０．９Ｂｉ_２．２Ｔａ_２Ｏ_９サンプルの初期のヒステリシス曲線を示す。図１６は、実施例２で製作された、タンタル酸ストロンチウムビスマス第２層１３２を有するＳｒ_０．９Ｂｉ_２．２Ｔａ_２Ｏ_９サンプルで、電圧サイクルがそれぞれ±０．５ボルト、±１ボルト、±１．５ボルト、±２ボルト、±２．５ボルト、±３ボルト、±３．５ボルト、±４ボルト、±４．５ボルト、および±５ボルトの際に測定された分極測定値を示す。図１７は、実施例２で製作され、ＳＢＴ層５０の成膜後にファーネスアニール工程を施した、タンタル酸ストロンチウムビスマス第２層１３２を有するＳｒ_０．９Ｂｉ_２．２Ｔａ_２Ｏ_９サンプルの初期のヒステリシス曲線を示す。図１７は、実施例２で製作された、タンタル酸ストロンチウムビスマス第２層１３２を有するＳｒ_０．９Ｂｉ_２．２Ｔａ_２Ｏ_９サンプルで、電圧サイクルがそれぞれ±０．５ボルト、±１ボルト、±１．５ボルト、±２ボルト、±２．５ボルト、±３ボルト、±３．５ボルト、±４ボルト、±４．５ボルト、および±５ボルトの際に測定された分極測定値を示す。
【００５２】
図１８は、印加電圧に対する分極２Ｐｒ（マイクロクーロン／ｃｍ^２）をプロットしたものである。このプロットは、基板にファーネスアニールプロセスを施した場合に対応する曲線を示す。最も大きい２Ｐｒ値を有する曲線は、ＳＢＴ層５０の成膜およびＳＢＴ第２層１３２の成膜の両方を行なった後にファーネスアニール工程を実施したプロセスにおいて得られた。
【００５３】
タンタル酸ストロンチウムビスマス第２層によって、従来のプロセスで得られるものよりも多孔性の低い集積回路のキャパシタにおける強誘電体物質が得られた。表面モフォロジーは極めてスムーズとなり、これにより集積回路のキャパシタをパターニングする際に問題が発生することが少なくなる。さらに、強誘電体物質の分極性はこの製造プロセスによって低下することはなかった。
【００５４】
実施例３
パターニング後のファーネスアニール
キャパシタ４４を含み、積層超格子材料層５０が積層超格子材料、より具体的にはタンタル酸ストロンチウムビスマス（Ｓｒ_０．９Ｂｉ_２．２Ｔａ_２Ｏ_９）である基板２８を製作した。前駆体溶液のモル濃度は約０．１０モル／リットルとした。単結晶シリコン層９０、厚さ５０００オングストロームの二酸化シリコン層９２、厚さ２００オングストロームのチタン層９６、および厚さ２０００オングストロームの白金層４８を含む基板２８を、拡散炉中で８００℃にて酸素流６リットル／分で３０分間プレベークした。前記前駆体溶液をＭＯＤによって基板２８上に成膜した。基板２８は２５００ｒｐｍで３０秒間回転させた。次いで基板２８をホットプレート上に置き、空気中で１６０℃にて１分間ベークした。次に基板２８を空気中で２６０℃にて４分間ベークし、前記前駆体の塗布および第２ベーク工程をさらに１回繰り返した。次いで基板２８を高速熱アニール装置に移し、酸素中で７００℃にて、昇温速度１００℃／秒および保持時間３０秒間の条件でこの基板２８に対して高速熱アニールを行った。次に基板２８を成膜チャンバに移し、第２電極５２をスパッタし、レジストを塗布し、標準的なフォトマスクプロセスおよびイオンミルエッチングを施し、次いでレジストを積層超格子材料層５０および第１電極４８に塗布し、標準的なフォトマスクプロセスおよびイオンミルエッチングを施した。次に、基板２８を拡散炉へ移し、酸素雰囲気中で７００℃にて６０分間基板２８に対してファーネスアニールを行った。最後に、標準的な修復アニールを基板２８に施した。本発明のこの態様はよりスムーズな表面モフォロジーを生み出し、これにより集積回路のキャパシタをパターニングする際のショートの問題が低減された。
【００５５】
実施例４
タンタル酸ストロンチウムビスマスのＵＶプロセス
キャパシタ４４を含み、積層超格子材料層５０が積層超格子材料、より具体的にはタンタル酸ストロンチウムビスマス（Ｓｒ_０．９Ｂｉ_２．２Ｔａ_２Ｏ_９）である基板２８を製作した。前駆体溶液のモル濃度は約０．１０モル／リットルとした。単結晶シリコン層９０、厚さ５０００オングストロームの二酸化シリコン層９２、厚さ２００オングストロームのチタン層９６、および厚さ２０００オングストロームの白金層４８を含む基板２８を、拡散炉中で８００℃にて酸素流６リットル／分で３０分間プレベークした。前記前駆体溶液をＭＯＤによって基板２８上に成膜した。基板２８は２５００ｒｐｍで３０秒間回転させた。次いで基板２８をホットプレート上に置き、ＵＶ照射源に曝露しながら空気中で１６０℃にて１分間ベークした。ＵＶ照射源は厳密に制御し、２６０ｎｍのＵＶ波長を放射するように調整した。ＵＶ照射源の出力密度は１ｍＷ／ｃｍ^２に制御した。次に、基板２８をＵＶ照射源に曝露しながら、空気中で２６０℃にて４分間基板２８をベークした。なお、前記照射源は第１ベーク工程と同じ条件に制御した。次いで基板２８を高速熱アニール装置に移し、酸素中で７００℃、昇温速度１００℃／秒、保持時間３０秒間の条件でこの基板２８に対して高速熱アニールを行った。成膜から高速熱アニールまでの工程をさらに２回繰り返した。次に、基板２８を拡散炉へ移し、酸素雰囲気中で７００℃にて３０秒間基板２８に対してファーネスアニールを行った。次いで基板２８を成膜チャンバへ移し、第２電極５２をスパッタし、レジストを塗布し、標準フォトマスクプロセスおよびイオンミルエッチングを施した。パターニング工程に続いて灰化工程を行った。最後に、標準的な修復アニールを基板２８に施した。本発明のこの態様は、従来技術の製造プロセスと比較して、積層超格子材料のよりスムーズな表面モフォロジーを生み出した。得られた積層超格子材料は、従来技術のプロセスによって得られたものよりも多孔性が低かった。
【００５６】
上記およびその他の実施例から、ＵＶ照射配分は以下のパラメータの範囲内にすべきであると確定した：波長は２００ｎｍから３００ｎｍの間、好ましくは約２６０ｎｍ；ＵＶ照射時間は１分間から５分間、好ましくは約４分間；出力密度は０．１ｍＷ／ｃｍ^２から１０ｍＷ／ｃｍ^２、好ましくは約１ｍＷ／ｃｍ^２。
【００５７】
実施例５
ビスマスタンタル酸塩第２層の形成
キャパシタ４４を含み、積層超格子材料層５０が積層超格子材料、より具体的にはタンタル酸ストロンチウムビスマス（Ｓｒ_０．９Ｂｉ_２．２Ｔａ_２Ｏ_９）である基板２８を製作した。前駆体溶液のモル濃度は約０．１０モル／リットルとした。単結晶シリコン層９０、厚さ５０００オングストロームの二酸化シリコン層９２、厚さ２００オングストロームのチタン層９６、および厚さ２０００オングストロームの白金層４８を含む基板２８を、拡散炉中で８００℃にて酸素流６リットル／分で３０分間プレベークした。前記前駆体溶液をＭＯＤによって基板２８上に成膜した。基板２８は２５００ｒｐｍで３０秒間回転させた。次いで基板２８をホットプレート上に置き、空気中で１６０℃にて１分間ベークした。次に基板２８を空気中で２６０℃にて４分間ベークした。次いで基板２８を高速熱アニール装置に移し、酸素中で７００℃にて、昇温速度１００℃／秒および保持時間３０秒間の条件でこの基板２８に対して高速熱アニールを行った。成膜から高速熱アニールまでの工程をさらに２回繰り返し、次いで基板２８を成膜チャンバに移した。
【００５８】
次いで、ビスマスタンタル酸塩の第２層をゾルゲルプロセスによって基板２８上に成膜し、次にこのサンプルをホットプレート上に移し、空気中で１６０℃にて１分間基板をベークした。次に、第２ベークを空気中で２６０℃にて４分間行った。次いで基板２８を高速熱アニール装置に移し、酸素中で７００℃にて、昇温速度１００℃／秒および保持時間３０秒間の条件でこの基板２８に対して高速熱アニールを行った。この高速熱アニールプロセス後に、任意のファーネスアニールプロセスを行なうことができる。次いで基板２８を拡散炉に移し、酸素中で７００℃にて６０秒間ファーネスアニールを行った。次に基板２８を成膜チャンバに移し、第２電極５２をスパッタし、レジストを塗布し、標準的なフォトマスクプロセスおよびイオンミルエッチングを施した。パターニング工程に続いて灰化工程を行った。次いで基板２８を拡散炉へ移し、酸素雰囲気中７００℃にて６０分間基板２８に対してファーネスアニールを行った。最後に、標準的な修復アニールを基板２８に施した。タンタル酸ストロンチウムビスマス層の最終的な厚さは１２００オングストロームであった。ビスマスタンタル酸塩第２層はよりスムーズな積層超格子材料を生み出した。ビスマスタンタル酸塩第２層によって、従来のプロセスで得られるものよりも多孔性の低い集積回路のキャパシタにおける強誘電体物質が得られた。表面モフォロジーは極めてスムーズとなり、これにより集積回路のキャパシタをパターニングする際の問題の発生が低減される。さらに、強誘電体物質の分極性はこの製造プロセスによって低下することはなかった。
【００５９】
修正されたこの積層超格子材料プロセス、すなわち、完全な結晶化アニールをパターニング後まで実施しないプロセスは、エッチングの問題を克服するだけでなく、キャパシタのショートの可能性を減らす有望な候補である。これは、アニールを積層超格子材料のパターニングの後に実施するか、上部電極をパターニングした後に実施するか、あるいは水素バリア層、層間絶縁層などが形成された後に実施するかを問わない。さらに、上部電極、積層超格子材料、および下部電極のエッチングプロセスの後に、付加的な高速熱アニールプロセスを採用することは、リーク電流の微少な増加ならびにこの修正プロセスによって引き起こされる２Ｐｒの僅かな減少を排除するのに非常に有効である。上述の技術を採用することによって、従来技術では７５０℃であった最高アニール温度を、この修正プロセスでは７００℃以下に下げることができる。
【００６０】
従来法による積層超格子材料薄膜の代わりに、ゾルゲル溶液をベースとする超薄膜積層超格子材料上部層を採用することによって、電気特性をまったく低下させることなく表面モフォロジーをある程度改善できることが確認された。この改善は、ビスマスチタン酸塩上部層の場合に見られるように、上部層の厚さに依存することはない。ゾルゲル積層超格子材料を上部層として利用する場合、上部層成膜後のファーネスアニール、またはベース層成膜および上部層成膜の両方を行なった後のファーネスアニールは、いずれも良好な結果をもたらす。しかし、熱効率の観点からは、前者のプロセスが最善であろう。
【００６１】
タンタル酸ストロンチウムビスマスまたはビスマスタンタル酸塩層を有するその他のタンタル酸塩型の積層超格子材料薄膜の電気的特性は、誘電率に基因して、ビスマスタンタル酸塩層の厚みに強く依存する。したがって、ビスマスタンタル酸塩膜の厚みの非常に厳密な制御が必要である。ベースの積層超格子材料層に対するビスマスタンタル酸塩の割合は５％から３５％に維持しなければならない。ビスマスタンタル酸塩上部層の厚さを最適化した後では、ビスマスタンタル酸塩上部層を有さないものと同じ２Ｐｒ特性およびほぼフラットな膜表面が得られた。しかし、絶縁破壊電圧は劇的に改善されて１０ボルトを超えた。
【００６２】
上述の５つの実施例は、タンタル酸ストロンチウムビスマス、ニオブ酸ストロンチウムビスマス、およびストロンチウムビスマスタンタラムニオブ酸塩など数種類の積層超格子材料を用いて実施した。最善の薄膜モフォロジーは、ストロンチウムビスマスタンタラムニオブ酸塩のベース層と、ビスマスタンタル酸塩の上部層との組み合わせで得られた。ビスマスタンタル酸塩を上部層として用いた場合は、ビスマスタンタル酸塩上部層の成膜後の炉内でのアニールが、表面モフォロジー、電気的特性、および熱効率の観点において最良のプロセスであった。また、ビスマスタンタル酸塩は水素バリア層として使用できることが特筆される。ビスマスタンタル酸塩の利点は、上述の３種類のタンタル酸塩型の積層超格子材料と同じ元素を有し、低温で容易に結晶化できることである。
【００６３】
さまざまな積層超格子材料のストロンチウム／ビスマス比も変化させた。ストロンチウム／ビスマス比が０．９／２．２の膜と０．９／２．３の膜とを比較すると、ビスマスタンタル酸塩上部層と組み合わせた、ビスマスがより多いベース膜が、表面モフォロジーの改善に有効であった。
【００６４】
ベーク工程でのＵＶ曝露（ＵＶ波長は約２５４ｎｍおよびＵＶ出力密度は０．７３ｍＷ／ｃｍ^２）は、積層超格子材料の表面粗さの改善をもたらした。特に、１６０℃での第１ベーク工程後のＵＶ曝露は、表面モフォロジーの改善に大きな効果を発揮した。しかし、ＵＶを多用しすぎると、２Ｐｒが低下した。この現象はＣ軸配向によって引き起こされた。表面モフォロジーの改善は、約８３ミリジュール／ｃｍ^２（ｍＪ／ｃｍ^２）のＵＶ曝露をするまでは見られなかった。１００ｍＪ／ｃｍ^２の曝露後は、２Ｐｒの低下は顕著になった。したがって、ＵＶ曝露の合計エネルギーは厳密に制御しなければならない。ＵＶ曝露が小さすぎると表面粗さに変化は表れず、ＵＶ曝露が多すぎると２Ｐｒの大幅な低下を招く。ＵＶエネルギーは有機金属物質またはその他の有機物質の結合を破壊するのに十分なほど強くなければならないが、Ｃ軸配向を引き起こすほど強くてはいけない。ＵＶを第１層だけに照射するのが、表面モフォロジーを改善し、かつ２Ｐｒの低下を防ぐ点において最善の方法である。
【００６５】
上述の「ＵＶ曝露プロセス」と、上述の「ビスマスタンタル酸塩上部層プロセス」とを組み合わせて採用することにより、最も信頼性の高いタンタル酸ストロンチウムビスマスをベースとした膜を作製することができる。
【００６６】
現時点で本発明の好ましい実施形態と考えられるものを説明している。本発明は、その精神または基本的特徴から逸脱することなく、別の特定の形で実施できることは言うまでもない。たとえば、本発明はシリコン基板に関して説明したが、ガリウム砒素、ゲルマニウム、シリコンゲルマニウムなどの基板やその他の基板も使用することができる。その他多くの強誘電体ＦＥＴ構造物も使用することができる。さらに、積層超格子材料を用いて作られるＦＥＴの利点と実用性を実証してきたことで、その他多くの積層物質も利用することができるであろう。したがって、本発明の実施形態は例示的なものであって、制限的なものではないと解釈されるものとする。本発明の範囲は付随する請求項で示される。
【図面の簡単な説明】
【図１】 図１は、本発明に係る集積回路の断面図を示す。
【図２】 図２は、本発明の一実施形態の断面図を示す。
【図３】 図３は、本発明に係るプロセスによって製造された薄膜キャパシタを上部に含むウエハの平面図が大幅に拡大されて示されてる。
【図４】 図４は、図３に示すキャパシタの４−４線断面図を示す。
【図５】 図５は、図１に示す集積回路を製造するためのプロセス概略図を示す。
【図６】 図６は、図４に示す集積回路を製造するためのプロセス概略図を示す。
【図７】 図７は、本発明のＵＶベークの態様に基づいて集積回路を製造するためのプロセス概略図を示す。
【図８】 図８は、本発明の第２高速熱アニールに基づいて集積回路を製造するためのプロセス概略図を示す。
【図９】 図９は、本発明の第２高速熱アニールの態様によって処理されたＳｒＢｉ_２Ｔａ_２Ｏ_９サンプルにおける分極（マイクロクーロン／ｃｍ^２）対印加電圧のグラフを示す。
【図１０】 図１０は、本発明の第２高速熱アニールの態様によって処理されたＳｒＢｉ_２Ｔａ_２Ｏ_９サンプルにおける２Ｐｒ対印加電圧のグラフを示す。
【図１１】 図１１は、本発明の第２高速熱アニールの態様によって処理されたＳｒＢｉ_２Ｔａ_２Ｏ_９サンプルにおけるリーク電流対印加電圧のグラフを示す。
【図１２】 図１２は、本発明の第２高速熱アニールの態様によって処理されたＳｒＢｉ_２Ｔａ_２Ｏ_９サンプルにおける２Ｐｒ対第２高速熱アニール時間のグラフを示す。
【図１３】 図１３は、本発明の第２高速熱アニールの態様によって処理されたＳｒＢｉ_２Ｔａ_２Ｏ_９からなるサンプルにおけるリーク電流対第２高速熱アニール時間のグラフを示す。
【図１４】 図１４は、ＳｒＢｉ_２Ｔａ_２Ｏ_９からなる薄膜第２層を有し、この薄膜第２層を成膜した後に最終結晶化アニールを施したＳｒＢｉ_２Ｔａ_２Ｏ_９からなるサンプルの±１、±２、±３、±４、±５ボルトでのヒステリシス曲線を示す。
【図１５】 図１５は、ＳｒＢｉ_２Ｔａ_２Ｏ_９からなる薄膜第２層を有し、パターニング後に最終結晶化アニールと修復アニールを施したＳｒＢｉ_２Ｔａ_２Ｏ_９からなるサンプルの±１、±２、±３、±４、±５ボルトでのヒステリシス曲線を示す。
【図１６】 図１６は、ＳｒＢｉ_２Ｔａ_２Ｏ_９からなる第２層を有し、ＳｒＢｉ_２Ｔａ_２Ｏ_９からなる第１層および前記第２層を成膜した後に最終結晶化アニールを施した前記第１層の±１、±２、±３、±４、±５ボルトでのヒステリシス曲線を示す。
【図１７】 図１７は、ＳｒＢｉ_２Ｔａ_２Ｏ_９からなる第２層を有し、ＳｒＢｉ_２Ｔａ_２Ｏ_９からなる第１層の成膜後であって前記第２層の成膜前に最終結晶化アニールを施した前記第１層の±１、±２、±３、±４、±５ボルトでのヒステリシス曲線を示す。
【図１８】 図１８は、ＳｒＢｉ_２Ｔａ_２Ｏ_９からなる薄膜第２層を有し、集積回路の製造プロセスにおいて異なる成膜工程で最終結晶化アニールを施したＳｒＢｉ_２Ｔａ_２Ｏ_９からなる第１層における２Ｐｒ対印加電圧のグラフを示す。

Claims (10)

1. 集積回路（４０）の製造方法であって、
   基板（２８）と、加熱時にタンタル酸ストロンチウムビスマスを含む積層超格子材料（５０）を自発的に形成するために有効な量の金属分を含む前駆体とを準備する工程と、
   前記前駆体を前記基板（２８）に塗布することによってコーティング膜を形成し、前記コーティング膜に第１の処理を実施して固体膜を形成する工程であって、
   前記第１の処理は、コーティングされた前記基板（２８）を波長が２００ｎｍから３００ｎｍで、出力密度０．１ｍＷ／ｃｍ^２から１０ｍＷ／ｃｍ^２の紫外線照射源に１分間から５分間暴露しながら、３００℃以下の温度で第１ベークを実施する工程と、
   次いで、前記基板を波長が２００ｎｍから３００ｎｍで、出力密度０．１ｍＷ／ｃｍ^２から１０ｍＷ／ｃｍ^２の紫外線照射源に１分間から５分間暴露しながら、３００℃以下の温度で第２ベークを実施する工程と、
   次いで、前記基板を高速熱アニールする工程と、
   次いで、前記基板をファーネスアニールする工程とを含む前記固体膜を形成する工程と、
   上部電極（５２）を前記基板上に成膜する工程と、
   前記基板にフォトレジストを塗布する工程と、
   前記上部電極（５２）および前記固体膜にパターンニングの処理を施す工程と、
   前記基板の前記フォトレジストを灰化除去する工程と、
   前記基板を修復アニールする工程と、
   前記集積回路（４０）に前記積層超格子材料（５０）の少なくとも一部が含まれるように前記集積回路（４０）の製造を完結させる工程と、
   を含むことを特徴とする方法。
2. 前記第１ベークにおいて、前記紫外線照射源の出力密度が１ｍＷ／ｃｍ^２である、請求項１に記載の方法。
3. 前記第１ベークにおいて、前記紫外線照射源の波長が２６０ｎｍである、請求項１または２に記載の方法。
4. 前記第１ベークにおいて、前記温度が１５０℃から１７０℃の範囲であり、前記時間が１分間である、請求項１ないし３のいずれかに記載の方法。
5. 前記第２ベークにおいて、前記紫外線照射源の出力密度が１ｍＷ／ｃｍ^２である、請求項１ないし４のいずれかに記載の方法。
6. 前記第２ベークにおいて、前記紫外線照射源の波長が２６０ｎｍである、請求項１ないし５のいずれかに記載の方法。
7. 前記第２ベークにおいて、前記温度が１５０℃から１７０℃の範囲であり、前記時間が４分間である、請求項１ないし６のいずれかに記載の方法。
8. 前記第１ベークおよび前記第２ベークが空気中または窒素中で行われる、請求項１ないし７のいずれかに記載の方法。
9. 前記高速熱アニールが６９０℃から７１０℃の温度で３０秒間から３００秒間行われる、請求項１ないし８のいずれかに記載の方法。
10. 前記高速熱アニールが酸素中で行われる、請求項１ないし９のいずれかに記載の方法。

Images