JP2001072417A - 誘電体膜、それを備えたキャパシタ及びそれを備えたランダムアクセスメモリ - Google Patents

誘電体膜、それを備えたキャパシタ及びそれを備えたランダムアクセスメモリ

Info

Publication number
JP2001072417A
JP2001072417A JP24401299A JP24401299A JP2001072417A JP 2001072417 A JP2001072417 A JP 2001072417A JP 24401299 A JP24401299 A JP 24401299A JP 24401299 A JP24401299 A JP 24401299A JP 2001072417 A JP2001072417 A JP 2001072417A
Authority
JP
Japan
Prior art keywords
film
dielectric film
capacitor
thickness
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24401299A
Other languages
English (en)
Other versions
JP4265042B2 (ja
Inventor
Kunio Hiyama
邦夫 樋山
Masuhiro Okada
升宏 岡田
Hideki Tsuboi
秀樹 坪井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP24401299A priority Critical patent/JP4265042B2/ja
Publication of JP2001072417A publication Critical patent/JP2001072417A/ja
Application granted granted Critical
Publication of JP4265042B2 publication Critical patent/JP4265042B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 膜厚が0.5μm以下で誘電率が高いものを
低コストで製造することができる誘電体膜、それを備え
たキャパシタ及びそれを備えたランダムアクセスメモリ
を提供する。 【解決手段】 誘電体膜は、PbxZr(1-y)Tiy3
びLiを含有する組成を有し、xの値は0.9乃至1.
3、yの値は0.3乃至0.7である。また、誘電体薄
膜のLiの含有量はPbxZr(1-y)Tiy3の含有量に
対して0.001乃至20モル%であり、その膜厚は5
000Å以下である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置に好適な
誘電体膜、それを備えたキャパシタ及びそれを備えたラ
ンダムアクセスメモリに関し、特に、誘電率が向上した
誘電体膜、それを備えたキャパシタ及びそれを備えたラ
ンダムアクセスメモリに関する。
【0002】
【従来の技術】従来、強誘電体ランダムアクセスメモリ
(FRAM(ferroelectric RAM))中の強誘電体膜に
使用される強誘電体材料として鉛系酸化物強誘電体材料
及びビスマス層状構造強誘電体材料が使用されている。
前者の鉛系酸化物強誘電体材料の例としては、ペロブス
カイト型結晶構造を有するPZT(Pb(Zr、Ti)
3)系強誘電体材料及びチタン酸鉛(PbTiO3)が
挙げられる。PZT系強誘電体材料及びチタン酸鉛(P
bTiO3)の薄膜は、赤外線センサ用材料、マイクロ
アクチュエータ用材料及びメモリ用材料等への応用が期
待されている。
【0003】しかし、これらの薄膜は、その製造方法の
如何に拘わらず、膜厚が1μm以下となると、誘電特
性、特に誘電率が著しく低下することが知られており、
この誘電特性の低下が応用上の大きな障害になってい
る。
【0004】そこで、このような誘電率の低下を改善す
るために、これまで種々の薄膜の製造方法及び添加物の
研究がなされている。その中でも、チタン酸鉛の結晶格
子中のPbの一部をLaに置換した(Pb、La)Ti
3薄膜(PLT薄膜)によれば、誘電特性を改善する
ことができることが知られている。
【0005】なお、これらの強誘電体薄膜は、通常、ス
パッタ法又はゾルゲル法等によりSiウェハ上に設けら
れた下部電極上に形成している。
【0006】
【発明が解決しようとする課題】しかしながら、PZT
系強誘電体薄膜をスパッタ法又はゾルゲル法等によりS
iウェハ上に設けられた下部電極上に形成する場合、そ
の膜厚が1μm以下であると、薄膜と下部電極との界面
近傍においてO2の欠損が生じて、誘電率が低下すると
いう問題点がある。
【0007】表面のミラー指数が(100)であるMg
等の単結晶基板上に単結晶のPt電極を下部電極として
形成し、この上に有機金属CVD(MOCVD)等によ
りPZT層をエピタキシャル成長させれば、欠陥がなく
誘電率が高い薄膜を得ることができるが、コストが極め
て高いものとなってしまう。
【0008】本発明はかかる問題点に鑑みてなされたも
のであって、膜厚が0.5μm以下で誘電率が高いもの
を低コストで製造することができる誘電体膜、それを備
えたキャパシタ及びそれを備えたランダムアクセスメモ
リを提供することを目的とする。
【0009】
【課題を解決するための手段】本発明に係る誘電体膜
は、PbxZr(1-y)Tiy3及びLiを含有する組成を
有し、xの値は0.9乃至1.3、yの値は0.3乃至
0.7であり、Liの含有量はPbxZr(1-y)Tiy3
の含有量に対して0.001乃至20モル%であり、膜
厚は5000Å以下であることを特徴とする。
【0010】前記膜厚は、200乃至3000Åである
ことが望ましい。
【0011】本発明においては、PZT系強誘電体材料
にLiが含有されているので、標準生成エネルギが大き
く酸素抜けが防止される。これにより、単結晶基板を使
用したり、特殊な方法を採用しなくても、薄膜化しなが
ら誘電率を高めることが可能である。
【0012】本発明に係るキャパシタは、下部電極と、
この下部電極上に形成された誘電体膜と、この誘電体膜
上に形成された上部電極と、を有するキャパシタにおい
て、前記誘電体膜はPbxZr(1-y)Tiy3及びLiを
含有する組成を有し、xの値は0.9乃至1.3、yの
値は0.3乃至0.7であり、前記誘電体膜のLiの含
有量はPbxZr(1-y)Tiy3の含有量に対して0.0
01乃至20モル%であり、前記誘電体膜の膜厚は20
0乃至3000Åであり、前記上部電極及び前記下部電
極のうち少なくとも一方はPt電極又はIr電極である
ことを特徴とする。
【0013】本発明に係る他のキャパシタは、下部電極
と、この下部電極上に形成された誘電体膜と、この誘電
体膜上に形成された上部電極と、を有するキャパシタに
おいて、前記誘電体膜はPbxZr(1-y)Tiy3及びL
iを含有する組成を有し、xの値は0.9乃至1.3、
yの値は0.3乃至0.7であり、前記誘電体膜のLi
の含有量はPbxZr(1-y)Tiy3の含有量に対して
0.001乃至20モル%であり、前記誘電体膜の膜厚
は200乃至3000Åであり、前記上部電極及び前記
下部電極を構成する導電材料の格子定数は3.5乃至
4.3Å又は5.0乃至6.1Åであることを特徴とす
る。
【0014】前記誘電体膜の膜厚は、500乃至200
0Åであることが望ましい。
【0015】本発明においては、前述のような誘電率が
高い誘電体膜がキャパシタ絶縁膜となるので、高い静電
容量を確保することができる。
【0016】本発明に係るランダムアクセスメモリは、
前述のいずれかのキャパシタを有することを特徴とす
る。
【0017】
【発明の実施の形態】本願発明者等が前記課題を解決す
べく、鋭意実験研究を重ねた結果、PZT系強誘電体材
料であるPbxZr(1-y)Tiy3にLiを含有させるこ
とにより、0.5μm以下に薄膜化しても十分に高い誘
電率を得ることができることを見い出した。
【0018】以下、本発明に係る誘電体膜に含有される
化学成分及びその組成限定理由について説明する。
【0019】LiはPbxZr(1-y)Tiy3の標準生成
エネルギが大きく、Oとの結合力が高い元素である。従
って、酸素抜けの防止により分極量の減少が防止され、
誘電率が著しく向上する。
【0020】なお、PbxZr(1-y)Tiy3において、
xの値は0.9乃至1.3、yの値は0.3乃至0.7
とする。
【0021】xの値が0.9未満であると、Pbが不足
し自発分極が低くなりやすい。一方、xの値が1.3を
超えると、余剰なPbによりリーク電流が増大しやす
い。また、yの値が0.3未満であると、Tiが不足し
強誘電体材料の自発分極が低くなりやすい。一方、yの
値が0.7を超えると、Tiが過剰となり強誘電体材料
のリーク電流が大きくなりやすい。従って、xの値は
0.9乃至1.3、yの値は0.3乃至0.7とする。
【0022】また、Liの含有量はPbxZr(1-y)Ti
y3の含有量に対して0.001乃至20モル%とす
る。
【0023】Liの含有量がPbxZr(1-y)Tiy3
含有量に対して0.001モル%未満であると、Liの
含有効果が低く、誘電率の向上が小さい。一方、Liの
含有量が20モル%を超えると、リーク電流が大きくな
る。また、誘電率が低下してしまう。従って、Liの含
有量はPbxZr(1-y)Tiy3の含有量に対して0.0
01乃至20モル%とする。
【0024】誘電体膜の膜厚は、5000Å以下とす
る。
【0025】誘電体膜の膜厚が5000Åを超えると、
1μm以下の微細な加工が困難となる。従って、誘電体
膜の膜厚は5000Åとする。但し、膜厚が200Å未
満であると、十分な誘電率を得ることができない場合が
ある。一方、膜厚が3000Åを超えると、1μm以下
の微細加工は可能となるが、歩留まりが低下する。従っ
て、誘電体膜の膜厚は200乃至3000Åであること
が望ましい。更に、膜厚が2000Å未満であると、成
膜を安定して行うことが困難となる場合がある。従っ
て、誘電体膜の膜厚は2000Å以上であることがより
一層望ましい。
【0026】このような組成を有する誘電体膜をキャパ
シタ絶縁膜として使用する場合、Pt電極又はIr電極
等の容易に形成することができる電極をキャパシタ電極
として使用することができる。また、PZTの結晶は正
方晶系に属し、そのa軸の長さは3.9Åである。そし
て、PZTの誘電率は、そのc軸が基板に垂直に配向し
たときに最も有効に高くなる。このため、格子定数が
3.5乃至4.3Å又は5.0乃至6.1Åの導電材料
を上部電極又は下部電極として使用することも可能であ
る。導電材料の格子定数が3.5Å未満であるか、4.
3Åを超え5.0Å未満であるか、又は6.1Åを超え
ると、導電材料の結晶格子のc軸が基板に垂直に配向し
なくなって誘電率が低下する。従って、上部電極又は下
部電極として使用する導電材料の格子定数は、3.5乃
至4.3Å又は5.0乃至6.1Åとする。なお、3.
5乃至4.3Åという範囲はa軸の長さ(3.9Å)の
±10%以内の範囲であり、5.0乃至6.1Åという
範囲は、a軸の長さを21/2倍したもの(単位格子の底
面の対角線の長さ(5.52Å))の±10%以内の範
囲である。
【0027】なお、Liは、従来PZT系強誘電体材料
に添加されている元素とは添加元素としての性質が著し
く異なる元素である。前述のように、従来、PZT系強
誘電体材料にLa、Nb又はBi等が添加されている
が、これはPZT系強誘電体材料からなる膜中からのO
の抜けだしを防止するためである。そして、これらの添
加元素はPbの置換元素として作用するため、それらの
電気陰性度又はイオン半径はPbのものと近似してい
る。下記表1に種々の元素の電気陰性度及びイオン半径
を示す。
【0028】
【表1】
【0029】上記表1に示すように、Laはイオン半径
がPbのものと近似しており、Nb及びBiは電気陰性
度がPbのものと近似している。一方、Liの電気陰性
度及びイオン半径はPbのそれらと著しく相違する。こ
のように、Liの添加元素としての性質は従来の添加元
素と比して著しく相違するものである。また、FeはP
bと同程度の電気陰性度を有するが、標準生成エネルギ
はLiの方がFeよりも低く、酸化物はLi酸化物の方
がより安定に存在する。
【0030】次に、上述のような組成を有する誘電体薄
膜をキャパシタ絶縁膜として備えた本発明の実施例を適
用した誘電体メモリを製造する方法について説明する。
図1(a)及び(b)並びに図2(a)乃至(c)は本
発明の実施例を適用した誘電体メモリを製造する方法を
工程順に示す断面図である。
【0031】図1(a)に示すように、従来の方法と同
様の方法により、膜厚が、例えば、0.6mmのシリコ
ン基板1の表面又は表面上にゲート酸化膜2、ゲート電
極3、ソース4a及びドレイン4bを形成する。更に、
全面に膜厚が、例えば、450nmの第1のSiO2
8を層間絶縁膜として形成する。
【0032】次いで、図1(b)に示すように、全面に
第1の導電膜5a、前述の組成を有し膜厚が、例えば、
200nmの誘電体膜6及び第2の導電膜5bを順次形
成する。なお、誘電体膜6の具体的な形成方法について
は後述する。また、第1の導電膜は、例えば、膜厚が2
0nmのTi膜及び膜厚が2000ÅのPt膜からな
る。更に、第2の導電膜は、例えば、Pt膜からなる。
【0033】次に、図2(a)に示すように、キャパシ
タが形成される予定の所定の領域にのみ残るように第2
の導電膜5b、誘電体膜6及び第1の導電膜5aをイオ
ンミリング等によりパターニングする。これにより、第
1の導電膜5aから下部電極が構成され、誘電体膜6か
らキャパシタ絶縁膜が構成され、第2の導電膜5bから
上部電極が構成される。
【0034】その後、図2(b)に示すように、全面に
第2のSiO2膜9を層間絶縁膜として形成する。次い
で、第2の導電膜5b、ソース4a及びドレイン4bの
各拡散層まで到達するコンタクトホール10を第1のS
iO2膜8及び第2のSiO2膜9に形成する。
【0035】そして、図2(c)に示すように、Al膜
を全面に形成しパターニングすることにより、コンタク
トホール10内にAl配線層7を埋設する。このとき、
第2の導電層5bとドレイン4bとがAl配線層7によ
り接続されるようにする。これにより、1個のトランジ
スタ11及び1個のキャパシタ12が形成される。
【0036】図3は本発明の実施例を適用した誘電体メ
モリを示す等価回路図である。上述のようにして構成さ
れた誘電体メモリセルは、図3に示すように、1個のト
ランジスタ11と1個のキャパシタ12から構成され
る。そして、この誘電体メモリに1ビットの情報が記憶
される。
【0037】次に、誘電体膜6の形成方法について具体
的に説明する。誘電体膜6は種々の方法により形成する
ことが可能であるが、ここではその一例として、ゾルゲ
ル液を使用する形成方法について説明する。先ず、2
0.9gの2酢酸鉛・3水和物を溶媒である70ミリリ
ットルのメトキシエタノールに入れた後、800℃で3
0乃至60分間加熱攪拌することにより、2酢酸鉛・3
水和物を溶解させる。このとき、鉛酸化物は0.05モ
ルの1.1倍使用されている。これは、加熱時のPbの
蒸発、電極中への拡散及びPbの純度が99.9%であ
るための補正を考慮したものである。
【0038】次に、溶液を反応器に移し、更に溶媒を加
えて全量を200ミリリットルとする。そして、124
℃で12時間の加熱攪拌により脱水を行う。
【0039】次いで、反応系の温度を60℃まで降温し
た後、8.691gのテトライソプロポキシジルコニウ
ム(0.026モル、純度98%補正済み)及び7.1
44ミリリットルのテトライソプロポキシチタン(0.
024モル、純度99.999%補正済み)を反応系に
加える。更に、0.333gのイソプロポキシリチウム
(0.005モル、純度99.9%補正済み)を反応系
に加え、124℃で6時間の加熱攪拌を行う。
【0040】そして、攪拌終了後に溶液をメスシリンダ
に移し、溶媒を更に加えて全量を100ミリリットルと
する。これにより、リチウムを含有するPZTゾルゲル
液が作製される。0.05モルの液が100ミリリット
ルの液中にあるので、その濃度は0.5モル/リットル
となる。
【0041】なお、全ての加熱攪拌は窒素気流下で行わ
れる。
【0042】次に、上述のように作製されたリチウムを
含有するPZTゾルゲル液を第1の導電膜5a上に30
00rpmの回転数で10秒間スピンコーティングす
る。そして、150℃で5分間のプリベーク及び400
℃で10分間のプリベークの2段階のプリベークをホッ
トプレートを使用して行う。以降、スピンコーティング
及び2段階のプリベークを4回繰り返す。これにより、
アモルファス状の膜が第1の導電膜5a上に形成され
る。
【0043】次いで、酸素雰囲気の600℃のオーブン
中で1時間のアニールを行うか、又は、酸素雰囲気の6
00℃の赤外線イメージ炉(RTA)中で1分間のアニ
ールを行う。これにより、アモルファス状の膜が結晶化
し、誘電体膜6が形成される。なお、前述のように、誘
電体膜6の形成方法はゾルゲル液を使用する方法に限定
されるものではなく、スパッタリング法又はCVD法等
によっても形成可能である。また、ゾルゲル液の作製に
使用される薬品の量等も上述の数値に限定されるもので
はない。
【0044】なお、上述の形成方法においては、誘電体
膜6をキャパシタ絶縁膜として200nm形成したが、
キャパシタ絶縁膜の膜厚はこれに限定されるものではな
く、200乃至3000Åであればよい。
【0045】キャパシタ絶縁膜として誘電体膜を使用す
る場合、その膜厚が200Å未満であると、均一な膜を
得られず、リーク電流が増大し、歩留まりが悪くなる。
一方、膜厚が3000Åを超えると、微細加工が困難と
なり、歩留まりが著しく悪くなる。従って、キャパシタ
絶縁膜としての誘電体膜の膜厚は200乃至3000Å
とする。但し、誘電体膜の膜厚が500Å未満である
と、均一な膜が得にくくなり、歩留まりが低下する。一
方、膜厚が2000Åを超えると、キャパシタンス(静
電容量)が低くなり、誘電率を有効に生かすことができ
なくなる。従って、キャパシタ絶縁膜としての誘電体膜
の膜厚は500乃至2000Åであることが望ましい。
【0046】
【実施例】以下、本発明の実施例について、その特許請
求の範囲から外れる比較例と比較して具体的に説明す
る。
【0047】第1実施例 先ず、下記表3に示す基板上に表3に示す下部電極をス
パッタ法により形成した。なお、実施例1並びに比較例
2及び3の基板表面には、膜厚が24500ÅであるS
iO2膜が熱酸化により形成されている。次いで、下部
電極上に下記表2に示すキャパシタ絶縁膜を形成した。
キャパシタ絶縁膜の形成の際には、スピンコート等の後
に700℃の電気炉内に1時間保持することによりアニ
ールを施した。その後、キャパシタ絶縁膜上に膜厚が1
000ÅのPt電極を上部電極として形成することによ
り、キャパシタを作製した。
【0048】
【表2】
【0049】
【表3】
【0050】そして、各実施例及び比較例について、キ
ャパシタ絶縁膜の比誘電率を測定した。この結果を下記
表4に示す。なお、比誘電率の測定に使用したインピー
ダンスアナライザの測定周波数は10kHzに設定し
た。
【0051】
【表4】
【0052】上記表4に示すように、PbZr0.4Ti
0.63に1モル%のLiが添加された実施例1において
は、高い比誘電率が得られた。
【0053】一方、比較例2及び3においては、Liが
添加されていないので、十分な比誘電率は得られなかっ
た。
【0054】また、比較例4においては、高い比誘電率
が得られたものの、Liが添加されておらず、単結晶M
gO基板等を使用しているため、コストが高かった。
【0055】第2実施例 先ず、PbZr0.4Ti0.63に0.0005モル%、
0.001モル%、1モル%、10モル%、20モル%
又は30モル%のLiを添加した誘電体膜及びLiを全
く添加しない誘電体膜を作製した。膜厚は、100Å、
300Å、500Å、1000Å、2000Å、500
0Å、6000Å又は10000Åとした。そして、各
試料について比誘電率を測定した。この結果を図4に示
す。図4は横軸に誘電体膜の膜厚をとり、縦軸に比誘電
率をとって両者の関係を示すグラフ図である。なお、図
4において、●印及び実線で示すものはLiを添加して
いないもの(比較例9)、●印及び破線で示すものはL
iを0.0005モル%添加したもの(比較例10)、
■印及び実線で示すものはLiを0.001モル%添加
したもの(実施例5)、■及び破線で示すものはLiを
1モル%添加したもの(実施例6)、▲印及び実線で示
すものはLiを10モル%含むもの(実施例7)、▲印
及び破線で示すものはLiを20モル%含むもの(実施
例8)、◆及び実線で示すものはLiを30モル%添加
したもの(比較例11)である。
【0056】図4に示すように、Liの添加量が本発明
(請求項1)の範囲内にある実施例5乃至8において
は、300Å以上の膜厚で2000以上の比誘電率を得
ることができた。また、膜厚が100Åであっても、1
500以上の比誘電率を得ることができた。
【0057】一方、比較例9においては、Liが添加さ
れておらず、比較例10においては、Liの添加量が本
発明範囲の下限未満であるので、膜厚が5000Åを超
えなければ2000以上の比誘電率を得ることができな
かった。また、比較例11においては、Liの添加量が
本発明範囲の上限を超えているので、十分な比誘電率を
得ることができなかった。
【0058】図5は横軸に誘電体膜へのLi添加量をと
り、縦軸に誘電率をとって両者の関係を示すグラフ図で
あり、図6は図5の横軸を対数表示したグラフ図であ
る。なお、図5及び図6において、●印で示すものは、
膜厚が5000Åであるもの、■印で示すものは、膜厚
が2000Åであるものである。また、図6において
は、対数表示であるため、Liが添加されていないもの
をLiが極微量(0.0001モル%)添加されている
ものとして示してある。
【0059】図5及び図6に示すように、Li添加量が
0.001モル%未満となるか、又は20モル%を超え
ると、比誘電率が2000よりも低くなった。
【0060】第3実施例 PbZr0.4Ti0.63にLiを1モル%添加して形成
した膜をキャパシタ絶縁膜とするキャパシタを作製し
た。このときの上部電極及び下部電極の材料及びその格
子定数及びその配向状態を下記表5に示す。
【0061】
【表5】
【0062】そして、各実施例及び比較例について、キ
ャパシタ絶縁膜の比誘電率を測定した。この結果を下記
表6に示す。
【0063】
【表6】
【0064】上記表6に示すように、実施例12及び1
3においては、電極材料の格子定数が本発明範囲内にあ
るので、基板との整合により(001)配向が得られ、
高い比誘電率が得られた。
【0065】一方、比較例14乃至16においては、電
極材料の格子定数が本発明範囲からはずれているので、
基板との整合がとれず、ランダム配向となって比誘電率
が低いものとなった。
【0066】第4実施例 PbZr0.4Ti0.63にLiを1モル%添加して形成
した膜をキャパシタ絶縁膜とするキャパシタを作製し
た。このときの上部電極及び下部電極は厚さが1000
ÅのPt電極である。キャパシタ絶縁膜の厚さを下記表
7に示す。
【0067】
【表7】
【0068】そして、各実施例及び比較例について、微
細加工性の評価及びリーク電流の測定を行った。なお、
微細加工性の評価は、歩留りよく加工できる最小線幅の
測定により行った。これらの結果を下記表8に示す。な
お、総合評価の欄において、◎は極めて良好であること
を示し、○は良好であることを示し、△はやや不良であ
ることを示し、×は不良であることを示している。
【0069】
【表8】
【0070】上記表8に示すように、実施例17乃至2
0においては、誘電体膜からなるキャパシタ絶縁膜の膜
厚が本発明の範囲内にあるので、微細加工性が高く、ま
た、リーク電流が低かった。
【0071】一方、比較例21及び22においては、キ
ャパシタ絶縁膜の膜厚が本発明範囲の上限を超えている
ので、微細加工性が低くかった。また、比較例23にお
いては、キャパシタ絶縁膜の膜厚が本発明範囲の下限未
満であるので、リーク電流が大きいか、又は短絡が生じ
た。
【0072】
【発明の効果】以上詳述したように、本発明によれば、
PZT系誘電体材料にLiを含有させているので、O2
の欠損を抑制することができる。このため、単結晶基板
を使用したり、又は特別な方法を採用する必要がないの
で、低コストで薄膜化しながら誘電率を著しく向上させ
ることができる。また、このような誘電体膜をキャパシ
タ絶縁膜として使用すれば、静電容量が大きいキャパシ
タを得ることができる。
【図面の簡単な説明】
【図1】 (a)及び(b)は本発明の実施例を適用し
た誘電体メモリを製造する方法を工程順に示す断面図で
ある。
【図2】 (a)乃至(c)は、同じく、誘電体メモリ
を製造する方法を示す図であって、図1(a)及び
(b)に示す工程の次工程を工程順に示す断面図であ
る。
【図3】 本発明の実施例を適用した誘電体メモリを示
す等価回路図である。
【図4】 誘電体膜の膜厚と誘電率との関係を示すグラ
フ図である。
【図5】 誘電体膜へのLi添加量と誘電率との関係を
示すグラフ図である。
【図6】 図5の横軸を対数表示したグラフ図である。
【符号の説明】
1;シリコン基板、 2;ゲート酸化膜、 3;ゲート
電極、 4a;ソース、 4b;ドレイン、 5a、5
b;導電膜、 6;誘電体膜、 7;Al配線層、
8、9;SiO2膜、 10;コンタクトホール、 1
1;トランジスタ、 12;キャパシタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/8242 (72)発明者 坪井 秀樹 静岡県浜松市中沢町10番1号 ヤマハ株式 会社内 Fターム(参考) 5F058 BA11 BA20 BC03 BC04 BF27 BF46 BH01 BJ01 5F083 AD21 AD49 JA15 JA38

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 PbxZr(1-y)Tiy3及びLiを含有
    する組成を有し、xの値は0.9乃至1.3、yの値は
    0.3乃至0.7であり、Liの含有量はPbxZr
    (1-y)Tiy3の含有量に対して0.001乃至20モ
    ル%であり、膜厚は5000Å以下であることを特徴と
    する誘電体膜。
  2. 【請求項2】 前記膜厚は、200乃至3000Åであ
    ることを特徴とする請求項1に記載の誘電体膜。
  3. 【請求項3】 下部電極と、この下部電極上に形成され
    た誘電体膜と、この誘電体膜上に形成された上部電極
    と、を有するキャパシタにおいて、前記誘電体膜はPb
    xZr(1-y)Tiy3及びLiを含有する組成を有し、x
    の値は0.9乃至1.3、yの値は0.3乃至0.7で
    あり、前記誘電体膜のLiの含有量はPbxZr(1-y)
    y3の含有量に対して0.001乃至20モル%であ
    り、前記誘電体膜の膜厚は200乃至3000Åであ
    り、前記上部電極及び前記下部電極のうち少なくとも一
    方はPt電極であることを特徴とするキャパシタ。
  4. 【請求項4】 下部電極と、この下部電極上に形成され
    た誘電体膜と、この誘電体膜上に形成された上部電極
    と、を有するキャパシタにおいて、前記誘電体膜はPb
    xZr(1-y)Tiy3及びLiを含有する組成を有し、x
    の値は0.9乃至1.3、yの値は0.3乃至0.7で
    あり、前記誘電体膜のLiの含有量はPbxZr(1-y)
    y3の含有量に対して0.001乃至20モル%であ
    り、前記誘電体膜の膜厚は200乃至3000Åであ
    り、前記上部電極及び前記下部電極のうち少なくとも一
    方はIr電極であることを特徴とするキャパシタ。
  5. 【請求項5】 下部電極と、この下部電極上に形成され
    た誘電体膜と、この誘電体膜上に形成された上部電極
    と、を有するキャパシタにおいて、前記誘電体膜はPb
    xZr(1-y)Tiy3及びLiを含有する組成を有し、x
    の値は0.9乃至1.3、yの値は0.3乃至0.7で
    あり、前記誘電体膜のLiの含有量はPbxZr(1-y)
    y3の含有量に対して0.001乃至20モル%であ
    り、前記誘電体膜の膜厚は200乃至3000Åであ
    り、前記上部電極及び前記下部電極を構成する導電材料
    の格子定数は3.5乃至4.3Åであることを特徴とす
    るキャパシタ。
  6. 【請求項6】 下部電極と、この下部電極上に形成され
    た誘電体膜と、この誘電体膜上に形成された上部電極
    と、を有するキャパシタにおいて、前記誘電体膜はPb
    xZr(1-y)Tiy3及びLiを含有する組成を有し、x
    の値は0.9乃至1.3、yの値は0.3乃至0.7で
    あり、前記誘電体膜のLiの含有量はPbxZr(1-y)
    y3の含有量に対して0.001乃至20モル%であ
    り、前記誘電体膜の膜厚は200乃至3000Åであ
    り、前記上部電極及び前記下部電極を構成する導電材料
    の格子定数は5.0乃至6.1Åであることを特徴とす
    るキャパシタ。
  7. 【請求項7】 前記誘電体膜の膜厚は、500乃至20
    00Åであることを特徴とする請求項3乃至6のいずれ
    か1項に記載のキャパシタ。
  8. 【請求項8】 請求項3乃至7のいずれか1項に記載の
    キャパシタを有することを特徴とするランダムアクセス
    メモリ。
JP24401299A 1999-08-30 1999-08-30 キャパシタ Expired - Fee Related JP4265042B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24401299A JP4265042B2 (ja) 1999-08-30 1999-08-30 キャパシタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24401299A JP4265042B2 (ja) 1999-08-30 1999-08-30 キャパシタ

Publications (2)

Publication Number Publication Date
JP2001072417A true JP2001072417A (ja) 2001-03-21
JP4265042B2 JP4265042B2 (ja) 2009-05-20

Family

ID=17112407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24401299A Expired - Fee Related JP4265042B2 (ja) 1999-08-30 1999-08-30 キャパシタ

Country Status (1)

Country Link
JP (1) JP4265042B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004075424A (ja) * 2002-08-12 2004-03-11 Mitsubishi Materials Corp 耐疲労特性に優れた強誘電体薄膜とその形成用組成物
JP2005314631A (ja) * 2003-10-30 2005-11-10 Japan Pionics Co Ltd 絶縁膜成膜用原料及びそれを用いた成膜方法
JP2016066822A (ja) * 2016-01-20 2016-04-28 株式会社ユーテック 強誘電体結晶膜及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004075424A (ja) * 2002-08-12 2004-03-11 Mitsubishi Materials Corp 耐疲労特性に優れた強誘電体薄膜とその形成用組成物
JP2005314631A (ja) * 2003-10-30 2005-11-10 Japan Pionics Co Ltd 絶縁膜成膜用原料及びそれを用いた成膜方法
JP4688458B2 (ja) * 2003-10-30 2011-05-25 日本パイオニクス株式会社 絶縁膜成膜用原料及びそれを用いた成膜方法
JP2016066822A (ja) * 2016-01-20 2016-04-28 株式会社ユーテック 強誘電体結晶膜及びその製造方法

Also Published As

Publication number Publication date
JP4265042B2 (ja) 2009-05-20

Similar Documents

Publication Publication Date Title
JP3188179B2 (ja) 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
US5358889A (en) Formation of ruthenium oxide for integrated circuits
EP0797244A2 (en) Thin ferroelectric film element and method for manufacturing the same
US7001778B2 (en) Method of making layered superlattice material with improved microstructure
JPH11502673A (ja) 積層超格子材料およびそれを含む電子デバイスの低温製造方法
KR20010101386A (ko) 90 나노미터 이하의 두께를 갖는 강유전성 박막을 지닌강유전성 메모리와 그 제조 방법
JP2003532275A (ja) プロセスによるダメージを受けた強誘電体膜の電圧サイクリングによる回復
JPH11502375A (ja) 積層超格子材料の製造方法および同材料を有する電子装置の製造方法
JP2003502837A (ja) 高誘電率用途向け金属酸化物薄膜
JP2003510839A (ja) バリア層を有する集積回路およびその製造方法
JP2003524298A (ja) 層状超格子材料を作製するための不活性ガスアニールおよび低温前処理を用いる方法および層状超格子材料を含む電子デバイスを製造する方法
JPH1012832A (ja) 強誘電体キャパシタの作製方法及び強誘電体メモリ装置の製造方法
US6890768B2 (en) Method of making layered superlattice material with ultra-thin top layer
JP2001326337A (ja) 誘電体膜の製造方法、キャパシタの製造方法および半導体装置の製造方法
JP2001072417A (ja) 誘電体膜、それを備えたキャパシタ及びそれを備えたランダムアクセスメモリ
JPH0969614A (ja) 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法
JP3924928B2 (ja) 強誘電体材料及び強誘電体メモリ
JP4074894B2 (ja) 強誘電体メモリ及びその製造方法
JP2004153006A (ja) 容量素子の製造方法
JPH08340084A (ja) 誘電体薄膜の製造方法および該製造方法によって作製された誘電体薄膜
JP3294214B2 (ja) 薄膜キャパシタ
JPH0964309A (ja) 半導体メモリ素子及び該素子の製造方法
JP3496528B2 (ja) 強誘電体メモリ及びその製造方法
JP3937033B2 (ja) 強誘電体材料、その製造方法及び強誘電体メモリ
JP4268804B2 (ja) 超薄膜の上層を有する積層超格子材料の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20081014

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090127

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090209

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140227

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees